JP2764925B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2764925B2 JP2764925B2 JP63165704A JP16570488A JP2764925B2 JP 2764925 B2 JP2764925 B2 JP 2764925B2 JP 63165704 A JP63165704 A JP 63165704A JP 16570488 A JP16570488 A JP 16570488A JP 2764925 B2 JP2764925 B2 JP 2764925B2
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- marks
- alignment
- chip
- alignment error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に投影レン
ズを用いた露光装置のアライメント誤差を測定するため
のマーク位置に関するものである。
ズを用いた露光装置のアライメント誤差を測定するため
のマーク位置に関するものである。
第３図は従来のアライメント誤差を測定するためのマ
ークがウェハー上のチップ内の任意の場所に形成された
図である。チップ304はチップを切断するための直線状
の余白部分であるスクライブ線303に囲まれており、ア
ライメント誤差を測定するためのマークは、チップ内の
半導体集積回路パターンが形成されていない部分にＸ方
向301とＹ方向302が図のようにいっしょに配置されてい
る。露光現像後マーク301,302の重ね合せ誤差を読み露
光装置にその値をアライメントの補正値としてデータ入
力しアライメント誤差を±０とすることにより工程間の
重ね合せ誤差によって起こるアライメント誤差を最小限
に抑える様になっている。
ークがウェハー上のチップ内の任意の場所に形成された
図である。チップ304はチップを切断するための直線状
の余白部分であるスクライブ線303に囲まれており、ア
ライメント誤差を測定するためのマークは、チップ内の
半導体集積回路パターンが形成されていない部分にＸ方
向301とＹ方向302が図のようにいっしょに配置されてい
る。露光現像後マーク301,302の重ね合せ誤差を読み露
光装置にその値をアライメントの補正値としてデータ入
力しアライメント誤差を±０とすることにより工程間の
重ね合せ誤差によって起こるアライメント誤差を最小限
に抑える様になっている。
上述した従来のアライメント誤差を測定するためのマ
ークは、半導体集積回路パターンのないチップの周辺に
配置されているため、その位置でのアライメント誤差を
X,Y方向ともに±０の補正したとしても他の露光領域で
は、レンズの歪（ディストーション）の影響を大きく受
けてしまいアライメント誤差を生じてしまうので、半導
体集積回路の歩留りが低下する、性能が劣化する等の影
響があり、高品質集積回路を低価格で大量に安定供給で
きないという欠点がある。
ークは、半導体集積回路パターンのないチップの周辺に
配置されているため、その位置でのアライメント誤差を
X,Y方向ともに±０の補正したとしても他の露光領域で
は、レンズの歪（ディストーション）の影響を大きく受
けてしまいアライメント誤差を生じてしまうので、半導
体集積回路の歩留りが低下する、性能が劣化する等の影
響があり、高品質集積回路を低価格で大量に安定供給で
きないという欠点がある。
本発明の半導体装置の製造方法は、投影レンズを用い
た露光装置のX,Y方向それぞれのアライメント誤差を測
定するために半導体基板上に形成された２つのマークを
露光領域内でその中心を原点とするＹ軸,X軸上にそれぞ
れ形成することにより構成される。
た露光装置のX,Y方向それぞれのアライメント誤差を測
定するために半導体基板上に形成された２つのマークを
露光領域内でその中心を原点とするＹ軸,X軸上にそれぞ
れ形成することにより構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を説明するための図であ
る。ウェハー上のチップ104はチップ104を切断するため
の直線状の余白部分であるスクライブ線103に囲まれて
おり露光装置の１ショットによって露光される領域であ
る。X,Y方向それぞれのアライメント誤差を測定するた
めのマーク101,102は露光領域の中心部に配置されてい
る。露光，現像後マーク101,102重ね合せ誤差量を読み
露光装置にその値をアライメントの補正量としてデータ
入力しアライメント誤差を±０にする。従来はマークが
露光領域の周辺部にX,Y方向いっしょに配置されていた
ために、その位置でのアライメント誤差をX,Y方向とも
に±０に補正したとしても他の露光領域ではレンズのデ
ィストーションの影響を大きく受けてしまいアライメン
ト誤差を生じてしまうが、本発明ではマーク101,102が
露光領域の中心部に配置してあるので他の露光領域での
レンズのディストーションによるアライメント誤差を最
小限に抑えることができる。すなわち、例えばレンズの
ディストーションが片側0.2μｍとする。従来法に例え
ばアライメント誤差測定用マークの場所ではアライメン
ト誤差が±０μｍであってもその反対方向では0.4μｍ
となるが本実施例に従えば中心部が±０μm,チップ周辺
部はいずれも0.2μｍとなる。従って設計基準としては
従来0.4μｍであったものが0.2μｍとなる。尚ここで使
用したマークは光学顕微鏡観察によって測定するもので
あるが、装置によって自動的に重ね合せ誤差量を測定す
るためのマーク等、他のマークに置き換えても同様の効
果が得られることは自明である。
る。ウェハー上のチップ104はチップ104を切断するため
の直線状の余白部分であるスクライブ線103に囲まれて
おり露光装置の１ショットによって露光される領域であ
る。X,Y方向それぞれのアライメント誤差を測定するた
めのマーク101,102は露光領域の中心部に配置されてい
る。露光，現像後マーク101,102重ね合せ誤差量を読み
露光装置にその値をアライメントの補正量としてデータ
入力しアライメント誤差を±０にする。従来はマークが
露光領域の周辺部にX,Y方向いっしょに配置されていた
ために、その位置でのアライメント誤差をX,Y方向とも
に±０に補正したとしても他の露光領域ではレンズのデ
ィストーションの影響を大きく受けてしまいアライメン
ト誤差を生じてしまうが、本発明ではマーク101,102が
露光領域の中心部に配置してあるので他の露光領域での
レンズのディストーションによるアライメント誤差を最
小限に抑えることができる。すなわち、例えばレンズの
ディストーションが片側0.2μｍとする。従来法に例え
ばアライメント誤差測定用マークの場所ではアライメン
ト誤差が±０μｍであってもその反対方向では0.4μｍ
となるが本実施例に従えば中心部が±０μm,チップ周辺
部はいずれも0.2μｍとなる。従って設計基準としては
従来0.4μｍであったものが0.2μｍとなる。尚ここで使
用したマークは光学顕微鏡観察によって測定するもので
あるが、装置によって自動的に重ね合せ誤差量を測定す
るためのマーク等、他のマークに置き換えても同様の効
果が得られることは自明である。
第２図は本発明の他の実施例を説明するための図であ
る。ウェハー上のチップ204はチップ204を切断するため
の直線状の余白部分であるスクライブ線203に囲まれて
おり、露光装置の１ショットによって露光される領域で
ある。X,Y方向それぞれのアライメント誤差を測定する
ためのマーク201,202は露光領域の中心部を原点するＸ
軸205,Y軸206上のスクライブ線部203にそれぞれ配置さ
れている。露光，現像後マーク201,202の重ね合せ誤差
量を読み露光装置にその値をアライメントの補正量とし
てデータ入力しアライメント誤差±０にする。この場合
X,Yのアライメント誤差が±０に補正される位置はX,Yそ
れぞれのマーク201,202中心から延ばした直線が交じわ
る点であり、すなわち露光領域の中心部となるため他の
露光領域でのレンズのディストーションによるアライメ
ント誤差を最小限に抑えることができる。なおかつ、本
実施例の様にマーク201,202を配置した場合、チップ内
にマークが入っていない分だけ、チップの小型化や回路
設計上の制約を減らすことができる。尚、Ｘ及びＹ方向
のマークはそれぞれ露光領域内のＹ軸及びＸ軸上ならば
どの位置に配置してもかまわなくスクライブ線でなくチ
ップ内でもよい。また必ずしも正確にＸ軸,Y軸上に設定
されていなくてもその周辺ならば同等の効果が得られ
る。
る。ウェハー上のチップ204はチップ204を切断するため
の直線状の余白部分であるスクライブ線203に囲まれて
おり、露光装置の１ショットによって露光される領域で
ある。X,Y方向それぞれのアライメント誤差を測定する
ためのマーク201,202は露光領域の中心部を原点するＸ
軸205,Y軸206上のスクライブ線部203にそれぞれ配置さ
れている。露光，現像後マーク201,202の重ね合せ誤差
量を読み露光装置にその値をアライメントの補正量とし
てデータ入力しアライメント誤差±０にする。この場合
X,Yのアライメント誤差が±０に補正される位置はX,Yそ
れぞれのマーク201,202中心から延ばした直線が交じわ
る点であり、すなわち露光領域の中心部となるため他の
露光領域でのレンズのディストーションによるアライメ
ント誤差を最小限に抑えることができる。なおかつ、本
実施例の様にマーク201,202を配置した場合、チップ内
にマークが入っていない分だけ、チップの小型化や回路
設計上の制約を減らすことができる。尚、Ｘ及びＹ方向
のマークはそれぞれ露光領域内のＹ軸及びＸ軸上ならば
どの位置に配置してもかまわなくスクライブ線でなくチ
ップ内でもよい。また必ずしも正確にＸ軸,Y軸上に設定
されていなくてもその周辺ならば同等の効果が得られ
る。
以上説明したように本発明は、露光装置のX,Y方向そ
れぞれのアライメント誤差を測定するために半導体基板
上に形成されたＸ及びＹ方向のマークを露光領域の中心
を原点とするＹ軸,X軸上にそれぞれ形成することにより
他の露光領域でのレンズの歪（ディストーション）によ
るアライメント誤差を最小限に抑えることができる。ま
たマークの位置を工夫することにより、チップの小型化
や回路設計上の制約を減らすことができる。
れぞれのアライメント誤差を測定するために半導体基板
上に形成されたＸ及びＹ方向のマークを露光領域の中心
を原点とするＹ軸,X軸上にそれぞれ形成することにより
他の露光領域でのレンズの歪（ディストーション）によ
るアライメント誤差を最小限に抑えることができる。ま
たマークの位置を工夫することにより、チップの小型化
や回路設計上の制約を減らすことができる。
第１図は本発明の一実施例を説明するための平面図、第
２図は本発明の他の実施例を説明するための平面図、第
３図は従来のアライメント誤差を測定するためのマーク
の配置例を示す平面図である。 101,201,301……Ｘ方向のアライメント誤差を測定する
ためのマーク、102,202,302……Ｙ方向のアライメント
誤差を測定するためのマーク、103,203,303……スクラ
イブ線、104,204,304……チップ、205……Ｘ軸、206…
…Ｙ軸。
２図は本発明の他の実施例を説明するための平面図、第
３図は従来のアライメント誤差を測定するためのマーク
の配置例を示す平面図である。 101,201,301……Ｘ方向のアライメント誤差を測定する
ためのマーク、102,202,302……Ｙ方向のアライメント
誤差を測定するためのマーク、103,203,303……スクラ
イブ線、104,204,304……チップ、205……Ｘ軸、206…
…Ｙ軸。
Claims (1)
- 【請求項１】投影レンズを用いた露光装置のX,Y方向そ
れぞれのアライメント誤差を測定するために、半導体基
板上に露光領域内でその中心を原点とする、Ｙ軸上の周
辺にＸ方向のマークを、Ｘ軸上の周辺にＹ方向のマーク
をそれぞれ形成することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63165704A JP2764925B2 (ja) | 1988-07-01 | 1988-07-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63165704A JP2764925B2 (ja) | 1988-07-01 | 1988-07-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0215613A JPH0215613A (ja) | 1990-01-19 |
| JP2764925B2 true JP2764925B2 (ja) | 1998-06-11 |
Family
ID=15817471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63165704A Expired - Lifetime JP2764925B2 (ja) | 1988-07-01 | 1988-07-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2764925B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS632346A (ja) * | 1986-06-23 | 1988-01-07 | Hitachi Ltd | ワ−ク位置検出方法およびその位置検出装置ならびにワ−ク |
-
1988
- 1988-07-01 JP JP63165704A patent/JP2764925B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0215613A (ja) | 1990-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0466335B1 (en) | Process of manufacturing semiconductor devices | |
| JP2988393B2 (ja) | 露光方法 | |
| US6218200B1 (en) | Multi-layer registration control for photolithography processes | |
| US5783341A (en) | Alignment for layer formation through determination of target values for translation, rotation and magnification | |
| JPH02143544A (ja) | 目合せ用バーニヤパターンを備えた半導体装置 | |
| US6239858B1 (en) | Exposure method, exposure apparatus and semiconductor device manufactured by using the exposure apparatus | |
| US5770337A (en) | Method of inspection to determine reticle pitch | |
| US7333173B2 (en) | Method to simplify twin stage scanner OVL machine matching | |
| JP2764925B2 (ja) | 半導体装置の製造方法 | |
| US6097102A (en) | Reticle, semiconductor wafer, and semiconductor chip | |
| US4530604A (en) | Method of aligning a mask and a wafer for manufacturing semiconductor circuit elements | |
| JPH06324475A (ja) | レチクル | |
| JP2001033942A (ja) | フォトマスク、露光装置、および半導体ウェーハ | |
| JP2564440B2 (ja) | ウエハ内位置表示を付したチップの製造方法 | |
| US6662145B1 (en) | Method, equipment, and recording medium for controlling exposure accuracy | |
| JPH01215022A (ja) | 半導体装置の製造方法 | |
| JPH0387013A (ja) | 半導体装置の製造方法 | |
| KR20040059251A (ko) | 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용정렬마크 | |
| JPS6154622A (ja) | パタ−ン転写方法および装置並びにそれらに適用するプリアライナおよびマスクホルダ | |
| KR100280536B1 (ko) | 반도체 포토공정의 오버레이 검사 방법 | |
| JPH04369825A (ja) | レチクルアライメント方法及び露光装置 | |
| JPS60192945A (ja) | マスク・プリント方法 | |
| JPH06295054A (ja) | フォトマスクおよび半導体装置製造方法 | |
| JPH1116817A (ja) | 微細パターン形成方法 | |
| KR0131262B1 (ko) | 포토 마스크 제작 방법 |