JPH1116817A - 微細パターン形成方法 - Google Patents
微細パターン形成方法Info
- Publication number
- JPH1116817A JPH1116817A JP9169743A JP16974397A JPH1116817A JP H1116817 A JPH1116817 A JP H1116817A JP 9169743 A JP9169743 A JP 9169743A JP 16974397 A JP16974397 A JP 16974397A JP H1116817 A JPH1116817 A JP H1116817A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- same
- reduction projection
- mark
- projection exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70591—Testing optical components
- G03F7/706—Aberration measurement
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/7045—Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 コマ収差の影響を受けることなく正確な位置
合わせを行う。 【解決手段】 光縮小投影露光装置により試料上に複数
の露光歪み測定用マークを形成し、前記露光歪み測定用
マークの位置を測定するとともに前記光縮小投影露光装
置による露光歪み量を予め求めておき、各パターンの形
成の際に上記求められた露光歪みを補正する微細パター
ン形成方法において、前記露光歪み測定用マークを前記
光縮小投影露光装置によって形成する実素子パターンと
ほぼ同一のパターンで形成することを特徴とする。
合わせを行う。 【解決手段】 光縮小投影露光装置により試料上に複数
の露光歪み測定用マークを形成し、前記露光歪み測定用
マークの位置を測定するとともに前記光縮小投影露光装
置による露光歪み量を予め求めておき、各パターンの形
成の際に上記求められた露光歪みを補正する微細パター
ン形成方法において、前記露光歪み測定用マークを前記
光縮小投影露光装置によって形成する実素子パターンと
ほぼ同一のパターンで形成することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は微細パターン形成方
法に係り、たとえば半導体装置等の製造において用いら
れる微細パターン形成方法に関する。
法に係り、たとえば半導体装置等の製造において用いら
れる微細パターン形成方法に関する。
【０００２】
【従来の技術】たとえば半導体ウェーハ等の試料上に所
望パターンを形成する場合において、光縮小投影露光装
置と電子線描画装置とを併用する方法が知られるに到っ
ている。
望パターンを形成する場合において、光縮小投影露光装
置と電子線描画装置とを併用する方法が知られるに到っ
ている。
【０００３】パターン形成の超微細化を図るため、各半
導体素子のたとえばゲート電極、コンタクトホール等を
電子線描画装置によって描画し、他の部分を光縮小投影
露光装置によって露光するようにしたものである。
導体素子のたとえばゲート電極、コンタクトホール等を
電子線描画装置によって描画し、他の部分を光縮小投影
露光装置によって露光するようにしたものである。
【０００４】この場合、光縮小投影露光装置による露光
はそのレンズに起因する像歪みを免れることを得ないこ
とから、電子線描画装置による描画は該像歪みに応じた
補正を行った後に行う必要が生じる。
はそのレンズに起因する像歪みを免れることを得ないこ
とから、電子線描画装置による描画は該像歪みに応じた
補正を行った後に行う必要が生じる。
【０００５】具体的には、光縮小投影露光装置により試
料上に複数の露光歪み測定マークを形成しておき、電子
線描画装置により該露光歪み測定マークの位置を測定す
ることによって露光歪みの量を予め求め、さらに、電子
線描画装置により所望パターンを描画する際に、該露光
歪みに応じた補正を行うものである。
料上に複数の露光歪み測定マークを形成しておき、電子
線描画装置により該露光歪み測定マークの位置を測定す
ることによって露光歪みの量を予め求め、さらに、電子
線描画装置により所望パターンを描画する際に、該露光
歪みに応じた補正を行うものである。
【０００６】この種の技術は、たとえば特開昭６２−５
８６２１号公報、特開昭６２−１４９１２７号公報、お
よび特開平１−１９１４１６号公報に詳述されている。
８６２１号公報、特開昭６２−１４９１２７号公報、お
よび特開平１−１９１４１６号公報に詳述されている。
【０００７】
【発明が解決しようとする課題】しかし、上述した微細
パターン形成方法において、近年のさらなる超微細パタ
ーン化にともなって、レンズのコマ（Coma）収差による
弊害が無視できなくなってくることが指摘されるに到っ
た。
パターン形成方法において、近年のさらなる超微細パタ
ーン化にともなって、レンズのコマ（Coma）収差による
弊害が無視できなくなってくることが指摘されるに到っ
た。
【０００８】すなわち、本発明者等によって、レンズの
コマ収差はパターン依存性を有することが判明され、光
縮小投影露光装置によって形成された半導体素子におけ
る配線等のパターン（以下、必要に応じて実素子パター
ンと称す）のそれ自体の歪み、および該実素子パターン
とこの実素子パターンの近傍に形成された合わせマーク
（チップマーク）とが、それぞれコマ収差の影響によっ
て相対的に位置ずれが生じることが確認された。
コマ収差はパターン依存性を有することが判明され、光
縮小投影露光装置によって形成された半導体素子におけ
る配線等のパターン（以下、必要に応じて実素子パター
ンと称す）のそれ自体の歪み、および該実素子パターン
とこの実素子パターンの近傍に形成された合わせマーク
（チップマーク）とが、それぞれコマ収差の影響によっ
て相対的に位置ずれが生じることが確認された。
【０００９】このような場合において、実素子パターン
自体の歪みが生じてしまうとともに、合わせマークの情
報に基づいて実素子を合わせてもその合わせにずれが生
じてしまうことは免れ得ない。
自体の歪みが生じてしまうとともに、合わせマークの情
報に基づいて実素子を合わせてもその合わせにずれが生
じてしまうことは免れ得ない。
【００１０】本発明はこのような事情に基づいてなされ
たものであり、その目的は、コマ収差の影響を受けるこ
となく正確な位置合わせができる微細パターン形成方法
を提供することにある。
たものであり、その目的は、コマ収差の影響を受けるこ
となく正確な位置合わせができる微細パターン形成方法
を提供することにある。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１２】手段１．光縮小投影露光装置により試料上
に複数の露光歪み測定用マークを形成し、前記露光歪み
測定用マークの位置を測定するとともに前記光縮小投影
露光装置による露光歪み量を予め求めておき、電子線描
画装置によりウェーハ上に所望パターンを描画する際に
上記求められた露光歪みを補正する微細パターン形成方
法において、前記露光歪み測定用マークを前記光縮小投
影露光装置によって形成する実素子パターンとほぼ同一
のパターンで形成することを特徴とするものである。
に複数の露光歪み測定用マークを形成し、前記露光歪み
測定用マークの位置を測定するとともに前記光縮小投影
露光装置による露光歪み量を予め求めておき、電子線描
画装置によりウェーハ上に所望パターンを描画する際に
上記求められた露光歪みを補正する微細パターン形成方
法において、前記露光歪み測定用マークを前記光縮小投
影露光装置によって形成する実素子パターンとほぼ同一
のパターンで形成することを特徴とするものである。
【００１３】このように構成した微細パターン形成方法
は、露光歪み測定用マークに基づいて露光歪み量を求め
る際に、実素子パターンの受けるコマ収差と同様の影響
を受けることになる。コマ収差はパターン依存性を有
し、パターンがほぼ同一の場合に同様の歪みが生じるか
らである。
は、露光歪み測定用マークに基づいて露光歪み量を求め
る際に、実素子パターンの受けるコマ収差と同様の影響
を受けることになる。コマ収差はパターン依存性を有
し、パターンがほぼ同一の場合に同様の歪みが生じるか
らである。
【００１４】したがって、測定される露光歪み量は実素
子パターンのうけるコマ収差の影響が反映されたもので
あることから、該露光歪み量に基づく補正はコマ収差の
影響を受けることなく補正できることになる。
子パターンのうけるコマ収差の影響が反映されたもので
あることから、該露光歪み量に基づく補正はコマ収差の
影響を受けることなく補正できることになる。
【００１５】手段２．手段１の構成において、電子線描
画装置による描画の際のチップマークを前記光縮小投影
露光装置によって形成される実素子パターンとほぼ同一
のパターンで形成することを特徴とするものである。
画装置による描画の際のチップマークを前記光縮小投影
露光装置によって形成される実素子パターンとほぼ同一
のパターンで形成することを特徴とするものである。
【００１６】このように構成した微細パターン形成方法
は、実素子パターンと同様にチップマークもコマ収差の
影響を受けることになる。すなわち、実素子パターンと
チップマークのずれはほぼ同一となり、該チップマーク
を基準として実素子パターン上に電子線描画装置による
描画を行った場合に正確な位置に描画を行うことができ
るようになる。
は、実素子パターンと同様にチップマークもコマ収差の
影響を受けることになる。すなわち、実素子パターンと
チップマークのずれはほぼ同一となり、該チップマーク
を基準として実素子パターン上に電子線描画装置による
描画を行った場合に正確な位置に描画を行うことができ
るようになる。
【００１７】
【発明の実施の形態】以下、本発明による微細パターン
形成方法の一実施例を図面を用いて説明する。
形成方法の一実施例を図面を用いて説明する。
【００１８】本発明による微細パターン形成方法は、光
縮小投影露光装置の露光歪みの測定、光縮小投影露光装
置による露光、および電子線描画装置による描画の各工
程からなり、それらを以下、順次に説明する。
縮小投影露光装置の露光歪みの測定、光縮小投影露光装
置による露光、および電子線描画装置による描画の各工
程からなり、それらを以下、順次に説明する。
【００１９】光縮小投影露光装置の露光歪みの測定 図２に示すフロチャートに示すように、まず、露光１シ
ョット内に複数の転写位置測定用のパターンを配置した
ターゲットマーク（露光歪み測定用マーク）をウェーハ
に転写する（ステップ１）。
ョット内に複数の転写位置測定用のパターンを配置した
ターゲットマーク（露光歪み測定用マーク）をウェーハ
に転写する（ステップ１）。
【００２０】すなわち、図３は、前記ターゲットマーク
３１が描画されたマスク３３を示し、このマスク３３は
たとえば一つの半導体チップ（通常、露光１ショットに
は２〜３個のチップパターンが転写される）に対応する
大きさとなっている。
３１が描画されたマスク３３を示し、このマスク３３は
たとえば一つの半導体チップ（通常、露光１ショットに
は２〜３個のチップパターンが転写される）に対応する
大きさとなっている。
【００２１】ターゲットマーク３１は、マスクの面に散
在されて形成され、それぞれの外輪郭はたとえば十字形
状をなすとともに、図１に示すように、たとえば縦方向
に延在されかつ横方向に同ピッチで配列された線分の集
合体から構成されている。
在されて形成され、それぞれの外輪郭はたとえば十字形
状をなすとともに、図１に示すように、たとえば縦方向
に延在されかつ横方向に同ピッチで配列された線分の集
合体から構成されている。
【００２２】この場合の各線分は、後に同一の光縮小投
影露光装置を用いて形成すべく半導体装置の配線層群の
パターンと方向およびピッチ間隔において同一（あるい
は略同一）となっている。
影露光装置を用いて形成すべく半導体装置の配線層群の
パターンと方向およびピッチ間隔において同一（あるい
は略同一）となっている。
【００２３】このことから、後に同一の光縮小投影露光
装置を用いて形成すべく半導体装置において横方向に延
在されかつ縦方向に配列された配線層群が存在するよう
な場合には、前記ターゲットマークは、それを構成する
各線分が横方向に延在されかつ縦方向に前記配線層群と
同一（あるいは略同一）ピッチ間隔で構成されることに
なる。
装置を用いて形成すべく半導体装置において横方向に延
在されかつ縦方向に配列された配線層群が存在するよう
な場合には、前記ターゲットマークは、それを構成する
各線分が横方向に延在されかつ縦方向に前記配線層群と
同一（あるいは略同一）ピッチ間隔で構成されることに
なる。
【００２４】要は、半導体装置において各種の配線層群
を形成する場合、そのパターン（方向、幅、およびピッ
チ）は様々であることから、それら各パターン毎によっ
て生じるコマ収差の補正を必要とするような場合には、
それらパターンに対応した上述のようなマスクを要する
ことになる。
を形成する場合、そのパターン（方向、幅、およびピッ
チ）は様々であることから、それら各パターン毎によっ
て生じるコマ収差の補正を必要とするような場合には、
それらパターンに対応した上述のようなマスクを要する
ことになる。
【００２５】この場合、各種パターンのターゲットマー
クに応じてそれぞれ別個のマスクを形成してもよいこと
はいうまでもなく、また一個のマスクに各種パターンか
らなるターゲットマークを混在させてもよいことはもち
ろんである。後者の場合、各種パターンのターゲットマ
ークの位置が予め確認されていれば、それぞれ同種のパ
ターンのターゲットマークの露光歪みを格別に判断でき
るからである。
クに応じてそれぞれ別個のマスクを形成してもよいこと
はいうまでもなく、また一個のマスクに各種パターンか
らなるターゲットマークを混在させてもよいことはもち
ろんである。後者の場合、各種パターンのターゲットマ
ークの位置が予め確認されていれば、それぞれ同種のパ
ターンのターゲットマークの露光歪みを格別に判断でき
るからである。
【００２６】そして、このようなマスク３３を介してウ
ェーハに転写される像は光縮小投影露光装置のレンズの
収差によって歪み、この歪みに対応して各ターゲットマ
ークが図４に示すように、その設計位置（実線４１で示
す）からずれて糸巻状（実線４３で示す）あるいは樽型
状（実線４５で示す）に位置ずれを起こして転写される
ようになる。
ェーハに転写される像は光縮小投影露光装置のレンズの
収差によって歪み、この歪みに対応して各ターゲットマ
ークが図４に示すように、その設計位置（実線４１で示
す）からずれて糸巻状（実線４３で示す）あるいは樽型
状（実線４５で示す）に位置ずれを起こして転写される
ようになる。
【００２７】この場合、前記歪みのうちコマ収差による
ずれは前述したようにパターン依存性を有することか
ら、各ターゲットマーク３１は、そのパターン（線分の
方向、幅、およびピッチ）に応じたずれをも起こして転
写されるようになる。
ずれは前述したようにパターン依存性を有することか
ら、各ターゲットマーク３１は、そのパターン（線分の
方向、幅、およびピッチ）に応じたずれをも起こして転
写されるようになる。
【００２８】その後、図２のステップ２に示すように、
位置座標測定装置または電子線描画装置を用いて、転写
された前記ターゲットマークの位置（中心）を測定し、
さらに、その位置情報を、ステップ３に示すように、パ
ターン位置歪データベースに格納する。
位置座標測定装置または電子線描画装置を用いて、転写
された前記ターゲットマークの位置（中心）を測定し、
さらに、その位置情報を、ステップ３に示すように、パ
ターン位置歪データベースに格納する。
【００２９】ここで、得られる情報は、転写されたター
ゲットマークのパターンに応じたコマ収差による歪みを
も含んだものであることに特色を有するもので、後に、
電子線描画装置を用いて描画する際の補正情報として用
いられるものとなっている。
ゲットマークのパターンに応じたコマ収差による歪みを
も含んだものであることに特色を有するもので、後に、
電子線描画装置を用いて描画する際の補正情報として用
いられるものとなっている。
【００３０】なお、光縮小投影露光装置は、それ一台で
あっても、解像度に応じて複数の光源を切り換えること
ができるように構成されているのが通常である。図５
（ａ）、（ｂ）、（ｃ）は、各種の光源を示した図で、
５１は遮光部、５３は照明光の出射部を示している。
あっても、解像度に応じて複数の光源を切り換えること
ができるように構成されているのが通常である。図５
（ａ）、（ｂ）、（ｃ）は、各種の光源を示した図で、
５１は遮光部、５３は照明光の出射部を示している。
【００３１】この場合、各光源によってコマ収差の程度
が異なり、パターンの位置ずれが異なってくることが確
認されている。図６はその様子を示したグラフであり、
同図（ａ）は孤立パターンの場合、同図（ｂ）はライン
／スペースパターンの場合を示している。なお、照明形
状ａ、ｂ、ｃはそれぞれ図５の（ａ）、（ｂ）、（ｃ）
に対応している。
が異なり、パターンの位置ずれが異なってくることが確
認されている。図６はその様子を示したグラフであり、
同図（ａ）は孤立パターンの場合、同図（ｂ）はライン
／スペースパターンの場合を示している。なお、照明形
状ａ、ｂ、ｃはそれぞれ図５の（ａ）、（ｂ）、（ｃ）
に対応している。
【００３２】このことから、電子線描画装置の描画の際
のコマ収差補正の対象となる実素子パターンを形成する
際の光源が何であるかを確認するとともに、その光源に
応じた（すなわち同一の光源を用いて）前記情報を確保
しておくことが必要となる。
のコマ収差補正の対象となる実素子パターンを形成する
際の光源が何であるかを確認するとともに、その光源に
応じた（すなわち同一の光源を用いて）前記情報を確保
しておくことが必要となる。
【００３３】光縮小投影露光装置による露光 ウェーハに、実素子パターンを転写する。この場合、実
素子パターンは各層毎に順次複数行われるが、ここで
は、後の工程で電子線描画装置による描画の際において
検出を要するチップマークとともに転写される実素子パ
ターンについて説明する。
素子パターンは各層毎に順次複数行われるが、ここで
は、後の工程で電子線描画装置による描画の際において
検出を要するチップマークとともに転写される実素子パ
ターンについて説明する。
【００３４】図７（ａ）は、ウェーハ７１に転写された
実素子パターン７３を示し、各実素子パターン７３の詳
細を図７（ｂ）に示している。
実素子パターン７３を示し、各実素子パターン７３の詳
細を図７（ｂ）に示している。
【００３５】この実素子パターン７３は中央部にメモリ
セル部７３Ａを周辺に周辺回路部７３Ｂとを備え、それ
ぞれに形成されている配線層群は一方は密にまた他方は
疎にというように異なったパターンで形成されている。
セル部７３Ａを周辺に周辺回路部７３Ｂとを備え、それ
ぞれに形成されている配線層群は一方は密にまた他方は
疎にというように異なったパターンで形成されている。
【００３６】そして、実素子パターン７３の周辺のたと
えば４角には、それぞれ２個のチップマーク７５Ａ、７
５Ｂが形成されている。
えば４角には、それぞれ２個のチップマーク７５Ａ、７
５Ｂが形成されている。
【００３７】これら各チップマーク７５Ａ、７５Ｂは、
図１に示したように線分の集合体で形成されており、各
角部の２個のチップマークのうち一方のチップマーク７
５Ａは、前記メモリセル部７３Ａの配線層群と方向、
幅、およびピッチが同一（あるいは略同一）に形成さ
れ、他方のチップマーク７５Ｂは、前記周辺回路部７３
Ｂの配線層群と方向、幅、およびピッチが同一（あるい
は略同一）に形成されている。
図１に示したように線分の集合体で形成されており、各
角部の２個のチップマークのうち一方のチップマーク７
５Ａは、前記メモリセル部７３Ａの配線層群と方向、
幅、およびピッチが同一（あるいは略同一）に形成さ
れ、他方のチップマーク７５Ｂは、前記周辺回路部７３
Ｂの配線層群と方向、幅、およびピッチが同一（あるい
は略同一）に形成されている。
【００３８】なお、このような各実素子パターン７３が
形成されたウェーハ７１の周辺には、ウェーハマーク７
７が形成されているが、このウェーハマーク７７は、た
とえば、図１に示したような線分の集合体からなるパタ
ーンではなく、従来どおりの太状のパターンを用いても
よい。
形成されたウェーハ７１の周辺には、ウェーハマーク７
７が形成されているが、このウェーハマーク７７は、た
とえば、図１に示したような線分の集合体からなるパタ
ーンではなく、従来どおりの太状のパターンを用いても
よい。
【００３９】電子線描画装置による描画 図８に示すように、まず、電子線描画装置に対して前記
ウェーハを位置合わせする（ステップ１）。
ウェーハを位置合わせする（ステップ１）。
【００４０】すなわち、ｘ−ｙステージに搭載されたウ
ェーハ７１のウェーハマーク７７を検出し、この検出さ
れたウェーハマーク７７の位置に基づいて該ｘ−ｙステ
ージのｘ、ｙ、θの各方向に所定量移動させることによ
って該ウェーハ７１を正規の位置におく。
ェーハ７１のウェーハマーク７７を検出し、この検出さ
れたウェーハマーク７７の位置に基づいて該ｘ−ｙステ
ージのｘ、ｙ、θの各方向に所定量移動させることによ
って該ウェーハ７１を正規の位置におく。
【００４１】次に、チップマーク７５Ａ、７５Ｂを位置
座標測定装置あるいは電子線描画装置を用いて検出する
ことによって、その位置（中心）を検出する（ステップ
２）。
座標測定装置あるいは電子線描画装置を用いて検出する
ことによって、その位置（中心）を検出する（ステップ
２）。
【００４２】そして、この検出されたチップマーク７５
Ａ、７５Ｂの位置を基準にして、歪補正描画データを得
るようにするが（ステップ３）、この歪補正描画データ
は、図２のステップ３で得られてパターン位置シフトデ
ータベースに格納されている情報（ステップ４）と、予
め用意されている描画パターンデータ（ステップ５）と
で作成する。
Ａ、７５Ｂの位置を基準にして、歪補正描画データを得
るようにするが（ステップ３）、この歪補正描画データ
は、図２のステップ３で得られてパターン位置シフトデ
ータベースに格納されている情報（ステップ４）と、予
め用意されている描画パターンデータ（ステップ５）と
で作成する。
【００４３】この場合、パターン位置シフトデータベー
スに格納されている情報は、上述したようにパターン依
存性を有するコマ収差を含んだ情報である。
スに格納されている情報は、上述したようにパターン依
存性を有するコマ収差を含んだ情報である。
【００４４】このことから、実素子パターン７３のたと
えばメモリセル部７３Ａのパターンと同一（あるいは略
同一）のターゲットマークが描画されたマスクを介して
得られた歪み量測定データを選定して歪補正描画データ
を作成することによって、コマ収差の影響が全くみられ
ない補正描画データを得ることができるようになる。
えばメモリセル部７３Ａのパターンと同一（あるいは略
同一）のターゲットマークが描画されたマスクを介して
得られた歪み量測定データを選定して歪補正描画データ
を作成することによって、コマ収差の影響が全くみられ
ない補正描画データを得ることができるようになる。
【００４５】その理由は、図７（ｂ）のパターンにおい
て、メモリセル部７３Ａのパターンがコマ収差による位
置ずれが生じていても、同様のパターンで形成されたチ
ップマーク７５Ａも全く同様の位置ずれが生じているこ
とから、基準となるチップマーク７５Ａに対してメモリ
セル部７３Ａのパターンの位置ずれはないものと考えら
れるからである。
て、メモリセル部７３Ａのパターンがコマ収差による位
置ずれが生じていても、同様のパターンで形成されたチ
ップマーク７５Ａも全く同様の位置ずれが生じているこ
とから、基準となるチップマーク７５Ａに対してメモリ
セル部７３Ａのパターンの位置ずれはないものと考えら
れるからである。
【００４６】そして、メモリセル部７３Ａのパターン自
体のコマ収差による歪みはそのパターンと同一（あるい
は略同一）のターゲットマークが描画されたマスクを介
して得られた歪み量測定データによって補正ができるか
らである。
体のコマ収差による歪みはそのパターンと同一（あるい
は略同一）のターゲットマークが描画されたマスクを介
して得られた歪み量測定データによって補正ができるか
らである。
【００４７】その後は、この補正描画データに基づいて
電子線描画装置によるパターン描画を行う（ステップ
６）。コマ収差による歪みに影響されることなくメモリ
セル部の所定の位置に正確にパターン描画できることは
いうまでもない。
電子線描画装置によるパターン描画を行う（ステップ
６）。コマ収差による歪みに影響されることなくメモリ
セル部の所定の位置に正確にパターン描画できることは
いうまでもない。
【００４８】なお、上述した実施例では、主として配線
層群からなるパターンによるコマ収差を補正する場合を
示したものである。しかし、配線層群に限定されないこ
とはいうまでもない。
層群からなるパターンによるコマ収差を補正する場合を
示したものである。しかし、配線層群に限定されないこ
とはいうまでもない。
【００４９】たとえば、実素子パターンに図１１（ａ）
に示すようなパターンが含まれていた場合、同図（ｂ）
に示すようなターゲットマーク３１あるいはチップマー
ク７５Ａ（あるいは７５Ｂ）を用いるようにしてもよ
い。
に示すようなパターンが含まれていた場合、同図（ｂ）
に示すようなターゲットマーク３１あるいはチップマー
ク７５Ａ（あるいは７５Ｂ）を用いるようにしてもよ
い。
【００５０】すなわち、同図（ａ）に示すパターンは、
マトリックス状に配置された複数のセル１１０が、それ
ら各中心の間隔が横方向にａ、縦方向にｂで配列されて
いる。
マトリックス状に配置された複数のセル１１０が、それ
ら各中心の間隔が横方向にａ、縦方向にｂで配列されて
いる。
【００５１】これに対して、同図（ｂ）に示すマーク
は、外輪郭が十字状をなし、縦方向に延在する線分はａ
の間隔で配列され、また、横方向に延在する線分はｂの
間隔で配列されている。
は、外輪郭が十字状をなし、縦方向に延在する線分はａ
の間隔で配列され、また、横方向に延在する線分はｂの
間隔で配列されている。
【００５２】このようなマークは、電子線を横方向に走
査させることによって横方向（ａ）のコマ収差による歪
みを読み取ることができ、また縦方向に走査させること
によって縦方向（ｂ）のコマ収差による歪みを読み取る
ことができるようになる。
査させることによって横方向（ａ）のコマ収差による歪
みを読み取ることができ、また縦方向に走査させること
によって縦方向（ｂ）のコマ収差による歪みを読み取る
ことができるようになる。
【００５３】このことから明らかなように、ターゲット
マーク３１あるいはチップマーク７５Ａ（あるいは７５
Ｂ）のパターンは、必ずしも実素子パターンとほぼ同一
である必要がないことが判明する。
マーク３１あるいはチップマーク７５Ａ（あるいは７５
Ｂ）のパターンは、必ずしも実素子パターンとほぼ同一
である必要がないことが判明する。
【００５４】要は、ターゲットマーク３１のパターン
を、光縮小投影露光装置のレンズのコマ収差に起因する
位置ずれが該光縮小投影露光装置によって形成する実素
子パターンの位置ずれとほぼ同じになるように構成する
ことによって、本発明の効果を充分に達し得ることにな
る。
を、光縮小投影露光装置のレンズのコマ収差に起因する
位置ずれが該光縮小投影露光装置によって形成する実素
子パターンの位置ずれとほぼ同じになるように構成する
ことによって、本発明の効果を充分に達し得ることにな
る。
【００５５】同様に、電子線描画装置による描画の際の
チップマークのパターンを、該光縮小投影露光装置のレ
ンズのコマ収差に起因する位置ずれがその際に形成され
る実素子パターンの位置ずれとほぼ同じになるように構
成することによって、本発明の効果を充分に達し得るこ
とになる。
チップマークのパターンを、該光縮小投影露光装置のレ
ンズのコマ収差に起因する位置ずれがその際に形成され
る実素子パターンの位置ずれとほぼ同じになるように構
成することによって、本発明の効果を充分に達し得るこ
とになる。
【００５６】実素子パターンの具体例とターゲットパタ
ーンの説明 図９はダイナミックＲＡＭであって複数個のメモリセル
を配したメモリセル群のパターンの平面形状を示す図で
ある。
ーンの説明 図９はダイナミックＲＡＭであって複数個のメモリセル
を配したメモリセル群のパターンの平面形状を示す図で
ある。
【００５７】同図において、ワード線９２がＹ方向に、
データ線９３がＸ方向に配置されており、王冠型のキャ
パシタの下部電極９４がこれらワード線とデータ線の上
部に形成されている。
データ線９３がＸ方向に配置されており、王冠型のキャ
パシタの下部電極９４がこれらワード線とデータ線の上
部に形成されている。
【００５８】ワード線９２の隙間の活性領域９０上に
は、その長手方向がｙ方向となるプラグ電極９４該活性
領域９０に接し、かつ活性領域以外の領域に延在するよ
うにして配置され、該プラグ電極９４にはデータ線９３
が一部で重なるように配置されている。
は、その長手方向がｙ方向となるプラグ電極９４該活性
領域９０に接し、かつ活性領域以外の領域に延在するよ
うにして配置され、該プラグ電極９４にはデータ線９３
が一部で重なるように配置されている。
【００５９】さらに、活性領域９０上には開口部９５が
形成されており、該開口部を介してキャパシタの下部電
極９４が接続されている。
形成されており、該開口部を介してキャパシタの下部電
極９４が接続されている。
【００６０】ここで、開口部９５の形成に電子線描画装
置を用い、その他の層は光縮小投影露光装置を用いた。
また、開口部９５の合わせには、ワード線９２の層で形
成したチップマークを用いた。
置を用い、その他の層は光縮小投影露光装置を用いた。
また、開口部９５の合わせには、ワード線９２の層で形
成したチップマークを用いた。
【００６１】具体的には図１に示すようなワード線のパ
ターンの情報を含んだパターン群でチップマークを形成
した。
ターンの情報を含んだパターン群でチップマークを形成
した。
【００６２】この場合は、ワード線がパターン幅０．３
５μｍ、パターンピッチ０．７μｍであるので、同じ条
件でパターンを配列した、十字線の縦線は、パターン幅
０．３５μｍ、パターン間隔０．３５μｍでパターンを
７本並べ、パターン群の幅１１を４．５５μｍとした。
パターン群の中心位置が所定の位置になるように配置し
た。十字線の横線は０．３５μｍパターンの縦線群で構
成し、幅１２は４．６μｍとした。
５μｍ、パターンピッチ０．７μｍであるので、同じ条
件でパターンを配列した、十字線の縦線は、パターン幅
０．３５μｍ、パターン間隔０．３５μｍでパターンを
７本並べ、パターン群の幅１１を４．５５μｍとした。
パターン群の中心位置が所定の位置になるように配置し
た。十字線の横線は０．３５μｍパターンの縦線群で構
成し、幅１２は４．６μｍとした。
【００６３】また、パターンの位置検出は、電子線を走
査照射しその反射強度をディテクタで検出し、位置を認
識した。この場合、電子線走査の走査幅はｘ方向は任意
で構わないが、ｙ方向は複数の線分の情報を認識できる
ようにできる限り大きく取る必要がある。
査照射しその反射強度をディテクタで検出し、位置を認
識した。この場合、電子線走査の走査幅はｘ方向は任意
で構わないが、ｙ方向は複数の線分の情報を認識できる
ようにできる限り大きく取る必要がある。
【００６４】このターゲットのコマ収差に起因した位置
ずれはワード線パターンとほぼ同様の傾向を示し、合わ
せずれを大幅に改善できた。
ずれはワード線パターンとほぼ同様の傾向を示し、合わ
せずれを大幅に改善できた。
【００６５】図１０（ａ）は他の実施例の回路の平面レ
イアウト図を示している。また同図（ｂ）に回路図を示
している。
イアウト図を示している。また同図（ｂ）に回路図を示
している。
【００６６】ｎ型ＭＯＳトランジスタ（ＮＭＯＳ）のＱ
１、Ｑ７のソース／ドレイン領域が互いに接続されて出
力増幅回路としてのＣＭＯＳ（相補型ＭＯＳ回路）のイ
ンバータの入力に接続されている。
１、Ｑ７のソース／ドレイン領域が互いに接続されて出
力増幅回路としてのＣＭＯＳ（相補型ＭＯＳ回路）のイ
ンバータの入力に接続されている。
【００６７】Ｑ１のゲートは制御信号入力端子Ｃに接続
され、Ｑ７のゲートには端子Ｃからインバータを通して
反転された信号が接続されている。
され、Ｑ７のゲートには端子Ｃからインバータを通して
反転された信号が接続されている。
【００６８】Ｑ１、Ｑ７のソース／ドレイン領域の入力
端子Ｘ、Ｙに入力された信号の一方が端子Ｃに入力され
た制御信号により選択されてインバータで反転および出
力増幅された後、ＯＵＴ端子に出力されるようになって
いる。
端子Ｘ、Ｙに入力された信号の一方が端子Ｃに入力され
た制御信号により選択されてインバータで反転および出
力増幅された後、ＯＵＴ端子に出力されるようになって
いる。
【００６９】この回路でＣ端子にＸ線端子と同じ入力を
いれると２入力ＮＡＮＤとして機能するようになってい
る。
いれると２入力ＮＡＮＤとして機能するようになってい
る。
【００７０】このパストランジスタ基本ゲートを組み合
わせた論理回路は通常のＣＭＯＳのＮＡＮＤなどを組み
合わせた論理回路よりも少ない面積で、かつ高速に動作
することが知られている。
わせた論理回路は通常のＣＭＯＳのＮＡＮＤなどを組み
合わせた論理回路よりも少ない面積で、かつ高速に動作
することが知られている。
【００７１】各機能パターンの配置は同図（ａ）に示す
ように、１０１が素子分離領域、１０２がｎ（＋）ソー
ス／ドレイン領域、１０３がＰ（＋）ソース／ドレイン
領域、１０４がゲート電極、１０５がコンタクト穴、１
０６が第一層金属配線を示している。
ように、１０１が素子分離領域、１０２がｎ（＋）ソー
ス／ドレイン領域、１０３がＰ（＋）ソース／ドレイン
領域、１０４がゲート電極、１０５がコンタクト穴、１
０６が第一層金属配線を示している。
【００７２】この場合、素子分離領域、ｎ（＋）ソース
／ドレイン領域およびｐ（＋）ソース／ドレイン領域、
コンタクト穴、第一層金属配線は光縮小投影露光装置を
用いてパターンを形成した。
／ドレイン領域およびｐ（＋）ソース／ドレイン領域、
コンタクト穴、第一層金属配線は光縮小投影露光装置を
用いてパターンを形成した。
【００７３】ゲート電極の形成には電子線描画装置を用
いた。これは、ゲート電極パターンの寸法がその他のパ
ターンに比べて微細であり、縮小投影露光法では、形成
困難なためである。
いた。これは、ゲート電極パターンの寸法がその他のパ
ターンに比べて微細であり、縮小投影露光法では、形成
困難なためである。
【００７４】また、ゲート電極形成で用いたチップマー
クはｎ（＋）およびｐ（＋）ソース／ドレイン領域形成
と同時に形成した。
クはｎ（＋）およびｐ（＋）ソース／ドレイン領域形成
と同時に形成した。
【００７５】この結果、ソース／ドレイン領域とゲート
電極の位置合わせを良好に行うことができ、その他のパ
ターンとの位置整合も良好であった。
電極の位置合わせを良好に行うことができ、その他のパ
ターンとの位置整合も良好であった。
【００７６】上述した実施例は、ターゲットマークおよ
びチップマークは、その外輪郭が十字形のものを示した
ものであるが、必ずしもこのような形状に限定されるこ
とはない。たとえば電子線のｘ方向およびｙ方向の各走
査によってその中心の位置が特定できる形状であればよ
いことはいうまでもない。
びチップマークは、その外輪郭が十字形のものを示した
ものであるが、必ずしもこのような形状に限定されるこ
とはない。たとえば電子線のｘ方向およびｙ方向の各走
査によってその中心の位置が特定できる形状であればよ
いことはいうまでもない。
【００７７】また、上述した実施例は、光縮小投影露光
装置と電子線描画装置との併用において、電子線描画が
所定の個所に正確に行い得ることについて説明したもの
である。
装置と電子線描画装置との併用において、電子線描画が
所定の個所に正確に行い得ることについて説明したもの
である。
【００７８】しかし、電子線描画装置を併用しなくて
も、光縮小投影露光装置におけるマスク合わせにおいて
も、本発明を適用することによってコマ収差の弊害なく
正確な位置合わせができることから、このようにしても
よいことはいうまでもない。
も、光縮小投影露光装置におけるマスク合わせにおいて
も、本発明を適用することによってコマ収差の弊害なく
正確な位置合わせができることから、このようにしても
よいことはいうまでもない。
【００７９】
【発明の効果】以上説明したことから明らかなように、
本発明による微細パターン形成方法によれば、コマ収差
の影響を受けることなく正確な位置合わせができるよう
になる。
本発明による微細パターン形成方法によれば、コマ収差
の影響を受けることなく正確な位置合わせができるよう
になる。
【図１】本発明による微細パターン形成方法の一実施例
に用いられる光縮小投影露光装置の露光歪みの測定の際
のターゲットマークの詳細を示した図である。
に用いられる光縮小投影露光装置の露光歪みの測定の際
のターゲットマークの詳細を示した図である。
【図２】光縮小投影露光装置の露光歪みの測定の一実施
例を示したフロー図である。
例を示したフロー図である。
【図３】光縮小投影露光装置の露光歪みの測定の際に用
いられるマスクの一実施例を示す平面図である。
いられるマスクの一実施例を示す平面図である。
【図４】光縮小投影露光装置の露光歪みの測定の際に用
いられるマスクの転写において歪みが生じることを説明
した説明図である。
いられるマスクの転写において歪みが生じることを説明
した説明図である。
【図５】光縮小投影露光装置における各種光源を示した
説明図である。
説明図である。
【図６】光縮小投影露光装置における各種光源によって
パターンの位置ずれが異なることを示すグラフである。
パターンの位置ずれが異なることを示すグラフである。
【図７】光縮小投影露光装置における露光の一実施例を
示した説明図である。
示した説明図である。
【図８】電子線描画装置による描画の工程の一実施例を
示すフロー図である。
示すフロー図である。
【図９】実素子パターンの具体例とターゲットパターン
の説明図である。
の説明図である。
【図１０】実素子パターンの他の具体例とターゲットパ
ターンの説明図である。
ターンの説明図である。
【図１１】実素子パターンとターゲットマークの関係を
示す他の実施例を示す説明図である。
示す他の実施例を示す説明図である。
３１……ターゲットマーク、３３……マスク、７１……
ウェーハ、７３……実素子パターン、７５Ａ、７５Ｂ…
…チップマーク、７７……ウェーハマーク。
ウェーハ、７３……実素子パターン、７５Ａ、７５Ｂ…
…チップマーク、７７……ウェーハマーク。
フロントページの続き (72)発明者 白井 精一郎 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (16)
- 【請求項１】 光縮小投影露光装置により試料上に複数
の露光歪み測定用マークを形成し、前記露光歪み測定用
マークの位置を測定するとともに前記光縮小投影露光装
置による露光歪み量を予め求めておき、各パターンの形
成の際に上記求められた露光歪みを補正する微細パター
ン形成方法において、 前記露光歪み測定用マークを、該光縮小投影露光装置の
レンズのコマ収差に起因する位置ずれが該光縮小投影露
光装置によって形成する実素子パターンの位置ずれとほ
ぼ同じになるパターンで形成することを特徴とする微細
パターン形成方法。 - 【請求項２】 前記露光歪み測定用マークを前記光縮小
投影露光装置によって形成する実素子パターンとほぼ同
一のパターンで形成することを特徴とする請求項１記載
の微細パターン形成方法。 - 【請求項３】 実素子パターンは配線層群を含み、露光
歪み測定用マークは該配線層群とほぼ同方向、ほぼ同一
幅、およびほぼ同一ピッチからなるパターンで形成する
ことを特徴とする請求項２記載の微細パターン形成方
法。 - 【請求項４】 各パターンの合わせマークを、該光縮小
投影露光装置のレンズのコマ収差に起因する位置ずれが
その際に形成される実素子パターンの位置ずれとほぼ同
じになるパターンで形成することを特徴とする請求項１
記載の微細パターン形成方法。 - 【請求項５】 各パターンの合わせマークをその際に形
成される実素子パターンとほぼ同一のパターンで形成す
ることを特徴とする請求項４記載の微細パターン形成方
法。 - 【請求項６】 実素子パターンは配線層群を含み、合わ
せマークは該配線層群とほぼ同方向、ほぼ同一幅、およ
びほぼ同一ピッチからなるパターンで形成することを特
徴とする請求項５記載の微細パターン形成方法。 - 【請求項７】 光縮小投影露光装置により試料上に複数
の露光歪み測定用マークを形成し、前記露光歪み測定用
マークの位置を測定するとともに前記光縮小投影露光装
置による露光歪み量を予め求めておき、電子線描画装置
によりウェーハ上に所望パターンを描画する際に上記求
められた露光歪みを補正する微細パターン形成方法にお
いて、 前記露光歪み測定用マークを、該光縮小投影露光装置の
レンズのコマ収差に起因する位置ずれが該光縮小投影露
光装置によって形成する実素子パターンの位置ずれとほ
ぼ同じになるパターンで形成することを特徴とする微細
パターン形成方法。 - 【請求項８】 前記露光歪み測定用マークを前記光縮小
投影露光装置によって形成する実素子パターンとほぼ同
一のパターンで形成することを特徴とする請求項７記載
の微細パターン形成方法。 - 【請求項９】 実素子パターンは配線層群を含み、露光
歪み測定用マークは該配線層群とほぼ同方向、ほぼ同一
幅、およびほぼ同一ピッチからなるパターンで形成する
ことを特徴とする請求項８記載の微細パターン形成方
法。 - 【請求項１０】 電子線描画装置による描画の際のチッ
プマークを、該光縮小投影露光装置のレンズのコマ収差
に起因する位置ずれがその際に形成される実素子パター
ンの位置ずれとほぼ同じになるパターンで形成すること
を特徴とする請求項８記載の微細パターン形成方法。 - 【請求項１１】 電子線描画装置による描画の際のチッ
プマークを前記光縮小投影露光装置によって形成される
実素子パターンとほぼ同一のパターンで形成することを
特徴とする請求項１０記載の微細パターン形成方法。 - 【請求項１２】 実素子パターンは配線層群を含み、チ
ップマークは該配線層群とほぼ同方向、ほぼ同一幅、お
よびほぼ同一ピッチからなるパターンで形成することを
特徴とする請求項１１記載の微細パターン形成方法。 - 【請求項１３】 請求項１ないし１２のうちのいずれか
の方法で形成されたことを特徴とする半導体記憶装置。 - 【請求項１４】 実素子パターンに少なくともワード線
群と活性領域からの電極引き出し孔を含み、前記ワード
線群は光縮小投影露光装置によって形成し、前記電極引
き出し孔は電子線描画装置によって形成するとともに、
該電子線描画装置による描画の際のチップマークは前記
ワード線群とほぼ同一の位置ずれを起こすパターンとし
たことを特徴とする請求項１３記載の半導体記憶装置。 - 【請求項１５】 請求項１ないし１２のうちのいずれか
の方法で形成されたことを特徴とする半導体ロジック回
路装置。 - 【請求項１６】 実素子パターンに少なくともソース／
ドレイン領域とゲート電極を含み、前記ソース／ドレイ
ン領域は光縮小投影露光装置によって形成し、前記ゲー
ト電極は電子線描画装置によって形成するとともに、該
電子線描画装置による描画の際のチップマークはソース
／ドレイン領域とほぼ同一の位置ずれを起こすパターン
としたことを特徴とする請求項１５記載の半導体ロジッ
ク回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9169743A JPH1116817A (ja) | 1997-06-26 | 1997-06-26 | 微細パターン形成方法 |
| PCT/JP1998/002617 WO1999000828A1 (fr) | 1997-06-26 | 1998-06-15 | Procede de fabrication de dispositif a semi-conducteur |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9169743A JPH1116817A (ja) | 1997-06-26 | 1997-06-26 | 微細パターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1116817A true JPH1116817A (ja) | 1999-01-22 |
Family
ID=15892033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9169743A Pending JPH1116817A (ja) | 1997-06-26 | 1997-06-26 | 微細パターン形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH1116817A (ja) |
| WO (1) | WO1999000828A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7547589B2 (en) | 2003-05-15 | 2009-06-16 | Seiko Epson Corporation | Method for fabricating semiconductor device, and electro-optical device, integrated circuit and electronic apparatus including the semiconductor device |
| US11852975B2 (en) | 2020-07-08 | 2023-12-26 | International Business Machines Corporation | Electron beam lithography with dynamic fin overlay correction |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001051993A1 (en) * | 2000-01-14 | 2001-07-19 | Advanced Micro Devices, Inc. | System, method and photomask for compensating aberrations in a photolithography patterning system |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH021106A (ja) * | 1988-03-02 | 1990-01-05 | Sony Corp | パターン形成方法 |
-
1997
- 1997-06-26 JP JP9169743A patent/JPH1116817A/ja active Pending
-
1998
- 1998-06-15 WO PCT/JP1998/002617 patent/WO1999000828A1/ja active Application Filing
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7547589B2 (en) | 2003-05-15 | 2009-06-16 | Seiko Epson Corporation | Method for fabricating semiconductor device, and electro-optical device, integrated circuit and electronic apparatus including the semiconductor device |
| US11852975B2 (en) | 2020-07-08 | 2023-12-26 | International Business Machines Corporation | Electron beam lithography with dynamic fin overlay correction |
| US12099304B2 (en) | 2020-07-08 | 2024-09-24 | International Business Machines Corporation | Electron beam lithography with dynamic fin overlay correction |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1999000828A1 (fr) | 1999-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7772575B2 (en) | Stencil design and method for cell projection particle beam lithography | |
| JP2988393B2 (ja) | 露光方法 | |
| US8183084B2 (en) | Methods of manufacturing solid state image pickup devices | |
| US7560197B2 (en) | Mask pattern data producing method, patterning method, reticle correcting method, reticle manufacturing method, and semiconductor apparatus manufacturing method | |
| JP2001022051A (ja) | レチクル及び半導体装置の製造方法 | |
| JP3214556B2 (ja) | 集積回路装置、半導体ウェハ、回路検査方法 | |
| JP3352405B2 (ja) | 露光方法及びそれを用いたデバイス製造方法並びに半導体デバイス | |
| US20020098427A1 (en) | Contact hole model-based optical proximity correction method | |
| JPH1116817A (ja) | 微細パターン形成方法 | |
| US5237393A (en) | Reticle for a reduced projection exposure apparatus | |
| KR100273785B1 (ko) | 정합패턴을 갖는 패턴판의 묘화방법 및 그 방법에 의하여 묘화된 패턴판 | |
| US20070281218A1 (en) | Dummy Phase Shapes To Reduce Sensitivity Of Critical Gates To Regions Of High Pattern Density | |
| JP2994306B2 (ja) | 光リソグラフィおよび電子ビーム・リソグラフィを用いたｘ線マスクの高精度製作方法 | |
| JP2006319369A (ja) | 半導体集積回路装置の製造方法 | |
| JP2006303541A (ja) | 半導体集積回路装置の製造方法 | |
| JP2001102285A (ja) | 位置合わせマーク | |
| JPH11204393A (ja) | パターン形成方法 | |
| JPS5885532A (ja) | 電子ビ−ムによる位置決め方法 | |
| JP3140516B2 (ja) | アライメントパターンを有するパターン版の描画方法及びその方法によって描画されたパターン版 | |
| JP3370317B2 (ja) | アライメントパターンを有するパターン版の描画方法及びその方法によって描画されたパターン版 | |
| JP3529967B2 (ja) | アライメントマーク付きフォトマスク用ブランクスの製造方法 | |
| JP3242989B2 (ja) | アライメントパターンを有するパターン版の修正方法 | |
| JPH05158218A (ja) | マスク基板および描画方法 | |
| US20020075028A1 (en) | Design circuit pattern for test of semiconductor circuit | |
| JP2764925B2 (ja) | 半導体装置の製造方法 |