JPH02143544A - 目合せ用バーニヤパターンを備えた半導体装置 - Google Patents

目合せ用バーニヤパターンを備えた半導体装置

Info

Publication number
JPH02143544A
JPH02143544A JP63298606A JP29860688A JPH02143544A JP H02143544 A JPH02143544 A JP H02143544A JP 63298606 A JP63298606 A JP 63298606A JP 29860688 A JP29860688 A JP 29860688A JP H02143544 A JPH02143544 A JP H02143544A
Authority
JP
Japan
Prior art keywords
vernier
main
verniers
subverniers
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63298606A
Other languages
English (en)
Other versions
JP2666859B2 (ja
Inventor
Shozo Nishimoto
西本　昭三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63298606A priority Critical patent/JP2666859B2/ja
Priority to EP89312286A priority patent/EP0370834B1/en
Priority to US07/441,522 priority patent/US5017514A/en
Priority to DE68929150T priority patent/DE68929150T2/de
Publication of JPH02143544A publication Critical patent/JPH02143544A/ja
Application granted granted Critical
Publication of JP2666859B2 publication Critical patent/JP2666859B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70591—Testing optical components
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置の製造過程において使用される目合
せ用のバーニヤパターンを備えた半導体装置に関する。
［従来の技術］ 従来、この種の目合せ用バーニヤパターンは、第２図に
示すように、棒状のパターンをその幅方向に複数個等間
隔で配列して、半導体装置上に形成されていた。このバ
ーニヤパターンは、例えば、コンタクト孔の下地パター
ンに整合するようにアルミニウム配線のホトレジストパ
ターンを位置合せする等、半導体装置製造の主要工程で
周知の写真食刻技術によって下地パターンに整合するよ
うに当該工程のホトレジストパターンを位置合せする際
に使用される。即ち、目ずれ量を数値化するために、間
隔が相互に異なる下地パターン１及び目合せパターン２
をそれらが位置合わせされた状態で第２図に示すように
中央で重なり合うようにしておき、相互の位置ずれが生
じたときに、その目ずれ量を下地パターン１の間隔と目
合せパターン２の間隔との間の差で除算して得られた数
値に相当する番数だけ中央から離れた部分で下地パタ−
ン１と目合せパターン２とが重なり合うようになってい
る。なお、第２図に示すパターンは横方向に配列されて
いて、この横方向の目ずれを検出できるものであり、縦
方向の目ずれの検出のために、第２図に示すパターンを
９０度回転させたパターンから構成される別のバーニヤ
が同じく半導体装置上に設けられている６ ［発明が解決しようとする課題］ しかしながら、位置合せ装置の機構に起因して、目ずれ
の要素としては、単なる平行移動の外に、回転直交性及
び像倍率の変化に起因する成分がある。そして、近年の
微細化された半導体装置にとってこれらの平行移動以外
の成分が無視できない大きさになってきた。これらの目
ずれはウェハ各点における目ずれ量から逆算して補正を
加えることにより除去することもできる。しかし、近時
、半導体装置の大規模化が進んでチップサイズが大きく
なっているため、前述の成分が存在すると、目ずれ方向
及び量がチップの各部で相互に異なる状態が発生するの
で、チップ中央部で最も目ずれ量が少なくなるようにし
て目ずれが小さい部分の面積を極大化する必要が生じて
いる。このためには、チップの中央部に縦横両方向のバ
ーニヤを設けることが最も好ましいが、実際上、チップ
の中央部にはバーニヤを設けるのに十分な場所がないな
め、次善の策として、縦方向の目ずれを読み取るバーニ
ヤはチップの縦方向外周部の中央に、また横方向の目ず
れを読み取るバーニヤは同じく横方向外周部の略々中央
に設けている。
その結果、縦方向バーニヤと横方向バーニヤとの距離が
大きく離れてしまう。これにより、製造過程において、
目ずれ量のでき上がりをチエツクする工程に要する時間
が長くなり、生産ラインの処理能力を低下させてしまう
という欠点がある。
この問題を解決する方法として、縦方向バーニヤと同じ
位置に横方向のバーニヤを設け、横方向のバーニヤと同
じ位置に縦方向のバーニヤを設けることも考えられるが
、これには次に示す２つの欠点がある。即ち、第１に場
所をとるという欠点があり、第２に本来その場所でより
正しいバーニヤ、換言すれば、そこで目合せをすればチ
ップのより大きな面積で目合せができるバーニヤが縦方
向又は横方向のどちらであるのかがわからないため、誤
認を誘うという欠点がある。
本発明はかかる問題点に鑑みてなされたものであって、
目合せの作業性が優れていると共に、バーニヤ形成面積
の増大を抑制することができ、誤認等のミスも回避する
ことができる目合せ用バーニヤパターンを備えた半導体
装置を提供することを目的とする。
［課題を解決するための手段］ 本発明に係る目合せ用バーニヤパターンを備えた半導体
装置は、第１方向の目ずれを検出するのに有利な位置に
この第１方向に目ずれ検出能力を有するパターンの第１
主バーニヤと、第２方向に目ずれ検出能力を有するパタ
ーンであって前記第１主バーニヤより分解能力が低い第
１副バーニヤとが配置されており、第２方向の目ずれを
検出するために有利な位置にこの第２方向に目ずれ検出
能力を有するパターンの第２主バーニヤと、第１方向に
目ずれ検出能力を有するパターンであって前記第２主バ
ーニヤより分解能力が低い第２副バニヤとが配置されて
いることを特徴とする。
［作用］ 本発明においては、主バーニヤの近傍にこの主バーニヤ
より目が粗く、分解能が低い副バーニヤを設けである。
このため、顕微鏡の一視野内で、粗い副バーニヤを使用
して良品か不良品かの判断ができる一方、主バーニヤを
使用して正確に目合せ位置にフィードバックすることが
できる。これにより、作業性が向上すると共に、主バー
ニヤと副バーニヤとは間隔が相異するため、両者を誤認
することはない。また、副バーニヤは目が粗い分、小型
化できるため、省スペースとなる。
［実施例］ 次に、本発明の実施例について添付の図面を参照して説
明する。
第１図は本発明の実施例を示すバーニヤパターンの平面
図である。このバーニヤパターンは半導体装置の横方向
の目ずれを検出するのに有利な位置に配置されている。
主バーニヤ３はこの横方向の目ずれ検出能力を有し、そ
の下地パターン１ａは横方向に相互間に間隔をおいて配
列されている。
この下地パターン１ａは縦方向に延長する棒状をなし、
９本の下地パターン１ａの相互間の中心間隔は１０．０
μｍである。一方、目合せパターン２の中心間隔は９．
９μｍとなっており、従って、主バーニヤ３は横方向に
−０，４μｍから＋０．４μｍまで、０．１μｍの精度
で目ずれを検出する能力を有する。
また、この主バーニヤ３に近接する位置には副バーニヤ
４が配設されている。この副バーニヤ４は縦方向の目ず
れを検出する能力を有し、その下地パターン１ｂは縦方
向に配列されており、５本の下地パターン１ｂの中心間
隔は１０．０μｍである。
一方、副バーニヤ４の目合せパターン２ｂは中心間隔が
９．８μｍとなっており、従って、副バーニヤ４は縦方
向に−０，４μｍから＋０．４μｍまで、０．２μｍの
精度で目ずれを検出することができる。
なお、上記主バーニヤ３及び副バーニヤ４とは別に、半
導体装置の縦方向の目ずれを検出するのに有利な位置に
は、第１図のバーニヤを９０°回転させた形状の別の主
バーニヤ及び副バーニヤが設けられている。
このように構成された半導体装置の目合せ用バーニヤパ
ターンにおいては、正確な読みとり補正のデータを得る
ためのバーニヤは主バーニヤ３であるが、この主バーニ
ヤ３は副バーニヤ４と大きさが異なるため、両者を誤認
することはない。
また、ウェハの目ずれを読みとり、製品の良否を判断す
る工程においては、顕微鏡視野は１チツプに対して１箇
所に合せるだけで十分である。即ち、このように、顕微
鏡視野を１チップ１箇所合せるだけで、主バーニヤ３及
び副バーニヤ４の双方が視野内に入るため、これらを使
用して精度は粗いがウェハの目ずれを読み取り、製品の
良否を判断することができる。
一方、ウェハ上で複数の点を観察する場合等は縦方向用
バーニヤと横方向用バーニヤとに相互に顕微鏡視野を合
わせるようにする。これによって、作業能率を落とすこ
となく正確な目ずれの選別作業を行うことができる。ま
た、副バーニヤ４は目を粗くした結果として小型化でき
、従来の一方向について１個のバーニヤのみを設けた場
合に対して、そのバーニヤの所要面積の増大を低く抑制
することができる。
［発明の効果］ 以上説明したように、本発明によれば、主バーニヤの近
傍にこの主バーニヤより目が１■＜、分解能力が低い副
バーニヤを設け、これらの主バーニヤ及び副バーニヤの
組み合わせを、第１方向の目ずれ検出用及び第２方向の
目ずれ検出用の双方について設けたから、顕微鏡の一視
野内で、直交する二方向の目ずれを、一方は目合せ装置
にフィードバックできる程度に正確に、他方は良品か不
良品かの判断が可能な程度の粗さで、とらえることがで
きる。これにより、チップサイズが大型化した半導体装
置に対しても、誤認の問題を生じることなく、目合せの
作業性を著しく向上させることができると共に、副バー
ニヤは目が粗くてもよいため、小型にすることができ、
その設置のためのスペースは小さくて足りる。
【図面の簡単な説明】
第１図は本発明の実施例に係る半導体装置の一群のバー
ニヤを示す平面図、第２図は従来の半導体装置のバーニ
ヤを示す平面図である。 １、ｌａ、ｌｂ；下地パターン、２．２ａ、２ｂ；目合
せパターン、３；主バーニヤ、４；副バニャ

Claims (1)

    【特許請求の範囲】
  1. （１）第１方向の目ずれを検出するのに有利な位置にこ
    の第１方向に目ずれ検出能力を有するパターンの第１主
    バーニヤと、第２方向に目ずれ検出能力を有するパター
    ンであって前記第１主バーニヤより分解能力が低い第１
    副バーニヤとが配置されており、第２方向の目ずれを検
    出するために有利な位置にこの第２方向に目ずれ検出能
    力を有するパターンの第２主バーニヤと、第１方向に目
    ずれ検出能力を有するパターンであつて前記第２主バー
    ニヤより分解能力が低い第２副バーニヤとが配置されて
    いることを特徴とする目合せ用バーニヤパターンを備え
    た半導体装置。
JP63298606A 1988-11-25 1988-11-25 目合せ用バーニヤパターンを備えた半導体装置 Expired - Lifetime JP2666859B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63298606A JP2666859B2 (ja) 1988-11-25 1988-11-25 目合せ用バーニヤパターンを備えた半導体装置
EP89312286A EP0370834B1 (en) 1988-11-25 1989-11-27 Method of manufacturing a semiconductor device
US07/441,522 US5017514A (en) 1988-11-25 1989-11-27 Method of manufacturing a semiconductor device using a main vernier pattern formed at a right angle to a subsidiary vernier pattern
DE68929150T DE68929150T2 (de) 1988-11-25 1989-11-27 Verfahren zur Herstellung einer Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63298606A JP2666859B2 (ja) 1988-11-25 1988-11-25 目合せ用バーニヤパターンを備えた半導体装置

Publications (2)

Publication Number Publication Date
JPH02143544A true JPH02143544A (ja) 1990-06-01
JP2666859B2 JP2666859B2 (ja) 1997-10-22

Family

ID=17861904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63298606A Expired - Lifetime JP2666859B2 (ja) 1988-11-25 1988-11-25 目合せ用バーニヤパターンを備えた半導体装置

Country Status (4)

Country Link
US (1) US5017514A (ja)
EP (1) EP0370834B1 (ja)
JP (1) JP2666859B2 (ja)
DE (1) DE68929150T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021984A (ja) * 2006-06-20 2008-01-31 Asml Netherlands Bv 角度分解したスペクトロスコピーリソグラフィの特性解析方法および装置

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0444307A (ja) * 1990-06-12 1992-02-14 Nec Corp 半導体装置の製造方法
JPH04234930A (ja) * 1991-01-10 1992-08-24 Shimano Inc 釣り用リール
JPH0724278B2 (ja) * 1991-01-10 1995-03-15 信越半導体株式会社 パターンシフト測定方法
US5422479A (en) * 1991-01-25 1995-06-06 Canon Kabushiki Kaisha Optical type encoder for position detection
US5298761A (en) * 1991-06-17 1994-03-29 Nikon Corporation Method and apparatus for exposure process
ES2042382B1 (es) * 1991-10-30 1996-04-01 Consejo Superior Investigacion Estructura de test para la medida del desalineamiento entre niveles en tecnologias microelectronicas, basada en transistores mos con puerta triangular
US5296917A (en) * 1992-01-21 1994-03-22 Mitsubishi Denki Kabushiki Kaisha Method of monitoring accuracy with which patterns are written
KR100289348B1 (ko) * 1992-05-25 2001-12-28 이데이 노부유끼 절연기판실리콘반도체장치와그제조방법
JP3039210B2 (ja) * 1993-08-03 2000-05-08 日本電気株式会社 半導体装置の製造方法
US5457880A (en) * 1994-02-08 1995-10-17 Digital Equipment Corporation Embedded features for monitoring electronics assembly manufacturing processes
US5385289A (en) * 1994-02-08 1995-01-31 Digital Equipment Corporation Embedded features for registration measurement in electronics manufacturing
KR0168772B1 (ko) * 1994-03-10 1999-02-01 김주용 포토마스크 및 그를 이용한 반도체 장치 제조 방법
KR950029845A (ko) * 1994-04-01 1995-11-24 김주용 레티클 및 이를 이용한 레티클의 회전오차 측정방법
WO1995034025A1 (en) * 1994-06-02 1995-12-14 Philips Electronics N.V. Method of repetitively imaging a mask pattern on a substrate, and apparatus for performing the method
US5923041A (en) * 1995-02-03 1999-07-13 Us Commerce Overlay target and measurement procedure to enable self-correction for wafer-induced tool-induced shift by imaging sensor means
KR970003401A (ko) * 1995-06-20 1997-01-28 김주용 디스톨션 체크용 레티클
US5872042A (en) * 1996-08-22 1999-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for alignment mark regeneration
DE19652974A1 (de) * 1996-12-19 1998-06-25 Alsthom Cge Alcatel Verfahren zur Kontrolle der Genauigkeit beim mehrstufigen Ätzen
US6465322B2 (en) 1998-01-15 2002-10-15 Koninklijke Philips Electronics N.V. Semiconductor processing methods and structures for determining alignment during semiconductor wafer processing
JP3287321B2 (ja) * 1998-12-03 2002-06-04 日本電気株式会社 半導体装置の製造方法
US6130173A (en) * 1998-03-19 2000-10-10 Lsi Logic Corporation Reticle based skew lots
US6327513B1 (en) 1998-04-16 2001-12-04 Vlsi Technology, Inc. Methods and apparatus for calculating alignment of layers during semiconductor processing
US5919714A (en) * 1998-05-06 1999-07-06 Taiwan Semiconductor Manufacturing Company, Ltd. Segmented box-in-box for improving back end overlay measurement
US6150231A (en) * 1998-06-15 2000-11-21 Siemens Aktiengesellschaft Overlay measurement technique using moire patterns
US6042972A (en) * 1998-06-17 2000-03-28 Siemens Aktiengesellschaft Phase shift mask having multiple alignment indications and method of manufacture
JP2000133576A (ja) * 1998-10-28 2000-05-12 Nec Corp 位置ずれ計測マーク及び位置ずれ計測方法
JP2001022049A (ja) * 1999-07-09 2001-01-26 Fujitsu Ltd マスク製作方法及びマスクパターンデータ作成装置並びに記録媒体
KR100611041B1 (ko) * 2000-02-17 2006-08-09 엘지.필립스 엘시디 주식회사 대면적 액정표시장치를 위한 포토마스크와 어레이기판제작방법
US6462818B1 (en) 2000-06-22 2002-10-08 Kla-Tencor Corporation Overlay alignment mark design
US7068833B1 (en) 2000-08-30 2006-06-27 Kla-Tencor Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
US7541201B2 (en) 2000-08-30 2009-06-02 Kla-Tencor Technologies Corporation Apparatus and methods for determining overlay of structures having rotational or mirror symmetry
US6486954B1 (en) 2000-09-01 2002-11-26 Kla-Tencor Technologies Corporation Overlay alignment measurement mark
US6864589B2 (en) * 2001-03-30 2005-03-08 Sharp Laboratories Of America, Inc. X/Y alignment vernier formed on a substrate
US7804994B2 (en) * 2002-02-15 2010-09-28 Kla-Tencor Technologies Corporation Overlay metrology and control method
US20030160163A1 (en) * 2002-02-25 2003-08-28 Alan Wong Optical metrology target design for simultaneous measurement of multiple periodic structures
US6815128B2 (en) * 2002-04-01 2004-11-09 Micrel, Inc. Box-in-box field-to-field alignment structure
US7075639B2 (en) * 2003-04-25 2006-07-11 Kla-Tencor Technologies Corporation Method and mark for metrology of phase errors on phase shift masks
US7346878B1 (en) 2003-07-02 2008-03-18 Kla-Tencor Technologies Corporation Apparatus and methods for providing in-chip microtargets for metrology or inspection
US7608468B1 (en) 2003-07-02 2009-10-27 Kla-Tencor Technologies, Corp. Apparatus and methods for determining overlay and uses of same
KR100597634B1 (ko) * 2004-04-13 2006-07-05 삼성전자주식회사 커패시터를 가지는 반도체 메모리 소자 및 그의 형성방법
KR100546167B1 (ko) * 2004-08-11 2006-01-24 주식회사 하이닉스반도체 Ｓｔｉ ｃｍｐ 공정에서 발생하는 잔여 질화막 두께변화량 감소 방법 및 이를 이용한 반도체 소자의 소자분리막 제조 방법
FR2875624A1 (fr) * 2004-09-23 2006-03-24 St Microelectronics Sa Generation deterministe d'un numero d'identifiant d'un circuit integre
KR100663347B1 (ko) * 2004-12-21 2007-01-02 삼성전자주식회사 중첩도 측정마크를 갖는 반도체소자 및 그 형성방법
US7557921B1 (en) 2005-01-14 2009-07-07 Kla-Tencor Technologies Corporation Apparatus and methods for optically monitoring the fidelity of patterns produced by photolitographic tools
US20080036984A1 (en) * 2006-08-08 2008-02-14 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization
WO2009150089A1 (en) * 2008-06-11 2009-12-17 Asml Netherlands B.V. Apparatus and method for inspecting a substrate
US8988653B2 (en) * 2009-08-20 2015-03-24 Asml Netherlands B.V. Lithographic apparatus, distortion determining method, and patterning device
US9927718B2 (en) 2010-08-03 2018-03-27 Kla-Tencor Corporation Multi-layer overlay metrology target and complimentary overlay metrology measurement systems
US10890436B2 (en) 2011-07-19 2021-01-12 Kla Corporation Overlay targets with orthogonal underlayer dummyfill
JP2015079830A (ja) * 2013-10-16 2015-04-23 三菱電機株式会社 光半導体装置、光半導体装置の製造方法、及び光モジュールの製造方法
CN104979330B (zh) * 2014-04-10 2018-07-13 上海和辉光电有限公司 具有偏移量测量标记的多层结构及其偏移量的测量方法
NL2017466A (en) * 2015-09-30 2017-04-05 Asml Netherlands Bv Metrology method, target and substrate
US10451412B2 (en) 2016-04-22 2019-10-22 Kla-Tencor Corporation Apparatus and methods for detecting overlay errors using scatterometry
US10510676B2 (en) * 2017-11-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for aligned stitching
CN108196408B (zh) * 2017-12-28 2021-03-23 Tcl华星光电技术有限公司 Coa基板的测试键以及使用其的测试方法
CN110071093B (zh) * 2018-01-23 2020-11-27 瀚宇彩晶股份有限公司 显示面板
WO2019166078A1 (de) * 2018-02-27 2019-09-06 Ev Group E. Thallner Gmbh Markenfeld, verfahren und vorrichtung zur bestimmung von positionen
US10705436B2 (en) * 2018-09-27 2020-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay mark and method of fabricating the same
CN111398314A (zh) * 2020-05-25 2020-07-10 鹤山市中富兴业电路有限公司 一种基于游标的双面pcb检测模块以及对位方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5883853A (ja) * 1981-11-13 1983-05-19 Nippon Kogaku Kk <Nikon> 投影光学系のディストーシヨン検査方法
JPS62273725A (ja) * 1986-05-21 1987-11-27 Toshiba Corp マスク合わせ精度評価用バ−ニアパタ−ン

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2226149A1 (de) * 1971-11-02 1973-05-10 Halbleiterwerk Frankfurt Oder Verfahren zum erkennen der groesse von lage-, winkel- und ueberdeckungsfehlern bei der herstellung und anwendung von schablonen in der halbleitertechnik
DE2952106C2 (de) * 1979-12-22 1982-11-04 Dr. Johannes Heidenhain Gmbh, 8225 Traunreut Lichtelektrische inkrementale Längen- oder Winkelmeßeinrichtung
US4529314A (en) * 1980-04-18 1985-07-16 Harris Corporation Method of measuring misalignment between levels on a substrate
JPS57101710A (en) * 1980-12-17 1982-06-24 Nec Corp Method of measuring distorsion of projected image and exposing mask used therefore
US4405238A (en) * 1981-05-20 1983-09-20 Ibm Corporation Alignment method and apparatus for x-ray or optical lithography
US4538105A (en) * 1981-12-07 1985-08-27 The Perkin-Elmer Corporation Overlay test wafer
FR2538923A1 (fr) * 1982-12-30 1984-07-06 Thomson Csf Procede et dispositif d'alignement optique de motifs dans deux plans rapproches dans un appareil d'exposition comprenant une source de rayonnement divergent
JPS59134826A (ja) * 1983-01-21 1984-08-02 Hitachi Ltd バ−ニヤパタ−ン
US4606643A (en) * 1983-06-20 1986-08-19 The Perkin-Elmer Corporation Fine alignment system
US4547446A (en) * 1983-06-20 1985-10-15 The Perkin-Elmer Corporation Motion measurement and alignment method and apparatus
EP0135597B1 (de) * 1983-09-23 1987-07-22 Ibm Deutschland Gmbh Verfahren und Einrichtung zum gegenseitigen Ausrichten von Objekten
JPS6085523A (ja) * 1983-10-17 1985-05-15 Fujitsu Ltd マスク形成方法
US4623257A (en) * 1984-12-28 1986-11-18 At&T Bell Laboratories Alignment marks for fine-line device fabrication
JPS62273724A (ja) * 1986-05-21 1987-11-27 Toshiba Corp マスク合わせ精度評価用バ−ニアパタ−ン
US4742233A (en) * 1986-12-22 1988-05-03 American Telephone And Telgraph Company Method and apparatus for automated reading of vernier patterns
JPS63260045A (ja) * 1987-04-17 1988-10-27 Hitachi Ltd バ−ニアパタ−ン

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5883853A (ja) * 1981-11-13 1983-05-19 Nippon Kogaku Kk <Nikon> 投影光学系のディストーシヨン検査方法
JPS62273725A (ja) * 1986-05-21 1987-11-27 Toshiba Corp マスク合わせ精度評価用バ−ニアパタ−ン

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021984A (ja) * 2006-06-20 2008-01-31 Asml Netherlands Bv 角度分解したスペクトロスコピーリソグラフィの特性解析方法および装置
US7898662B2 (en) 2006-06-20 2011-03-01 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization
JP4701209B2 (ja) * 2006-06-20 2011-06-15 エーエスエムエル ネザーランズ ビー．ブイ． 角度分解したスペクトロスコピーリソグラフィの特性解析方法および装置
US8064056B2 (en) 2006-06-20 2011-11-22 Asml Netherlands B.V. Substrate used in a method and apparatus for angular-resolved spectroscopic lithography characterization

Also Published As

Publication number Publication date
EP0370834B1 (en) 2000-02-02
DE68929150T2 (de) 2000-09-21
JP2666859B2 (ja) 1997-10-22
EP0370834A3 (en) 1991-09-04
EP0370834A2 (en) 1990-05-30
US5017514A (en) 1991-05-21
DE68929150D1 (de) 2000-03-09

Similar Documents

Publication Publication Date Title
JPH02143544A (ja) 目合せ用バーニヤパターンを備えた半導体装置
US5262258A (en) Process of manufacturing semiconductor devices
US7692319B2 (en) Efficient provision of alignment marks on semiconductor wafer
US5733690A (en) Reticle for fabricating semiconductor device
JP2802561B2 (ja) 半導体チップのアライメント方法およびレーザ修理用ターゲット
US20210296392A1 (en) Flat Panel Array with the Alignment Marks in Active Area
JP2870461B2 (ja) フォトマスクの目合わせマーク及び半導体装置
KR102019538B1 (ko) 웨이퍼 좌표계와 직교하지 않는 방향을 따라서 형성된 패턴 층용 오버레이 마크 및 이를 이용한 오버레이 측정방법 및 반도체 디바이스 제조방법
CN111128829B (zh) 对准方法及校准方法
US9653404B1 (en) Overlay target for optically measuring overlay alignment of layers formed on semiconductor wafer
JP4525067B2 (ja) 位置ずれ検出用マーク
US7008756B2 (en) Method of fabricating an X/Y alignment vernier
US7413834B2 (en) Photomask with alignment marks for the current layer
JPS59134825A (ja) 半導体装置およびそのための半導体ウエ−ハ
JP2564440B2 (ja) ウエハ内位置表示を付したチップの製造方法
KR102617622B1 (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
KR0170889B1 (ko) 반도체장치 제조용 레티클
KR101076776B1 (ko) 오버레이 버니어 및 이를 이용한 오버레이 측정 방법
JP2764925B2 (ja) 半導体装置の製造方法
JPH0387013A (ja) 半導体装置の製造方法
KR20230003846A (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
JP2001033942A (ja) フォトマスク、露光装置、および半導体ウェーハ
KR20230003843A (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
JP4146827B2 (ja) 基準値設定方法、パターン判定方法、アライメント検査装置、半導体装置製造システム、半導体製造工場および半導体装置の製造方法
KR20030003390A (ko) 스탭퍼 정렬마크

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080627

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 12