JPH0444307A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0444307A
JPH0444307A JP2153777A JP15377790A JPH0444307A JP H0444307 A JPH0444307 A JP H0444307A JP 2153777 A JP2153777 A JP 2153777A JP 15377790 A JP15377790 A JP 15377790A JP H0444307 A JPH0444307 A JP H0444307A
Authority
JP
Japan
Prior art keywords
check pattern
scale
resolution
rotation error
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2153777A
Other languages
English (en)
Inventor
Masayuki Yanagisawa
柳澤　正之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2153777A priority Critical patent/JPH0444307A/ja
Priority to KR1019910009556A priority patent/KR950003891B1/ko
Priority to DE69130346T priority patent/DE69130346T2/de
Priority to EP91305319A priority patent/EP0466335B1/en
Priority to US07/714,429 priority patent/US5262258A/en
Publication of JPH0444307A publication Critical patent/JPH0444307A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にリソグラフ
ィー工程で用いられる回転誤差チェックパターン及び解
像度チェックパターンの転写に関する。
〔従来の技術〕
半導体装置の一製造工程であるリソグラフィー工程では
、現工程で形成しようとしているパターンを下地のパタ
ーンに対して正確に合わせ込むアライメントと、パター
ンが所望の寸法で形成されることを同時に要求される。
ところで、リソグラフィー工程において一般的に用いら
れているステップ式縮小投影露光装置では、調整が不備
であるとレチクルの回転等によって起こる結像パターン
の回転誤差や、結像面が半導体ウェーハ表面と平行でな
くなる像面傾斜あるいは像面湾曲等の異常が発生するこ
とがあり、いずれの場合も所望のパターン形成が不可能
となる。これらの異常が発生した際にはすみやかに発見
され適切な調整がなされる事が必要とされる。
従来ステップ式縮小投影露光装置におけるこの種の誤差
は、テストレティクルを用いた定期的な点検で、露光領
域全域にわたって所望の精度範囲内に収っていることを
確認することにより維持管理していた。
〔発明が解決しようとする課題〕
しかしなから、前述したような定期点検による検査だけ
では、ステップ式縮小投影露光装置の異常の発見が遅れ
、製造中の半導体装置に致命的な欠陥を作り込んでしま
ったまま気付かず次工程に送ってしまうという事故を起
こす可能性がある。
また、製品の一製造工程で上記のような事故が起こって
いても他の工程における外観検査では判断する観点が異
るのが通例であるから見過してしまい、結果的にウェハ
ー工程の最終工程の測定で初めて不良が発見されるとい
う事態になり易くこの場合は損害額がさらに大きくなっ
てしまう。
〔課題を解決するための手段〕
本発明によれば、回路領域の第１の辺に隣接しかつ平行
に位置する第１のスクライブ線領域上に設けられた主尺
及び前記第１の辺と平行でかつ反対側の前記回路領域の
第２の辺に隣接しかつ平行に位置する第２のスクライブ
線領域上に設けられた副尺の一対からなる回転誤差を読
みとるための回転誤差チェックパターンと、前記主尺及
び副尺にそれぞれ隣接したレジスト膜の解像度を読みと
るための第１及び第２の解像度チェックパターンとをス
テップ式縮小投影露光装置により半導体ウェーハに転写
する工程を有する半導体装置の製造方法が得られる。
又、少なくとも２ケ所相互に直交する方向に配置された
主尺又は副尺からなるアライメントチェックパターンを
含むマスクパターンをステップ式投影露光装置により半
導体ウェーハに転写する第１工程と、前記アライメント
チェックパターンと対をなす、他の副尺又は主尺からな
る他のアライメントチェックパターンを少なくとも含む
他のマスクパターンを前記第１工程を終た半導体ウェー
ハに転写する第２工程から成り、該第２工程は回路領域
の第１の辺に隣接しかつ平行に位置する第１のスクライ
ブ線領域上に設けられた更に他の主尺及び前記第１の辺
と平行でかつ反対側の前記回路領域の第２の辺に隣接し
かつ平行に位置する第２のスクライブ線領域上に設けら
れた更に他の副尺との一対からなる回転誤差を読みとる
ための回転誤差チェックパターンと、前記更に他の主尺
及び副尺にそれぞれ隣接したレジスト膜の解像度を読み
とるための第１及び第２の解像度チェックパターンとを
有する半導体装置の製造方法が得られる。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図（ａ）及び（ｂ）はそれぞれ本発明の第１の実施
例を説明するための半導体チップ及び半導体ウェーハの
平面図である。
すなわち、第１図（ａ）は半導体チップの回路領域１０
１の周囲に存在するスクライブ線領域１０２の第１の辺
（上辺）の中央付近上に回転誤差チェックパターンの主
尺１０３とそれに隣接して第１の解像度チェックパター
ン１０５とを転写し、スクライブ線領域１０２の第１の
辺の反対側の第２の辺の中央付近上に回転誤差チェック
パターンの副尺１０４とそれに隣接して第２の解像度チ
ェックパターン１０６とを転写した状態を示している。
又、第１図（ｂ）は、第１図（ａ）に示した半導体チッ
プを並べた半導体ウェーハの製造工程における外観の一
部を示し、顕微鏡の視野１０７内には、下側チップの回
転誤差チェックパターンの主尺とそれに隣接した第１の
解像度チェックパターンと、上側チップの回転誤差チェ
ックパターンの副尺とそれに隣接した第２の解像度チェ
ックパターンとが存在し、特に回転誤差チェックパター
ンは主尺と副尺が互いに隣接することにより誤差の読み
とりが可能な状態になっている様子を示している。この
ように、回転誤差チェックパターンと２つの解像度チェ
ックパターンが同一の顕ａ！ｌ鏡視野で観察することが
できるので、チエツク工程の作業能率を落とすことなく
これらの新規のパターンをチエツクすることができる。
第２図は前述した顕微鏡の視野１０７の拡大図である。
第２図（ａ）は回転誤差がなく、解像度も良好である状
態を示している。
下側のチップの回路領域１０１ｂｌの周囲に存在する第
１のスクライブ線領域１０２ｂと、上側チップの回路領
域１０１ａｌの周囲に存在する第２のスクライブ線領域
１０２ａｌとはスクライブ線の中心１０８−１で接して
いる。
下側のチップの第１のスクライブ線領域１０２ｂ上に転
写されたピッチ１０μｍの回転誤差チェックパターンの
主尺１０３ｂｌと、上側チップの第２のスクライブ線領
域１０２ａｌ上に転写されたピッチ９，９μｍの回転誤
差チェックパターンの副尺１０４ａｌとはスクライブ線
中心１０８−１で接して回転誤差のない場合の回転誤差
チェックパターンを形成している。また、回転誤差チッ
クパターンの主尺と副尺にそれぞれ隣接して０．６μｍ
Ｘ０．６μｍのパターンが解像された解像度が良好な場
合の第１の解像度チェックパターン１０ｂ１と、第２の
解像度チェックパターン１０６ａｌとが転写されている
。
第２図（ｂ）は回転誤差があり、かつ上側チップの解像
度が不良の場合の状態を示している０回転誤差がある場
合の回転誤差チェックパターンは中心から右に２つめの
目盛のところで主尺１０３ｂ２と副尺１０４ａ２とが一
致している。主尺のピッチが１０μｍ、副尺のピッチが
９．９μｍであるから下側チップに対して上側チップは
右に０．２μｍだけずれていることがわかる。また、上
側チップの解像度が不良であり０．６μｍＸ０．６μｍ
のパターンが解像されていない様子を、解像度が不良の
場合の第２の解像度チェックパターン１０６ａ２に示し
ている。
第３図（ａ）及び（ｂ）はそれぞれ本発明の第２の実施
例を説明するための半導体チップ及び半導体ウェーハの
平面図である。
すなわち、第３図（ａ）は半導体チップの回路領域２０
１の周囲に存在するスクライブ線領域２０２、・・・上
に、第１図（ａ）で示したように第１．第２の回転誤差
チェックパターンの主尺２０３．２０９．副尺２０４，
２１０と、第１〜第４の解像度チェックパターン２０５
，２０６゜２１１．２１２を転写した状態を示している
。
第１図（ａ）と異るのは４辺上すべてに回転誤差チェッ
クパターンの主尺又は副尺と解像度チェックパターンの
組が転写されている点と、下地とのアライメント誤差チ
ェックパターンの主尺（又は副尺）２１２が転写されて
いる点である。この場合、前（又は後）のリソグラフィ
ー工程で、このアライメントチェックパターンの主尺（
又は副尺）と対をなす他のアライメントチェックパター
ンの副尺（又は主尺）が半導体ウェーハに転写されてい
れば（又はすれば）、アライメント千ニックが可能とな
る。
第３図（ｂ）は、第３図（ａ）に示した半導体チップを
並べた半導体ウェーハの製造工程における外観の一部を
示している。第１の顕微鏡の視野２０７−１では上下に
隣接した半導体チップ相互間で回転誤差と解像度をチエ
ツクでき、第２の顕微鏡の視野２０７−２では左右に隣
接した半導体チップ相互間で回転誤差と解像度をチエツ
クでき、第３の顕微鏡の視野２０７−３では、下地との
アライメント誤差をチエツクできる。
実際のチエツクの工程における作業手順としては、まず
、１枚めの半導体ウェーハにおいて第１及び第２の顕微
鏡の視野で回転誤差と解像度をチエツクし所望の精度範
囲内に収っていることを確認できれば、当製造ロットの
当リソグラフィー工程においては露光装置の異常がない
事が確認できるので従来通常に行っていた第３の顕微鏡
の視野での下地とのアライメント誤差のチエツクに対し
て１製造ロツトに対してわずかに２視野のチエツクを追
加することだけで十分であり能率的である。
〔発明の効果〕
以上説明したように本発明は、半導体ウェーハの少くと
も−か所に回転誤差及び解像度をチエツクするチェック
パターンを転写して、通常の半導体ウェーハの外観検査
の際製造ロット内で少くとも−か所上述のチェックパタ
ーンを確認することによりステップ式縮小投影露光装置
の状態を頻繁にチエツクすることができる。これにより
例えばある製造ロットで不具合を発見できたら即刻ステ
ップ式縮小投影露光装置の詳しい検査を行うことができ
るので、他の製造ロットに影響が及ぶのを未然に防止す
ることが可能となる。また、当製造ロットにおいてもリ
ソグラフィー工程で不具合を発見できるのでレジストを
除去することにより再工事が可能である。従って半導体
装置の製造工程の安定化、簡易化２合理化が達成できる
効果がある。
また本発明では回転誤差チェックパターンと解像度チェ
ックパターンとを同一の顕微鏡視野で観察できるので作
業の能率を落とさずに前述のチエツクを行うことができ
るという効果もある。
【図面の簡単な説明】
第１図（ａ）及び（ｂ）はそれぞれ本発明の第１の実施
例を説明するための半導体チップの平面図及び半導体ウ
ェーハの平面図、第２図（ａ）及び（ｂ）はいずれも回
転誤差チェックパターンと解像度チェックパターンとそ
の読み方を説明するための平面図、第３図（ａ）及び（
ｂ）はそれぞれ本発明の第２の実施例を説明するための
半導体チップの平面図及び半導体ウェーハの平面図であ
る。 １０１．２０１・・・回路領域、１０１ａｌ、１０１ａ
２・・・上側のチップの回路領域、１０１ｂｌ。 １０１ｂ２・・・下側のチップの回路領域、１０２゜２
０２−、スクライブ領域、１０２ａｌ　　１０２ａ２・
・・上側のチップの第２のスクライブ線領域、１０２ｂ
ｌ、１０２ｂ２・・・下側のチップの第１のスクライブ
線領域、１０３，１０３ｂｌ、１０３ｂ２・・・回転誤
差チェックパターンの主尺、１０４．１０４ａｌ、　　
１０４ａ２・・・回転誤差チェックパターンの副尺、１
０５，１０５ｂｌ、１０５ｂ２．２０５・・・第１の解
像度チェックパターン、１０６．１０６ａｌ、１０６ａ
２，２０６・・−第２の解像度チェックパターン、１０
７・・・顕微鏡の視野、１０７−１−・・第１の顕Ｖ＆
鏡ノ視野、１０７−２・・・第２の顕微鏡の視野、１０
７−３・・・第３の顕微鏡の視野、１０８−１，１０８
−２・・・スクライブ線の中心、２０９・・・第２の回
転誤差チェックパターンの主尺、２１０・・・第２の回
転誤差チェックパターンの副尺、２１１・・・第３の解
像度チェックパターン、２１２・・・第４の解像度チェ
ックパターン、２１２・・・下地とのアライメント誤差
のチェックパターン。

Claims (1)

  1. 【特許請求の範囲】 １、回路領域の第１の辺に隣接しかつ平行に位置する第
    １のスクライブ線領域上に設けられた主尺及び前記第１
    の辺と平行でかつ反対側の前記回路領域の第２の辺に隣
    接しかつ平行に位置する第２のスクライブ線領域上に設
    けられた副尺の一対からなる回転誤差を読みとるための
    回転誤差チェックパターンと、前記主尺及び副尺にそれ
    ぞれ隣接したレジスト膜の解像度を読みとるための第１
    及び第２の解像度チェックパターンとをステップ式縮小
    投影露光装置により半導体ウェーハに転写する工程を有
    することを特徴とする半導体装置の製造方法。 ２、少なくとも２ケ所相互に直交する方向に配置された
    主尺又は副尺からなるアライメントチェックパターンを
    含むマスクパターンをステップ式投影露光装置により半
    導体ウェーハに転写する第一１工程と、前記アライメン
    トチェックパターンと対をなす、他の副尺又は主尺から
    なる他のアライメントチェックパターンを少なくとも含
    む他のマスクパターンを前記第１工程を終た半導体ウェ
    ーハに転写する第２工程から成り、該第２工程は回路領
    域の第１の辺に隣接しかつ平行に位置する第１のスクラ
    イブ線領域上に設けられた更に他の主尺及び前記第１の
    辺と平行でかつ反対側の前記回路領域の第２の辺に隣接
    しかつ平行に位置する第２のスクライブ線領域上に設け
    られた更に他の副尺との一対からなる回転誤差を読みと
    るための回転誤差チェックパターンと、前記更に他の主
    尺及び副尺にそれぞれ隣接したレジスト膜の解像度を読
    みとるための第１及び第２の解像度チェックパターンと
    を有することを特徴とする半導体装置の製造方法。
JP2153777A 1990-06-12 1990-06-12 半導体装置の製造方法 Pending JPH0444307A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2153777A JPH0444307A (ja) 1990-06-12 1990-06-12 半導体装置の製造方法
KR1019910009556A KR950003891B1 (ko) 1990-06-12 1991-06-11 반도체 장치 제조 방법
DE69130346T DE69130346T2 (de) 1990-06-12 1991-06-12 Verfahren zur Herstellung von Halbleiteranordnungen
EP91305319A EP0466335B1 (en) 1990-06-12 1991-06-12 Process of manufacturing semiconductor devices
US07/714,429 US5262258A (en) 1990-06-12 1991-06-12 Process of manufacturing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2153777A JPH0444307A (ja) 1990-06-12 1990-06-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0444307A true JPH0444307A (ja) 1992-02-14

Family

ID=15569913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2153777A Pending JPH0444307A (ja) 1990-06-12 1990-06-12 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US5262258A (ja)
EP (1) EP0466335B1 (ja)
JP (1) JPH0444307A (ja)
KR (1) KR950003891B1 (ja)
DE (1) DE69130346T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270489A (ja) * 2001-03-12 2002-09-20 Nec Corp ショット形状計測用マーク及びそれを使用した転写の誤差検出方法
CN102540732A (zh) * 2010-12-08 2012-07-04 无锡华润上华科技有限公司 一种判断半导体生产中一次光刻结果的方法
CN107309601A (zh) * 2017-06-28 2017-11-03 上海皮尔博格有色零部件有限公司 一种具有防错装功能的装配体及防错装配方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0168772B1 (ko) * 1994-03-10 1999-02-01 김주용 포토마스크 및 그를 이용한 반도체 장치 제조 방법
KR950029845A (ko) * 1994-04-01 1995-11-24 김주용 레티클 및 이를 이용한 레티클의 회전오차 측정방법
US5928820A (en) * 1994-06-10 1999-07-27 Hyundai Electronics Industries Co., Ltd. Method for measuring pattern line width during manufacture of a semiconductor device
KR0143340B1 (ko) * 1994-09-09 1998-08-17 김주용 위상반전 마스크
US5757507A (en) * 1995-11-20 1998-05-26 International Business Machines Corporation Method of measuring bias and edge overlay error for sub-0.5 micron ground rules
US5712707A (en) * 1995-11-20 1998-01-27 International Business Machines Corporation Edge overlay measurement target for sub-0.5 micron ground rules
JP2682523B2 (ja) * 1995-11-22 1997-11-26 日本電気株式会社 露光方法及びモニタパターン
US5656403A (en) * 1996-01-30 1997-08-12 United Microelectronics Corporation Method and template for focus control in lithography process
US5805290A (en) * 1996-05-02 1998-09-08 International Business Machines Corporation Method of optical metrology of unresolved pattern arrays
JP3758258B2 (ja) * 1996-11-29 2006-03-22 富士通株式会社 光結合装置
US5965309A (en) * 1997-08-28 1999-10-12 International Business Machines Corporation Focus or exposure dose parameter control system using tone reversing patterns
US5976740A (en) * 1997-08-28 1999-11-02 International Business Machines Corporation Process for controlling exposure dose or focus parameters using tone reversing pattern
US5953128A (en) * 1997-08-28 1999-09-14 International Business Machines Corporation Optically measurable serpentine edge tone reversed targets
US5914784A (en) * 1997-09-30 1999-06-22 International Business Machines Corporation Measurement method for linewidth metrology
US6137578A (en) * 1998-07-28 2000-10-24 International Business Machines Corporation Segmented bar-in-bar target
US6128089A (en) * 1998-07-28 2000-10-03 International Business Machines Corporation Combined segmented and nonsegmented bar-in-bar targets
US6462818B1 (en) * 2000-06-22 2002-10-08 Kla-Tencor Corporation Overlay alignment mark design
US7541201B2 (en) 2000-08-30 2009-06-02 Kla-Tencor Technologies Corporation Apparatus and methods for determining overlay of structures having rotational or mirror symmetry
US7068833B1 (en) 2000-08-30 2006-06-27 Kla-Tencor Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
US6486954B1 (en) 2000-09-01 2002-11-26 Kla-Tencor Technologies Corporation Overlay alignment measurement mark
US6552790B1 (en) * 2001-02-20 2003-04-22 Advanced Micro Devices, Inc. System and method for facilitating wafer alignment by mitigating effects of reticle rotation on overlay
EP1330681B1 (en) * 2000-10-23 2013-09-18 Advanced Micro Devices, Inc. System and method for facilitating wafer alignment by mitigating effects of reticle rotation on overlay
US7804994B2 (en) * 2002-02-15 2010-09-28 Kla-Tencor Technologies Corporation Overlay metrology and control method
US20030160163A1 (en) * 2002-02-25 2003-08-28 Alan Wong Optical metrology target design for simultaneous measurement of multiple periodic structures
KR20030097144A (ko) * 2002-06-19 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시소자
EP1431834B1 (en) * 2002-12-19 2008-07-23 ASML Netherlands B.V. A device manufacturing method using a lithographic projection mask
SG123589A1 (en) 2002-12-19 2006-07-26 Asml Netherlands Bv A lithographic projection mask, a device manufacturing method using a lithographic projection mask and a device manufactured thereby
US7075639B2 (en) * 2003-04-25 2006-07-11 Kla-Tencor Technologies Corporation Method and mark for metrology of phase errors on phase shift masks
US7608468B1 (en) * 2003-07-02 2009-10-27 Kla-Tencor Technologies, Corp. Apparatus and methods for determining overlay and uses of same
US7346878B1 (en) 2003-07-02 2008-03-18 Kla-Tencor Technologies Corporation Apparatus and methods for providing in-chip microtargets for metrology or inspection
DE10335565A1 (de) * 2003-07-31 2005-05-19 Infineon Technologies Ag Verfahren zur Überprüfung von periodischen Strukturen auf Lithographiemasken
FR2875624A1 (fr) * 2004-09-23 2006-03-24 St Microelectronics Sa Generation deterministe d'un numero d'identifiant d'un circuit integre
KR100663347B1 (ko) * 2004-12-21 2007-01-02 삼성전자주식회사 중첩도 측정마크를 갖는 반도체소자 및 그 형성방법
US7557921B1 (en) 2005-01-14 2009-07-07 Kla-Tencor Technologies Corporation Apparatus and methods for optically monitoring the fidelity of patterns produced by photolitographic tools
US20080036984A1 (en) * 2006-08-08 2008-02-14 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization
US9927718B2 (en) 2010-08-03 2018-03-27 Kla-Tencor Corporation Multi-layer overlay metrology target and complimentary overlay metrology measurement systems
US10890436B2 (en) 2011-07-19 2021-01-12 Kla Corporation Overlay targets with orthogonal underlayer dummyfill
JP2015079830A (ja) * 2013-10-16 2015-04-23 三菱電機株式会社 光半導体装置、光半導体装置の製造方法、及び光モジュールの製造方法
CN105140149B (zh) * 2015-08-04 2017-12-12 中国电子科技集团公司第十三研究所 一种高精度测量晶片纵向对准误差的方法
CN105140150B (zh) * 2015-08-04 2017-12-19 中国电子科技集团公司第十三研究所 一种高精度测量晶片横向对准误差的方法
US10451412B2 (en) 2016-04-22 2019-10-22 Kla-Tencor Corporation Apparatus and methods for detecting overlay errors using scatterometry

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4388386A (en) * 1982-06-07 1983-06-14 International Business Machines Corporation Mask set mismatch
JPS5948924A (ja) * 1982-09-14 1984-03-21 Nec Corp 電子線露光用位置合せマ−ク
JPS6085523A (ja) * 1983-10-17 1985-05-15 Fujitsu Ltd マスク形成方法
JPS62115165A (ja) * 1985-11-14 1987-05-26 Mitsubishi Electric Corp レチクル
US4806457A (en) * 1986-04-10 1989-02-21 Nec Corporation Method of manufacturing integrated circuit semiconductor device
JPH01193743A (ja) * 1988-01-28 1989-08-03 Nec Kyushu Ltd レチクルマスク
JP2666859B2 (ja) * 1988-11-25 1997-10-22 日本電気株式会社 目合せ用バーニヤパターンを備えた半導体装置
JPH0358408A (ja) * 1989-07-26 1991-03-13 Nec Corp 半導体集積回路の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270489A (ja) * 2001-03-12 2002-09-20 Nec Corp ショット形状計測用マーク及びそれを使用した転写の誤差検出方法
CN102540732A (zh) * 2010-12-08 2012-07-04 无锡华润上华科技有限公司 一种判断半导体生产中一次光刻结果的方法
CN107309601A (zh) * 2017-06-28 2017-11-03 上海皮尔博格有色零部件有限公司 一种具有防错装功能的装配体及防错装配方法

Also Published As

Publication number Publication date
KR950003891B1 (ko) 1995-04-20
EP0466335A3 (en) 1993-03-17
US5262258A (en) 1993-11-16
EP0466335A2 (en) 1992-01-15
EP0466335B1 (en) 1998-10-14
DE69130346T2 (de) 1999-03-11
KR920005809A (ko) 1992-04-03
DE69130346D1 (de) 1998-11-19

Similar Documents

Publication Publication Date Title
JPH0444307A (ja) 半導体装置の製造方法
JP3048517B2 (ja) 半導体装置製造用のレチクル
EP0370834B1 (en) Method of manufacturing a semiconductor device
CN109828440B (zh) 基于衍射的套刻标识以及套刻误差测量方法
US20110051150A1 (en) Unique mark and method to determine critical dimension uniformity and registration of reticles combined with wafer overlay capability
CN109884862B (zh) 三维存储器曝光系统中套刻偏差的补偿装置及方法
JP2870461B2 (ja) フォトマスクの目合わせマーク及び半導体装置
JP2859855B2 (ja) 半導体素子の微細パターンアライメント方法
US20040241558A1 (en) Focus detection structure
US6489067B2 (en) Reticle for manufacturing semiconductor integrated circuit
JP2002057103A (ja) 半導体装置の製造のための露光方法
JP2663623B2 (ja) レジストパターンの形成方法
JP2000306822A (ja) 半導体装置の製造方法
US5552251A (en) Reticle and method for measuring rotation error of reticle by use of the reticle
CN105759563B (zh) 光罩以及光罩或晶圆沾污的检测方法
JPH0387013A (ja) 半導体装置の製造方法
KR100255087B1 (ko) 더미셀이 형성된 스테퍼용 레티클
KR100298193B1 (ko) 웨이퍼의수평정렬을위한레티클
CN117111398B (zh) 光罩制程偏差的监控方法及监控系统
KR100197981B1 (ko) 반도체소자의 마스크 정렬 측정방법
KR20020065080A (ko) 웨이퍼 워피지 측정 방법
KR100192171B1 (ko) 반도체 소자의 오버레이 버어니어와 그것의 형성방법 및 검사방법
KR100376889B1 (ko) 오버레이버어니어구조및그형성방법
KR20040059251A (ko) 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용정렬마크
JPS588132B2 (ja) 集積回路製造方法