KR100298193B1 - 웨이퍼의수평정렬을위한레티클 - Google Patents

웨이퍼의수평정렬을위한레티클 Download PDF

Info

Publication number
KR100298193B1
KR100298193B1 KR1019980022477A KR19980022477A KR100298193B1 KR 100298193 B1 KR100298193 B1 KR 100298193B1 KR 1019980022477 A KR1019980022477 A KR 1019980022477A KR 19980022477 A KR19980022477 A KR 19980022477A KR 100298193 B1 KR100298193 B1 KR 100298193B1
Authority
KR
South Korea
Prior art keywords
wafer
horizontal alignment
pattern
reticle
axis
Prior art date
Application number
KR1019980022477A
Other languages
English (en)
Other versions
KR20000001960A (ko
Inventor
권원택
길명군
장환수
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980022477A priority Critical patent/KR100298193B1/ko
Publication of KR20000001960A publication Critical patent/KR20000001960A/ko
Application granted granted Critical
Publication of KR100298193B1 publication Critical patent/KR100298193B1/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7084Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 일관성 있는 수평 정렬 오차를 결정할 수 있는 점검 패턴을 갖는 반도체 장치를 제공하고자 하는 것으로, 이를 위해 본 발명은 웨이퍼상에 패턴을 형성하기 위한 레티클에 있어서, 웨이퍼가 노광될 다이와 일치되며 중앙부에 회로 패턴이 형성된 노광 필드부, 상기 노광 필드부의 각 모서리에 X축 및 Y축 방향으로 서로 직각으로 형성되어 상기 웨이퍼의 X축 및 Y축 수평 경사도를 측정하는 X,Y축 수평정렬패턴쌍을 포함하며, 상기 각 모서리에 형성된 X,Y축 수평정렬패턴쌍은 상기 웨이퍼 노광후 형성되는 다이들이 인접하는 최외각 모서리 중 어느 한 부분에 삽입된다.

Description

웨이퍼의 수평정렬을 위한 레티클{RETICLE FOR LEVELING ALIGNEMENT OF WAFER}
본 발명은 반도체 장치 제조 공정중의 노광 공정에서 발생할 수 있는 수평 정렬 오차를 점검하기 위한 측정패턴을 갖는 반도체 장치에 관한 것이다.
일반적으로, 반도체 장치 제조 공정중의 하나인 노광 공정에서는, 웨이퍼상에 감광 물질을 도포하고 소정의 패턴이 형성된 마스크를 통하여 빛을 조사하여 감광막에 패턴을 전사한다. 이러한 노광공정에서는 매우 작은 선폭의 정밀한 패턴을 형성하여야 하므로, 감광막이 도포된 웨이퍼와 마스크의 정렬이 매우 중요하다.
이러한 웨이퍼와 마스크의 정렬은 수직 정렬과 수평 정렬을 구분하여 고려하여야 하는 바, 도 1을 참조하여 이들을 설명한다. 도 1은, 수직 정렬은 정확하나 수평 정렬에 오차가 있는 노광 시스템을 개념적으로 도시한 도면이다. 도 1에 도시된 바와 같이, 수직 정렬은 웨이퍼(14)와 마스크(12) 및 광원(10)이 빛의 진행 방향에 따라 정렬되는 것을 말하며, 수평 정렬은 빛의 진행 방향과 수직 방향으로 광원(10), 마스크(12) 및 웨이퍼(14)가 일정한 각도를 유지하는 것을 말한다. 도 1에 도시된 예에서 광원(10)과 마스크(12)는 빛의 진행 방향에 수직을 유지하고 있으나, 웨이퍼(14)가 빛의 진행 방향과 수직인 기준면으로부터 θ만큼 벗어나 있는 것을 볼 수 있다.
이러한 경우, 광원으로부터 웨이퍼까지의 빛의 통과 경로가 각각 "가"부분과 "나"부분에서 동일하지 않게 되어, 상기 웨이퍼(14)의 전 표면에 걸쳐 상기 마스크(12)를 통과한 빛의 초점이 일정하게 형성되지 못한다. 따라서, 상기한 바와 같이 수평 정렬이 정확히 이루어지지 않은 상태에서 노광 공정을 진행하게 되면, 상기 웨이퍼(10)상에 도포된 감광막(도시되지 않음)에 원하는 패턴을 정확히 형성할 수 없게 되고, 결국 반도체 장치 자체에 결함을 초래하는 원인이 된다.
종래에는, 상기와 같은 수평 정렬의 오차를 점검하기 위하여, 주사 전자 현미경(SEM : Scanning Electron Microscope)과 같은 선폭 측정 장치를 이용하여 표면에 형성된 패턴의 선폭을 측정하는 방법을 사용하였다.
그러나, 이러한 방식은 측정 위치에 따라 측정 결과가 변화하게 되어 정렬 오차의 정도를 일관성 있게 결정할 수 없게 되는 단점을 갖는다. 또한, 상기 선폭 측정 장치를 이용하여 선폭을 측정하는 과정에서 지나치게 많은 시간을 소요하게 되어 전체적인 생산성에 악영향을 미친다.
상기 문제점을 해결하기 위하여 안출된 본 발명은 일관성 있게 웨이퍼의 수평 정렬 오차를 결정할 수 있도록 수평 정렬 측정패턴을 갖는 레티클을 제공하는데 그 목적이 있다.
도 1은 반도체 장치 제조 공정중 노광 공정을 위한 노광 시스템의 개념도.
도 2는 본 발명에 의한 포토마스크의 한 실시예를 도시한 도면.
도 3은 도 2의 포토마스크를 사용하여 패턴을 형성한 웨이퍼를 도시한 도면.
도 4는 도 3의 웨이퍼상에 형성된 다이와 다이 사이의 점검 패턴을 도시한 도면.
도 5는 본 발명의 다른 실시예의 포토마스크를 사용하여 웨이퍼상에 형성된 점검 패턴을 도시한 도면.
* 도면의 주요 부분의 기호의 설명
10 : 광원 12 : 마스크
14 : 웨이퍼 200 : 레티클
210 : 필드 영역 220 : 스크라이브 라인 영역
222 : 점검 패턴
상기의 목적을 달성하기 위하여 본 발명은, 웨이퍼상에 패턴을 전사하기 위한 레티클에 있어서, 웨이퍼가 노광될 다이와 일치되며 중앙부에 회로 패턴이 형성된 노광 필드부, 상기 노광 필드부의 각 모서리에 X축 및 Y축 방향으로 서로 직각으로 형성되어 상기 웨이퍼의 X축 및 Y축 수평 경사도를 측정하는 X,Y축 수평정렬패턴쌍을 포함하며, 상기 각 모서리에 형성된 X,Y축 수평정렬패턴쌍은 상기 웨이퍼 노광후 형성되는 다이들이 인접하는 최외각 모서리 중 어느 한 부분에 삽입되는 것을 특징으로 한다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 도 2는 본 발명에 의한 포토마스크의 한 실시예를 도시한 도면이다. 여기에서는 설명과 이해의 편의를 위하여, 축소 노광 시스템에 사용되는 5 대 1, 또는 4 대 1의 비율을 갖는 레티클(200)을 예로 들어 설명하기로 한다.
도시된 바와 같이, 상기 본 발명에 의한 레티클(200)은 중앙 부분에 소정의 패턴을 형성하기 위한 필드 영역(210)과, 제조 공정을 완료한 후에 웨이퍼상에 형성된 다이(die)를 절단할 수 있도록 스크라이브 라인을 형성하기 위한 것으로서, 상기 필드 영역(210)의 외각에 형성된 스크라이브 라인 영역(220)을 포함한다. 또한, 상기 스크라이브 라인 영역(220)의 모서리 부분에 수평 정렬 오류 점검을 위한 사각형태의 점검 패턴(222)을 더 포함한다. 여기서, 상기 점검패턴(222)은 스크라이브라인 영역(220)의 각 모서리부분에서 X,Y축방향으로 서로 직각을 이루며 쌍으로 형성된다.
전체 웨이퍼상에 패턴을 전사하기 위하여는, 웨이퍼 및 상기 레티클(200)의 크기를 고려하여 상기 레티클(200)을 일정 거리 이동시키면서 소정 회수 반복하여 패턴을 전사한다.
도 3은 이러한 반복된 이동 및 전사에 의하여 패턴이 형성된 웨이퍼(300)를도시한 도면이다. '다'부분에 도시된 바와 같이, 상기 웨이퍼(300)상에는 다수의 다이(310)가 형성되며, 상기 다수의 다이(310a)와 다이(310b) 사이에는 스크라이브 라인이 형성되어 절단을 위한 여유 공간이 마련된다.
본 발명은, 상기한 바와 같이, 상기 스크라이브 라인이 형성될 영역에 대응되는 레티클(200)의 소정 부위에 상기와 같은 점검 패턴(222)을 형성함으로써 상기 노광 시스템의 수평 정렬 오류를 점검하고자 하는 것으로서, 상기 도 3의 "다" 부분의 확대도인 도 4를 참조하여 본 발명을 보다 상세히 설명한다.(이하에서, 상기 레티클(200)상의 점검 패턴(222)과 상기 웨이퍼(300)상의 점검 패턴(322)은 물리적으로는 서로 다른 실체이지만, 본 발명의 기술 분야의 통상의 전문가에게 혼동의 우려가 없으므로, 이해와 설명의 편의를 위하여 "점검 패턴"이라는 용어를 양자에 공히 사용하기로 한다.)
도 4는 상기 도 2의 레티클(200)을 사용하여 제조 공정을 진행한 후에, 상기 웨이퍼(300)상의 다이(310a)와 다이(310b) 사이에 형성된 점검 패턴(422a 내지 422h)을 도시한 도면이다.
도시된 바와 같이, 웨이퍼(300)상의 소정의 한 지점에 8개의 점검 패턴(422)이 형성되는 바, 다음과 같은 원리에 의하여 상기 8개의 점검 패턴(422)으로 상기 웨이퍼(300)상의 x축 방향 수평 정렬 오류 및 y축 방향 수평 정렬 오류를 모두 측정할 수 있다.
즉, 제 1 점검패턴쌍(422a 및 422b)의 크기를 측정함으로써 필드 영역 오른쪽의 y축 방향 정렬 오류를 측정할 수 있으며, 제 2 점검패턴쌍(422c 및 422d)의크기를 측정함으로써 필드 영역 왼쪽의 y축 방향 정렬 오류를 측정할 수 있다. 즉, 만약 상기 웨이퍼(300)가 y축 방향으로 기울어져 있었다면, 상기 점검 패턴(422a)과 상기 점검 패턴(422b)의 크기가 서로 다르게 형성될 것이므로, 이를 측정하면 웨이퍼(300)의 y축 방향 수평 정렬에 오류가 있었음을 알 수 있게 된다.
또한, 동일한 원리로, 제 3 점검 패턴(422e 및 422f) 쌍의 크기를 측정함으로써 필드 영역 상부의 x축 방향 정렬 오류를 측정할 수 있으며, 제 4 점검 패턴(422g 및 422h) 쌍의 크기를 측정함으로써 필드 영역 하부의 x축 방향 정렬 오류를 측정할 수 있다.
상기와 같은 점검 패턴들의 쌍은 상기 웨이퍼(300)상의 어느 위치에서나 쉽게 포착할 수 있으므로 수평 정렬 오류를 점검하기 위하여 측정 기기를 이리저리 이동시켜야 하는 불편을 제거할 수 있으며, 또한 정렬 오류가 감지된 경우에는 그 점검 패턴의 크기의 차이에 의하여 오류의 정도를 정확히 측정할 수 있다.
또한, 상기와 같은 점검 패턴(222)은 도 2에 도시된 것처럼 상기 레티클(200)의 네 모서리에 각각 두 개씩 형성되어야 하는 것은 아니다. 즉, 도 4에 도시된 네 쌍의 점검 패턴중에서, 상기 제 1 점검패턴쌍(422a 및 422b)과 상기 제 3 점검패턴쌍(422e 및 422f)만을 형성하는 것만으로도 x축 방향 및 y축 방향 수평 정렬 오류를 모두 점검할 수 있는 것이다.
이제, 도 5를 참조하여, 다층 공정이 진행된 후에 일괄하여 각 층의 정렬 오류를 측정할 수 있는 방법을 설명한다. 도 5는 제조 공정의 진행에 따라 수평 정렬이 긴요한 층의 레티클에 점검 패턴을 층마다 각각 형성하여 제조 공정을 수행한후에, 상기 웨이퍼(300)상에 형성된 점검 패턴(522)을 도시한 도면이다. 도시된 예에서는, 소자 격리층(ISO), 제 1 폴리실리콘층(P1), 제 1 콘택 형성층(P2C), 제 2 폴리실리콘층(P2) 및 제 2 콘택 형성층(P3C)에 사용되는 레티클에 각각 점검 패턴들을 형성하여, 노광한 후 제조 공정을 진행한 경우를 도시하였다.
상기와 같은 복합 점검 패턴(522)이 도 4에 도시된 것과 같이 상기 웨이퍼(300)상에 다수 형성될 수 있으므로, 각 층에서의 수평 정렬 오류를 용이하게 점검할 수 있게 되어, 수평 정렬 오류 점검에 소요되는 시간을 획기적으로 단축할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명에 의하면, 수평 정렬 오류를 점검하기 위하여 측정 기기를 이리저리 이동시켜야 하는 불편을 제거할 수 있으며, 또한 정렬 오류가 감지된 경우에는 그 점검 패턴의 크기의 차이에 의하여 오류의 정도를 정확히 측정을 할 수 있다. 또한, 본 발명에 의하면, 다층 공정이 진행된 후에 일괄하여 각 층의 정렬 오류를 측정할 수 있게 되어, 수평 정렬 오류 점검에 소요되는 시간을 획기적으로 단축할 수 있다.

Claims (3)

  1. 웨이퍼의 수평정렬을 위한 레티클에 있어서,
    웨이퍼가 노광될 다이와 일치되며 중앙부에 회로 패턴이 형성된 노광 필드부;
    상기 노광 필드부의 각 모서리에 X축 및 Y축 방향으로 서로 직각으로 형성되어 상기 웨이퍼의 X축 및 Y축 수평 경사도를 측정하는 X,Y축 수평정렬패턴쌍을 포함하며,
    상기 각 모서리에 형성된 X,Y축 수평정렬패턴쌍은 상기 웨이퍼 노광후 형성되는 다이들이 인접하는 최외각 모서리 중 어느 한 부분에 삽입되는 것을 특징으로 하는 웨이퍼의 수평 정렬을 위한 레티클.
  2. 제 1 항에 있어서,
    상기 수평정렬패턴쌍은 다층 공정시 각 층마다 삽입되는 것을 특징으로 하는 웨이퍼의 수평정렬을 위한 레티클.
  3. 제 2 항에 있어서,
    상기 수평정렬패턴쌍은 상기 웨이퍼의 스크라이브라인에 2중으로 삽입되는것을 특징으로 하는 웨이퍼의 수평정렬을 위한 레티클.
KR1019980022477A 1998-06-16 1998-06-16 웨이퍼의수평정렬을위한레티클 KR100298193B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980022477A KR100298193B1 (ko) 1998-06-16 1998-06-16 웨이퍼의수평정렬을위한레티클

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980022477A KR100298193B1 (ko) 1998-06-16 1998-06-16 웨이퍼의수평정렬을위한레티클

Publications (2)

Publication Number Publication Date
KR20000001960A KR20000001960A (ko) 2000-01-15
KR100298193B1 true KR100298193B1 (ko) 2001-11-15

Family

ID=19539595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980022477A KR100298193B1 (ko) 1998-06-16 1998-06-16 웨이퍼의수평정렬을위한레티클

Country Status (1)

Country Link
KR (1) KR100298193B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100689816B1 (ko) * 2004-11-03 2007-03-08 삼성전자주식회사 노광장치 및 레티클 정렬상태 측정방법
JP5076407B2 (ja) * 2006-09-05 2012-11-21 ミツミ電機株式会社 半導体装置及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940011107U (ko) * 1992-10-16 1994-05-27 금성일렉트론 주식회사 노광 장치의 칩 확대율 보정 패턴

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940011107U (ko) * 1992-10-16 1994-05-27 금성일렉트론 주식회사 노광 장치의 칩 확대율 보정 패턴

Also Published As

Publication number Publication date
KR20000001960A (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
EP0466335B1 (en) Process of manufacturing semiconductor devices
EP0061536B1 (en) Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method
US6610448B2 (en) Alignment method, overlay deviation inspection method and photomask
US5017514A (en) Method of manufacturing a semiconductor device using a main vernier pattern formed at a right angle to a subsidiary vernier pattern
JP4926171B2 (ja) 回転対称体或いは鏡面対称体のオーバレイ確定用器具及び方法
US5733690A (en) Reticle for fabricating semiconductor device
US5982044A (en) Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates
US11934109B2 (en) Overlay alignment mark and method for measuring overlay error
JP2018072541A (ja) パターン形成方法、基板の位置決め方法、位置決め装置、パターン形成装置、及び、物品の製造方法
JPH1069066A (ja) マスクおよびその検査方法ならびに露光方法
US7405025B2 (en) Reticle and method of fabricating semiconductor device
US6498401B2 (en) Alignment mark set and method of measuring alignment accuracy
US7245351B2 (en) Alignment mark for coarse alignment and fine alignment of a semiconductor wafer in an exposure tool
US7056625B2 (en) Focus detection structure
US6489067B2 (en) Reticle for manufacturing semiconductor integrated circuit
KR100298193B1 (ko) 웨이퍼의수평정렬을위한레티클
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
US7008756B2 (en) Method of fabricating an X/Y alignment vernier
JPH11132716A (ja) フォトリソグラフィ工程における重ね合わせ精度測定方法、及びフォトリソグラフィ工程における重ね合わせ精度測定マーク
US5552251A (en) Reticle and method for measuring rotation error of reticle by use of the reticle
KR102617622B1 (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
CN212515348U (zh) 套刻对准标记
KR960002287B1 (ko) 정렬/노광장치의 스텝핑 정밀도 측정방법
KR100197981B1 (ko) 반도체소자의 마스크 정렬 측정방법
KR960014961B1 (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee