JPS5948924A - 電子線露光用位置合せマ−ク - Google Patents

電子線露光用位置合せマ−ク

Info

Publication number
JPS5948924A
JPS5948924A JP57160060A JP16006082A JPS5948924A JP S5948924 A JPS5948924 A JP S5948924A JP 57160060 A JP57160060 A JP 57160060A JP 16006082 A JP16006082 A JP 16006082A JP S5948924 A JPS5948924 A JP S5948924A
Authority
JP
Japan
Prior art keywords
substrate
metal film
film
alignment
electron beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57160060A
Other languages
English (en)
Inventor
Makoto Kitakata
北方　誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP57160060A priority Critical patent/JPS5948924A/ja
Priority to GB08324448A priority patent/GB2130788B/en
Priority to US06/531,569 priority patent/US4642672A/en
Publication of JPS5948924A publication Critical patent/JPS5948924A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0277—Electrolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、成子＃ｊ！ｍ光技術における位置合せマーク
に関するものであって、高抵抗を有する露光対象物にお
いて位置合せマーク近傍を電子線で照射して位置合せ操
作を行う際に生じる電荷の蓄積を防止することケ目的と
するものである。
半導体デバイス等の製造等の微細加工の手法としての電
子線露光技術において、露光対象物の局部的な電子線照
射に対して、照射領域の近傍の導電性を確保しないと、
入射する゛成子流強度、照射時間、照射回数等に応じて
、電子線照射に伴った電荷の蓄積が生じ、露光パターン
の変形及び位置合せマークの、演出位置、精度への悪影
評をおこすことが知られている。
卯工のためのパターン形成としての電子線感応レジスト
への電子線照射液は、レジスト！（６度により決定され
るが、一方位置合せマーク検出においては位置合せマー
クを対象に入射電子線に対する散乱電子の検出操作が行
なわれる。検出操作においては、実用上、高い検出位置
精度及び高いＳＮ比を得るために、α子線の繰り返し走
査、加工のための電子流より大きな成子流強度を用いる
等の工夫がなされ、実質的な照射量は、一般に加工のた
めの醒子線照射清とは一致しない。
又、こうした位置合せ操作は、本質的に加工のためのパ
ターン形成の前操作として行なわれるものであり、加工
のための露光照射蝋に対しては影響を及ぼさない範囲に
あっても、位置合せ操作に伴う照射による寄与を排除す
るために、位置合せマークに対しては別途に導電性を確
保することが高抵抗の露光対象物で種変の高い微細加工
する上で重要である。
このような高抵抗基板における位置合せマークに対する
電荷の蓄積防止策としては、従来イオン注入技術により
、不純物を半導体基板に注入し、高濃１５不純・吻キャ
リアによる導電性を確保する方法がとられていたが、不
純Ｉ紡震度の設定等、基板の性成に大きく依存する。
本発明は上記欠点を解消し、位置合せマークに対する電
荷の蓄積を有効に防止するものである。
本発明は、電子線露光における被照射基板表面の電子線
走査領域を含む領域に例えば蒸着膜などの下地金属膜が
設けられ、・該下地金＠膜上にパターン化された上層金
属膜が例えばメッキなどの方法で積層されて位置合せマ
ークが構成され、かつ前記下地金属膜に接続して前記基
板表面に延在する導電性の連結部分が設けられているこ
とを特徴とするは子ａ露光用位置合せマークである。
本発明によれば、位置合せマークの下に金属膜が設けら
れているので、基板の性質に依存せずに導電性を確保す
ることができる。
また、前記下地金属膜並びに導電性の連結部分を導電路
として利用して、位置合せマークの上部層をメッキ法で
容易に形成することができる。このとき、待置合せマー
クが形成されることが、すなわち′ｌｔ菊の蓄積防止と
しての導電ｉ生の確証を与えることができる。
以下、本発明の典型的な実施例について図面を参照しな
がら説明する。
＠１図は、本発明の位置合せマークの一実、飾倒につい
て、その周辺のみを模式的部分斜視図として示したもの
である。
基板ｌ上に位置合せ操作・領域をぎむように配置された
下地蒸着膜２と、位置合せ検出信号を与えるべくメッキ
層３が前記下地蒸着膜２の領域上に配置され、基板上の
他の位置合せ操作領域との導電性を確保するための連結
部分４から構成される装置合せ操作において、電子線を
下地蒸着膜２の領域内で走査し、メッキ層３に対応した
位置合せ検出信号を効果的に得るには、下地蒸着膜の連
結部分４は、位置合せ操作１１頁域外にあり、基板上に
配置される露光加工物の面積を大きくとるために、位置
合せ領呟に比して７削ぐ帯状に形成すると良い。
下地蒸着膜２の・領域上に形成されるメッキ層３の形状
は、第１図に示す形状に限らず、第２図に示されるよう
に、基板ｌ上の下地蒸着膜２の露出面積が、メッキ層３
に対して、小さい利においてもｒ■置合せ操作が、両者
の、演出信号変化から可能であり、さらに複雑な形状と
することも可能である。
以下に本発明の位置合せマークを形成するためのプロセ
スについて若干説明する。位置合せマークの下地蒸着膜
７を、第３図（ａ）に示すように、位置合せ操作領域を
含む大きさに穴明はパターン形成されたレジスト６を用
いて、蒸着リフトオフ法によｐ高抵抗を有する基板５上
に形成する。下地蒸着膜は、先に述べたように良好な、
演出信号のコントラストを得るため、又連結部分が他の
加工プロセスにおけるレジスト塗布に障害とならないた
めにも、薄い方が良く、蒸着リフトオフ法を用いるのが
簡便である。
この後、第３図（ｂ）に示すように、メツキノ−形成の
ために、パターン化されたレジスト９を設ける。
次に、第３図（ｃ）Ｋ示すように、メッキ法により位置
合せマーク上層８を形成する。メッキ法を用いると、位
置合せマーク上層が形成されることが位置合せマーク領
域の導電性の確保の確証となっている。蒸着リフトオフ
法等です二、こうした効果の確認ができず、又メッキ法
を用いれば、Ａｕ等の重金属で、位置合せマーク上層を
形成すること　手。
が可能であり、半導体デバイスの配線材料として広く蒸
着法で用いられるＡｌに比べて遊子線の散乱強度が大き
く、良好な位置合せ検出結果を与える。
本発明托おける位置合せマークは、下地蒸着膜による導
電性付与により、位置合せ操作の繰り返し走査を電荷の
蓄積の影響を受けず効果的に行なうことができ、又メッ
キ法で重金属を位置合せマーク上層として形成したとこ
ろ実用上高い検出信号強度と得ることができ、位置合せ
操作として非常に良好な゛結果が得られた。
本発明は、高抵抗を有する対象物に対する電子、＠祷光
技１＃の一つとしでの位置合せマークばかりでなく、重
子線露光装置間の較正器用マーク、対象物の微少変動歪
を検出するマーク等として、対象物自身の導磁１生の有
無にかかわらず形成でき、電子両露光装置でマーク位置
が検出できる等広い用途に適用が可能である。
するための斜視図、第３図は本発明の立置合せマークを
形成干る工程を説明するための断面図である。
１．５・・・・・・高抵抗を有する基板、２２７・・・
・・・下地蒸着膜、３，８・・・・・・メッキ金属層（
位置合せマーク上層）、４・・・・・・下地蒸着膜連結
部分、６，９・・・・・・レジスト。
１２ 第２図

Claims (1)

  1. 【特許請求の範囲】 １、　　ｔＪ￥、子＃ｉ！露光における被照射基板表面
    の成子、１涙走査領域を含む領域に下地金属膜が設けら
    れ、該下地金属膜上′にパターン化された上層金属膜が
    積層されて位置合せマークがｔ１１成され、かつ前記下
    池金属膜に接続して前記基板表面に延在する導電性の連
    結部分が設けられていることを特徴とする電子線露光用
    位置合せマーク。 ２、＠記下地金属膜が蒸着膜であり、前記パターン化さ
    れた上層金属膜がメッキ法を用いて形成された金属膜で
    あることを特徴とする特許請求の範囲＠ｉ項記載のべ子
    線露光用位置合せマーク。
JP57160060A 1982-09-14 1982-09-14 電子線露光用位置合せマ−ク Pending JPS5948924A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP57160060A JPS5948924A (ja) 1982-09-14 1982-09-14 電子線露光用位置合せマ−ク
GB08324448A GB2130788B (en) 1982-09-14 1983-09-13 Semiconductor device with registration mark for electron beam exposure
US06/531,569 US4642672A (en) 1982-09-14 1983-09-13 Semiconductor device having registration mark for electron beam exposure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57160060A JPS5948924A (ja) 1982-09-14 1982-09-14 電子線露光用位置合せマ−ク

Publications (1)

Publication Number Publication Date
JPS5948924A true JPS5948924A (ja) 1984-03-21

Family

ID=15707031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57160060A Pending JPS5948924A (ja) 1982-09-14 1982-09-14 電子線露光用位置合せマ−ク

Country Status (3)

Country Link
US (1) US4642672A (ja)
JP (1) JPS5948924A (ja)
GB (1) GB2130788B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3741925A1 (de) * 1986-12-11 1988-06-23 Mitsubishi Electric Corp Ic-karten und verfahren zu ihrer herstellung

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1186523B (it) * 1985-12-31 1987-11-26 Sgs Microelettronica Spa Procedimento per la valutazione dei parametri di processo nella fabbricazione di dispositivi a semiconduttore
JP2754609B2 (ja) * 1988-06-08 1998-05-20 日本電気株式会社 半導体装置の製造方法
KR920004910B1 (ko) * 1988-09-16 1992-06-22 삼성전자 주식회사 반도체 장치의 최소 접속창 형성방법
DE58909785D1 (de) * 1989-11-28 1997-04-10 Siemens Ag Halbleiterscheibe mit dotiertem Ritzrahmen
JPH03248414A (ja) * 1990-02-26 1991-11-06 Mitsubishi Electric Corp 選択的な表面反応を利用した微細パターンの形成方法
JPH0444307A (ja) * 1990-06-12 1992-02-14 Nec Corp 半導体装置の製造方法
JPH05216209A (ja) * 1992-02-03 1993-08-27 Nikon Corp フォトマスク
US5408131A (en) * 1992-04-20 1995-04-18 Motorola, Inc. Circuit identifier for use with focused ion beam equipment
US5314837A (en) * 1992-06-08 1994-05-24 Analog Devices, Incorporated Method of making a registration mark on a semiconductor
KR970009858B1 (ko) * 1994-01-12 1997-06-18 엘지반도체 주식회사 다층 레지스트 패턴 형성방법
US5466540A (en) * 1994-02-14 1995-11-14 Ceridian Corporation Mark of an electronic component lid
JPH08222514A (ja) * 1995-02-17 1996-08-30 Nikon Corp 半導体製造方法
US5777392A (en) * 1995-03-28 1998-07-07 Nec Corporation Semiconductor device having improved alignment marks
US5545570A (en) * 1995-09-29 1996-08-13 Taiwan Semiconductor Manufacturing Company Method of inspecting first layer overlay shift in global alignment process
US6307273B1 (en) * 1996-06-07 2001-10-23 Vanguard International Semiconductor Corporation High contrast, low noise alignment mark for laser trimming of redundant memory arrays
US5912438A (en) * 1996-12-09 1999-06-15 Northern Telecom Limited Assembly of electronic components onto substrates
JP3171134B2 (ja) * 1997-03-17 2001-05-28 株式会社デンソー 抵抗トリミング用アライメントマークを有する半導体装置
JPH11162810A (ja) * 1997-11-26 1999-06-18 Mitsubishi Electric Corp 電子ビーム露光用アラインメントマーク
US6215129B1 (en) * 1997-12-01 2001-04-10 Vsli Technology, Inc. Via alignment, etch completion, and critical dimension measurement method and structure
TW410391B (en) * 1999-04-26 2000-11-01 Taiwan Semiconductor Mfg Alignment mark structure and method for reproducing the alignment mark
JP2000349000A (ja) * 1999-06-02 2000-12-15 Nikon Corp 荷電粒子線用標準マーク、それを有する荷電粒子線露光装置及び半導体デバイス製造方法
JP2003110082A (ja) * 2001-09-28 2003-04-11 Mitsubishi Electric Corp リードフレーム、半導体装置および半導体チップの載置位置確認方法
JP3757143B2 (ja) * 2001-10-11 2006-03-22 富士通株式会社 半導体装置の製造方法及び半導体装置
US7171035B2 (en) * 2002-11-06 2007-01-30 Texas Instruments Incorporated Alignment mark for e-beam inspection of a semiconductor wafer
US7944064B2 (en) * 2003-05-26 2011-05-17 Casio Computer Co., Ltd. Semiconductor device having alignment post electrode and method of manufacturing the same
US20040238973A1 (en) * 2003-05-26 2004-12-02 Casio Computer Co., Ltd. Semiconductor device having alignment post electrode and method of manufacturing the same
KR20060111611A (ko) * 2003-12-23 2006-10-27 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Ｉｃ 필드들에서 광학적 제어 모듈들을 구비한 웨이퍼
US7202550B2 (en) * 2004-06-01 2007-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated stress relief pattern and registration structure
DE102010030442A1 (de) * 2010-06-23 2011-12-29 Endress + Hauser Wetzer Gmbh + Co Kg Widerstandstemperatursensor
US9704822B2 (en) * 2015-11-10 2017-07-11 International Business Machines Corporation Bonding substrates using solder surface tension during solder reflow for three dimensional self-alignment of substrates

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5833837A (ja) * 1981-08-24 1983-02-28 Nippon Telegr & Teleph Corp <Ntt> 荷電ビ−ム用位置検出マ−クの構成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3445727A (en) * 1967-05-15 1969-05-20 Raytheon Co Semiconductor contact and interconnection structure
US3480412A (en) * 1968-09-03 1969-11-25 Fairchild Camera Instr Co Method of fabrication of solder reflow interconnections for face down bonding of semiconductor devices
JPS5138969A (ja) * 1974-09-30 1976-03-31 Hitachi Ltd
US4356223A (en) * 1980-02-28 1982-10-26 Nippon Electric Co., Ltd. Semiconductor device having a registration mark for use in an exposure technique for micro-fine working
US4323638A (en) * 1980-08-18 1982-04-06 Bell Telephone Laboratories, Incorporated Reducing charging effects in charged-particle-beam lithography
JPS57106056A (en) * 1980-12-23 1982-07-01 Mitsubishi Electric Corp Electrode structural body of semiconductor device
US4467400A (en) * 1981-01-16 1984-08-21 Burroughs Corporation Wafer scale integrated circuit
US4407933A (en) * 1981-06-11 1983-10-04 Bell Telephone Laboratories, Incorporated Alignment marks for electron beam lithography

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5833837A (ja) * 1981-08-24 1983-02-28 Nippon Telegr & Teleph Corp <Ntt> 荷電ビ−ム用位置検出マ−クの構成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3741925A1 (de) * 1986-12-11 1988-06-23 Mitsubishi Electric Corp Ic-karten und verfahren zu ihrer herstellung

Also Published As

Publication number Publication date
US4642672A (en) 1987-02-10
GB8324448D0 (en) 1983-10-12
GB2130788B (en) 1986-02-26
GB2130788A (en) 1984-06-06

Similar Documents

Publication Publication Date Title
JPS5948924A (ja) 電子線露光用位置合せマ−ク
Hatzakis Electron resists for microcircuit and mask production
US4088799A (en) Method of producing an electrical resistance device
US4687730A (en) Lift-off technique for producing metal pattern using single photoresist processing and oblique angle metal deposition
US3903324A (en) Method of changing the physical properties of a metallic film by ion beam formation
JPS61128251A (ja) Ｘ線露光用マスク
CA1063255A (en) Semiconductor wafer alignment marks for use with electron beams
US6118128A (en) Alignment mark for electron beam lithography
JPS5669843A (en) Manufacture of semiconductor device
JPS607131A (ja) パタ−ン形成方法
JPH04366843A (ja) 電子ビーム露光用乾板とその製造方法
JPH04162545A (ja) レジストパターンの形状観察法
JPH0348190A (ja) 電子線径及び電流密度測定装置
JPH04206244A (ja) 絞り装置およびその製法
JP2002076456A (ja) ジョセフソン接合素子の製造方法
JPS5958380A (ja) 荷電粒子線のビ−ム径及び電流密度測定法
JPS6145874B2 (ja)
JP2795529B2 (ja) 半導体装置の製造方法および製造装置
JPS5856422A (ja) パタ−ン形成法
Luo et al. Design and Fabrication of Metamaterial Devices
JPS5833837A (ja) 荷電ビ−ム用位置検出マ−クの構成方法
JPH0246740A (ja) ゲート電極形成方法
JPH0320026A (ja) 選択的金属薄膜の形成方法
JPS59119820A (ja) 半導体装置の製造方法
JPS61101027A (ja) 電子線描画装置用基準マ−ク