JPH03248414A - 選択的な表面反応を利用した微細パターンの形成方法 - Google Patents

選択的な表面反応を利用した微細パターンの形成方法

Info

Publication number
JPH03248414A
JPH03248414A JP2046263A JP4626390A JPH03248414A JP H03248414 A JPH03248414 A JP H03248414A JP 2046263 A JP2046263 A JP 2046263A JP 4626390 A JP4626390 A JP 4626390A JP H03248414 A JPH03248414 A JP H03248414A
Authority
JP
Japan
Prior art keywords
resist
pattern
electron beam
alignment
alignment mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2046263A
Other languages
English (en)
Inventor
Takeshi Fujino
毅 藤野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2046263A priority Critical patent/JPH03248414A/ja
Priority to US07/657,785 priority patent/US5212028A/en
Publication of JPH03248414A publication Critical patent/JPH03248414A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/7045Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/265Selective reaction with inorganic or organometallic reagents after image-wise exposure, e.g. silylation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30Electron or ion beam tubes for processing objects
    • H01J2237/304Controlling tubes
    • H01J2237/30433System calibration
    • H01J2237/30438Registration

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、半導体装置におけるパターン形成に利用さ
れる微細パターンの形成方法に関し、特に、選択的な表
面反応を利用した微細パターンの形成方法に関するもの
である。
[従来の技術] 近年、半導体装置の微細化に伴いサブ・ミクロン・オー
ダのパターン幅を有する微細なレジストパターンを形成
する方法として、選択的な表面反応とドライエツチング
による現像を利用したレジストパターン形成プロセスが
開発されている。このレジストパターン形成プロセスは
、従来のレジストと現像液を用いた微細パターン形成方
法と比較すると、以下のような利点を有することから、
次世代のレジストパターン形成プロセスとして期待され
ている。
(i)  紫外線露光の場合においては焦点深度が拡大
し、レジストパターンが形成される下地基板の影響を受
は難い。
(i i)  エキシマレーザなどの遠紫外線露光の場
合においてはレジストのエネルギ吸収が大きく、レジス
ト底部まで露光できないことに起因するパターン形状の
悪化を排除することができる。
(i i i)  電子ビーム露光の場合においては、
電子ビームのレジスト内での散乱に起因するパターンの
ボケを排除することができる。
上記のようなレジストパターン形成プロセスの代表的な
ものとして、DES IRE (Di f f usi
on   Enhanced   Silylatin
g  Re5ist)プロセスがF、  Coopma
ns   and   B、   Roland、  
 5PIE   Proc、、   631. 34 
 (1986)。
“DESIRE:a   novel   dry  
 developed   resist   sys
temに発表されている。このDESIREプロセスが
紫外線露光によるパターン転写に適用された場合につい
て説明する。第9A図〜第9E図は、紫外線露光による
微細パターンの形成においてDESIREプロセスが適
用された場合のパターン形成方法を工程順に示す部分断
面図である。
第9A図を参照して、シリコン基板11の上に所定の膜
12が全面上に形成されている。この膜12の上にはド
ライ現像用レジスト13が塗布されている。ドライ現像
用レジストとしては、たとえば、日本合成ゴム製PLA
SMASKレジストが用いられる。ここでドライ現像と
は、通常、レジストの現像が有機溶媒やアルカリ水溶液
を用いて行なわれるのに対し、02やH2プラズマを用
いた現像法のことをいう。ドライ現像用レジストとは上
記のドライ現像に適した材料からなる特殊なレジストを
いう。このドライ現像用レジスト13の上には、マスク
14を介して波長436nmまたは365nmの紫外線
15が選択的に照射される。このようにして、第9B図
に示すようにレジスト13に紫外線露光部131が形成
されることにより、所定のマスク14が有するパターン
がレジストに転写される。
第9C図を参照して、シリル化処理を行なうことにより
、紫外線露光部131の表面にシリル化された部分13
2が形成される。このシリル化処理は、温度100〜1
80℃に保持された基板をヘキサメチルジシラザン(H
MDS)を含む窒素ガス雰囲気中に導入することにより
行なわれる。
このヘキサメチルジシラザンはシランカップリング剤と
呼ばれる。ヘキサメチルジシラザンは、レジストの紫外
線露光部131のみに選択に拡散し、シリル化を引き起
こす。このシリル化は概略的に以下のようにして行なわ
れる。
レジストの紫外線露光部131においては、レジストに
感光剤として含まれているキノンジアジドがインデンカ
ルボン酸に変化する。そのため、上記温度の加熱下にお
いては、レジストに含まれているノボラック樹脂の架橋
反応は、露光部分131よりも未露光部分においてより
顕著に行なわれる。その結果、紫外線の露光部131に
はシランカップリング剤としてのHMDSが侵入しやす
くなり、ノボラック樹脂とHMDSとのシリル化反応が
起こり、すなわちシリコン原子が紫外線露光部131の
表面部に侵入することにより、シリル化された部分13
2が形成される。このシリル化処理については、S、I
to  et  al、。
1988  DRY  PROCESS  SYMPO
SIUM、   pp、69〜73.  “THE  
PATTERN  FABRICATION  BYS
ILILATION  PROCESS″に詳細に述べ
られている。
第9D図に示すように、シリル化された部分132は、
異方性の酸素プラズマ中に基板が導入されることにより
、シリコンの酸化膜133になる。
さらに、第9E図に示すように、異方性の酸素プラズマ
中において未露光部分のみが選択的に除去されることに
より、ドライ現像される。このように、レジストの表面
部に選択的にシリル化された部分をマスクとして用いて
レジストの選択的除去が行なわれる。これにより、ネガ
型のレジストからなる微細なパターンが得られる。
第10A図〜第10D図は、上記のDESIREプロセ
スが電子ビーム露光によるレジストパターン形成工程に
適用された場合において、その形成工程を工程順に示す
部分断面図である。このレジストパターン形成工程は、
C,Pierratet  al、、   3−Bea
m  Conference   (1989)、  
 モントレー(アメリカ)、June、  ”PRIM
E:New  drydevelopped  pos
itive  working  system  f
or  E−beam  and  deep  U、
V、lithography”で発表されている。
第10A図を参照して基板21の上にドライ現像用レジ
スト23が全面に塗布される。このドライ現像用レジス
ト23の上に所定のパターンが電子ビーム25によって
描画される。第10B図を参照して、ドライ現像用レジ
スト23に電子ビーム露光部231が形成される。その
後、レジスト23の全面上に紫外線26が照射される。
これにより、電子ビーム露光部231は熱架橋し、電子
ビーム未露光部分で紫外線のみが露光されたレジスト2
3の部分は熱架橋しにくい物質に変化する。
その後、第10C図に示すように、シリル化処理が施さ
れることにより、電子ビーム未露光部分にシランカップ
リング剤が侵入し、すなわちシリコン原子が侵入する。
その結果、シリル化された部分232が電子ビーム未露
光部分(紫外線のみ照射された部分)の表面に形成され
る。第10D図を参照して異方性の酸素プラズマ中にお
いて、たとえば、反応性イオンエツチング処理が施され
ることにより、シリコン原子が侵入しなかった部分のレ
ジスト、すなわち電子ビーム露光部231が選択的に除
去される。このようにして、電子ビームを照射した部分
のみが選択的にエツチングされることにより、ポジ型の
微細なレジストパターンが形成される。
[発明が解決しようとする課題] 通常、半導体装置におけるパターン形成では、下地基板
に形成されているパターンに対して位置合わせが行なわ
れる。この位置合わせは、所定のエネルギ線の露光時に
おいて、下地基板に形成されたアライメントマークが検
出されることにより行なわれる。
しかしながら、アライメントマークの露光時における検
出が適切に行なわれない場合等には、上層パターンと下
地基板との位置合わせにずれが生ずる。レジストパター
ンに位置合わせずれが生じたまま、後工程を順次行ない
、半導体装置を製造すると、でき上がった半導体装置は
正常な動作を行なうことができない。これを回避するた
め、レジストパターンが形成された段階で位置合わせ検
査が行なわれる。この位置合わせ検査においてパターン
ずれが検出された場合、作成されたレジストパターンが
除去され、新たにレジストを基板上に塗布し、再度パタ
ーンの形成を行なう必要がある。
通常のレジストと現像液とを用いて作製されたレジスト
パターンの場合には、レジストは炭素、酸素、水素を主
成分とする有機物より構成されているため、酸素プラズ
マの雰囲気中にさらされることにより容易に除去される
。しかしながら、上述のようにDESIREプロセスを
用いて形成されたレジストパターンの場合には、パター
ンとして残存しているレジストの表面部にシリコン原子
が拡散しているため、酸素プラズマ雰囲気中にレジスト
パターンをさらすだけでは除去することはできない。こ
れは、レジストを構成する主成分である炭素、酸素、水
素は酸素プラズマ中において容易に酸化されて気化する
のに対し、シリコン原子は酸化されることによって酸化
物として固化するからである。そこで、レジスト中に含
まれたシリコン原子を除去するためには、CF4等のフ
ツ素糸の原子を有するプラズマ雰囲気中にレジストパタ
ーンをさらす必要がある。
ところが、レジストを除去するためにフッ素系の原子を
有するプラズマ雰囲気中に、レジストパターンの間で露
出している下地基板の表面をさらすと、下地基板に形成
されている、シリコンやシリコン酸化物(S i O2
)等のシリコン原子を多く含む半導体装置の構成物が損
傷を受ける。そのため、上述のDESIREプロセスを
用いて形成されたレジストパターンにパターンずれが生
じていた場合、そのレジストをプラズマによって除去す
ることは困難であるという問題点があった。
そこで、この発明の目的は、選択的な表面反応を利用し
た微細パターンの形成方法においてパターンの位置合わ
せずれを検出した場合に、下地基板に損傷を与えること
なくレジストを除去することができるように位置合わせ
検査を行なうことを可能にすることである。
[課題を解決するための手段] この発明に従った微細パターンの形成方法によれば、ま
ず、レジストが、所定の基準位置に形成され、かつ段差
部を有するアライメントマークを少なくとも備えた基板
の主表面の上に塗布される。
アライメントマークの位置を基準とした所定のパターン
に従ってレジストの上にエネルギ線を選択的に照射する
ことにより、そのパターンがレジストに転写される。少
なくともアライメントマークの領域と、エネルギ線の照
射領域および非照射領域のいずれかの領域とにおいて表
面反応を起こさせ、レジストの表面に選択的にエツチン
グ耐性の高い表面層が形成される。表面層を形成した後
、レジストに転写されたパターンを現像する前において
、少なくともアライメントマークを含む領域のレジスト
の上に電子ビームを走査することにより、アライメント
マークの位置と、アライメントマークの領域に形成され
た表面層の位置との位置合わせ検査が行なわれる。表面
層をマスクとして用いてレジストを選択的に除去するこ
とによって、レジストに転写されたパターンが現像され
る。
[作用] この発明においては、レジストに転写されたパターンを
現像する前において、電子ビームをアライメントマーク
の領域のレジストの上に走査することにより、レジスト
パターンと下地基板との位置合わせ検査が行なわれる。
この位置合わせ検査は、アライメントマークの位置と、
アライメントマークの領域に形成されたエツチング耐性
の高い表面層の位置との位置合わせによって行なわれる
そのため、現像後のレジストパターンが形成された段階
でパターンの位置合わせ検査を行なう必要がない。その
結果、位置合わせずれを検出した場合には、レジストに
転写されたパターンを現像する前にレジストの除去が行
なわれ得る。したがって、パターンの現像によって下地
基板の表面が露出される前にレジストの除去を行なうこ
とができるので、CF、等のフッ素系の原子を有するガ
スプラズマと酸素ガスプラズマとを併用したプラズマに
よるレジスト除去を行なっても、下地基板に損傷を与え
ることはない。
[発明の実施例] 第1図は、この発明に従った微細パターンの形成方法を
概略的に示す工程図である。第1図を参照して、■で示
される工程以外の各工程は、第9A図〜第9E図に示さ
れた紫外線露光による従来の微細パターンの形成工程、
第10A図〜第10D図に示された電子線露光による従
来の微細パターンの形成工程と同様である。
基板の表面にドライ現像用レジスト、たとえば、日本合
成ゴム製PLASMASKレジストが塗布される。レジ
ストが塗布された基板は、70〜100℃の温度でプリ
ベーク処理される。紫外線露光によってパターンをレジ
ストに転写する場合は、所定のパターンを有するマスク
を介して100〜10100O/cm2程度の照射量で
紫外線がレジストの表面上に照射される。電子ビーム露
光によってパターンをレジストに転写する場合には、1
0〜100μC/cm2程度の照射量を有する電子ビー
ムを用いてパターンの描画がレジストの上で行なわれる
。このとき、電子ビーム未露光部分のレジストを熱架橋
し難い物質に変化させるために、レジストの全面上に1
00〜10100O/cm2の照射量で紫外線が照射さ
れる。なお、上記の露光時において、下地基板に前工程
で形成されたパターンに対するマスクの位置合わせは、
たとえば、後述のように下地基板に形成された1゜0μ
m程度の段差部からなるアライメントマークを目視、あ
るいは光走査、電子ビーム走査による段差部からの反射
光、反射電子の検出によって行なわれる。たとえば、電
子ビームの露光によってパターンを転写する場合には、
アライメントマークを20keV程度のエネルギを有す
る電子ビームで走査し、段差部からの反射電子像を検出
することによって容易にアライメントマーク位置の検出
が行なわれる。この検出された位置を基準として、電子
ビームによるパターンの描画が行なわれる。
所定のエネルギ線を用いてレジストにパターンの転写が
行なわれた後、100〜180℃の温度に基板を保持し
た状態でHMDSを含む窒素ガス雰囲気中にレジストの
表面をさらすことによってシリル化処理が行なわれる。
これにより、紫外線露光による場合は紫外線露光部分の
みのレジストの表面に、電子線露光による場合は電子線
未露光部分のみのレジストの表面にシリコン原子が侵入
する。
このシリル化処理後、異方性の酸素プラズマ中において
、たとえば、反応性イオンエツチング等によるドライ現
像の前に、電子ビーム走査による位置合わせ検査が行な
われる。この位置合わせ検査の詳細については後で述べ
る。
上記の位置合わせ検査によって、パターンの位置合わせ
ずれが検出された場合、以下のようにしてレジストが除
去される。第1図のBで示される工程順に従ってレジス
ト除去の工程が行なわれる。
第2図は、シリル化処理後、ドライ現像前にパターンの
位置合わせずれが検出された場合のレジスト除去の工程
を示す工程図である。第3A図〜第3C図は、第2図の
工程図に従って示す部分断面図である。これらの図を参
照してレジスト除去の方法について説明する。
第3A図を参照して、下地基板1の上にはドライ現像用
レジスト3が形成されている。ドライ現像用レジスト3
の表面部分には、選択的にシリル化された領域5が形成
されている。この選択的なシリル化によるシリコン原子
の存在する部分5は、レジスト3の表面から0.2〜0
.4μmの深さを有する。このシリコン原子の侵入して
いる深さはレジスト全体の厚み1〜2μmに比べて小さ
く、侵入したシリコン原子は下地基板までは到達してい
ない。
次に、第3B図を参照して、まず、シリコン原子を含む
レジスト上層の除去が行なわれる。このレジスト上層の
除去は、シリコンを除去することが可能なフッ素ラジカ
ルを含む、たとえばCF。
+02ガスのプラズマ雰囲気中で行なわれる。この処理
は、エツチング時間を制御することにより、少なくとも
シリル化によりシリコン原子の存在する部分5が除去で
きるまで行なわれる。このエツチング処理によって、レ
ジスト全体がエツチングされ、その膜厚が減少するが、
下地基板1の表面はすべでレジスト3によって覆われて
いるので、フッ素ラジカルによって下地基板1が損傷を
受けることはない。
第3C図に示すように、ガスを酸素だけに切換え、下地
基板1の表面が露出するまで酸素プラズマ雰囲気により
レジスト3のエツチングが行なわれる。このとき、既に
レジスト中のシリコンが除去されているため、レジスト
が固化物として残留することはない。また、この酸素プ
ラズマ雰囲気中にはフッ素ラジカルを含まないので、シ
リコンを含むデバイス構成物からなる下地基板1が損傷
を受けることはない。
以上のように、シリル化後、レジスト現像前に電子ビー
ムを用いて位置合わせ検査が行なわれることにより、パ
ターンの位置合わせずれが検出され、レジストの剥離が
必要となった場合においても下地基板に損傷を与えるこ
となく、レジストの除去が可能となる。
なお、レジストが完全に除去された後は、第1図のAで
示される工程順に従って新たにレジストを塗布し、再度
パターンの形成が行なわれる。
次に、この発明に従った電子ビーム走査による位置合わ
せ検査について説明する。第4図はパターン形成が行な
われるときの半導体ウェハ100を示す概略的な平面図
である。第4図によれば、半導体ウェハ100には各半
導体装置となるべきチップ10が複数個、区分されて形
成されている。
第5図は、第4図のVで示される部分を拡大して示す平
面図である。第5図によれば、各チップ10の境界領域
には、アライメントマーク領域20が形成されている。
このアライメントマークは、各チップ10内に所望のデ
バイスパターンを形成するときに、そのパターンを存す
るマスクと下地基板との位置合わせを行なうための基準
位置を示すマークとして用いられる。第5図の■で示さ
れる部分は、第6図(d)に拡大して示されている。
第6図(C)は、第6図(d)のアライメントマークに
対応して示す断面図である。
第6図を参照して、下地基板1には1.0μm程度の高
さを有する段差部からなるアライメントマーク2が形成
されている。電子ビーム走査による位置合わせ検査が行
なわれる段階では、下地基板1上にはドライ現像用レジ
スト3が塗布されている。また、このドライ現像用レジ
スト3にはシリル化処理が行なわれているので、アライ
メントマーク2の直上に対応するようにレジスト3の表
面部に選択的にシリル化領域5が形成されている。
このシリル化領域の形成は、紫外線露光による場合、ア
ライメントマーク2の位置が露光部分となるように、電
子ビーム露光による場合、アライメントマーク2の位置
が電子ビーム未露光部分となるように、パターン転写の
際にそれぞれのエネルギ線が照射されることにより可能
となる。
位置合わせ検査は、このようにして作成されたアライメ
ントマーク2を含む領域のレジスト3の上を20keV
程度の電子ビームが走査されることにより行なわれる。
この電子ビームの走査により、第6図(a)に示される
オージェ電子信号7、第6図(b)に示される反射電子
信号6が得られる。オージェ電子信号7は、アライメン
トマーク2の直上に形成されたシリル化領域5に含まれ
るシリコン原子から放出された電子を検出することによ
り得られる。このオージェ電子信号7のピーク位置をX
Aとする。反射電子信号6は、アライメントマーク2を
構成する段差部から反射する電子を検出することによっ
て得られる。この反射電子信号は第6図(b)に示すよ
うに2つのピークを持つ信号から構成される。この2つ
のピーク位置をXRI、XR2とする。この2つのピー
クの中心位flXRがアライメントマーク2の中心位置
を示し、すなわち、下地基板1の基準位置を示す。
一方、オージェ電子信号7によって得られるピーク位置
xAは、シリル化領域5の中心位置、すなわち、上層パ
ターンの描画位置(転写位置)を示す。したがって、こ
れら2つの信号から検出された位置X、とxRの位置の
ずれが、下地基板と上層パターンのアライメントずれ量
として検出される。このアライメントずれ量が、たとえ
ば、紫外線露光による場合、0.1μm程度以上、電子
ビーム露光による場合、0.05μm程度以上になると
、パターンの位置合わせずれが生じているとみなされる
上記の位置合わせ検査で利用されるオージェ電子信号お
よび反射電子信号の検出方法について説明する。第7図
は、この発明に従った位置合わせ検査を行なうための装
置構成を概略的に示すブロック図である。第7図を参照
して、電子ビームは、電子ビーム源から発射し、電子ビ
ーム集束レンズによって所望の大きさに集束された後、
電子ビーム偏光レンズによって所望の位置に制御されて
、検査の対象としてのウェハ上で走査させられる。
電子ビーム照射位置制御系によって電子ビーム偏光レン
ズの位置が制御される。また、電子ビーム照射位置は、
電子ビーム照射位置制御系から信号解析ユニットに送ら
れる。電子ビームが検査対象ウェハに走査されることに
より検出された電子信号は、電子ビームエネルギアナラ
イザに送られる。
この電子ビームエネルギアナライザによって電子信号は
シリコンオージェ電子信号と反射電子信号強度とに分け
て処理される。シリコンオージェ電子信号は一次微分処
理された後、信号解析ユニットに送られる。反射電子信
号強度はそのまま信号解析ユニットに送られる。信号解
析ユニットにおいては、電子ビーム照射位置と、オージ
ェ電子の一次微分信号強度と反射電子信号強度とからな
る2つの電子信号強度とを解析することによって、第7
図に示されるようなビーム照射位置と信号強度との関係
が得られる。その後、オージェ電子ピーク位置XAと反
射電子ピーク位置X、との差を計算することにより、位
置ずれ量x(、が得られる。
このXDの値によってパターンの位置合わせずれが許容
範囲内にあるかどうかが判断される。
第8A図、第8B図、第8C図は、この発明に従った位
置合わせ検査を行なうための処理方法を示すフローチャ
ートである。第8D図は、反射電子信号強度とオージェ
電子信号強度とを得るための方法を示すグラフである。
これらの図を参照して、位置合わせ検査手順について説
明する。
第8A図を参照して、評価対象としてのウエノ1が所定
の位置に設置された後、電子ビーム照射位置の初期設定
が行なわれる。所定の大きさに制御された電子ビームが
ウェハ上に照射される。ウェハの所定位置に電子ビーム
が照射されることにより、オージェ電子と反射電子が検
出される。電子ビームの照射位置が最終位置にない場合
、電子ビーム照射位置をΔXだけ増加させ、順次、位置
をずらせながら電子ビームが照射されることによってオ
ージェ電子および反射電子が繰返し検出される。電子ビ
ーム照射位置が最終位置に至った場合、Cで示されるよ
うに第8B図に従った工程が行なわれる。オージェ電子
の一次微分信号の強度と反射電子信号強度とが、電子ビ
ーム照射されたウェハの各位置に対応するようにプロッ
トされる。得られた信号強度と照射位置との関係から、
オージェ電子信号強度が最大となる電子ビーム照射位置
XAと、反射電子信号強度が最大となる電子ビーム照射
位置の中心位置X、とが求められる。XAとX、との差
を計算することにより位置合わせずれ量XQが求められ
る。
第8A図の■Cで示される処理は、第8C図に従って行
なわれる。試料としての半導体ウェハから放出された電
子は、電子ビームエネルギアナライザによって処理され
る。これにより、電子エネルギと強度との関係を示すス
ペクトル(第8D図の工)が得られる。このスペクトル
は、電子エネルギEと強度Nとの関係として得られる。
強度Nは、電子エネルギの値Eに従って変化し、入射電
子エネルギE。において0となる。オージェ電子の放出
を示す強度のピークは、所望の原子、ここではシリコン
原子のオージェ電子が放出される電子エネルギ値におい
て検出される。
電子で試料内厚子の内殻電子を励起すると、般にその緩
和過程として特性X線が放出される。
しかし、中には電子を放出する場合もある。この電子が
オージェ電子と呼ばれる。オージェ電子の放出エネルギ
を測定することにより、物質の元素同定ができる。この
発明の位置合わせ検査においては、シリル化された領域
に含まれるシリコン原子の同定を行なうために、オージ
ェ電子の放出エネルギが測定される。すなわち、第8D
図のIで示されるオージェ電子強度ピークは、シリコン
原子から放出されるオージェ電子のエネルギに対応する
強度を示している。
このオージェ電子のエネルギに起因するスペクトルは、
第8D図のHに示すように、−次微分処理される。この
オージェ電子の一次微分信号において第8D図の■に示
すように、オージェ電子信号強度が得られる。
一方、電子ビームエネルギアナライザの出力として得ら
れたスペクトルにおいて、反射電子(入射電子エネルギ
E。に近い部分)のエネルギの強度を反射電子信号強度
とす、る。この反射電子信号強度は第8D図の■に示さ
れている。
このようにして、オージェ電子信号強度■と反射電子信
号強度■とが、第7図のグラフに示すようにビーム照射
位置に対する関係として得られる。
なお、上記実施例においては、レジストの表面部にシリ
コン原子を含むシリル化された領域を形成するプロセス
、すなわちDESIREプロセスに本発明の位置合わせ
検査方法を適用した場合について説明しているが、レジ
ストの表面部に他の元素を含む表面層を形成するレジス
トパターン形成プロセスにも本発明は適用され得る。言
い換えれば、少なくともオージェ電子信号を検出するこ
とが可能な元素を含む表面層がレジストの表面に形成さ
れるレジストパターン形成プロセスであれば、本発明の
位置合わせ検査方法は適用可能である。このようなレジ
ストの表面に形成される表面層として、ンリル化処理の
他に、TlO2膜を形成するプロセスが、GARY  
N、TAYLORet  al、、   PME ’8
9 (October  29  to  Novem
ber  2,1989)、東京、 “POLYMER
5URFACES:THEIRROLE  IN  H
IGHRESOLUTION  IMAGING”に発
表されている。
[発明の効果] 以上のように、この発明によれば、パターンを現像する
前に位置合わせ検査を行なうことができる。この段階で
はレジストパターンがまだ形成されていないので、下地
基板の表面が露出していない。そのため、位置合わせず
れを検出した場合に下地基板に損傷を与えることなく、
レジストをエツチング等によって除去することが可能に
なる。
【図面の簡単な説明】
第1図は、この発明に従った微細パターンの形成方法を
順に示す工程図である。 第2図は、この発明に従った位置合わせ検査によって位
置ずれが検出されたときに行なわれるレジスト除去の工
程を示す工程図である。 第3A図、第3B図、第3C図は、第2図に従って行な
われるレジスト除去の工程を示す部分断面図である。 第4図は、微細パターンが形成される対象物としての半
導体ウェハを示す概略的な平面図である。 第5図は、第4図の■で示される部分を拡大して示す平
面図である。 第6図は、この発明に従った電子ビーム走査による位置
合わせ検査を行なう方法を示す概念図である。 第7図は、この発明に従った位置合わせ検査を行なうた
めの装置構成を示すブロック図である。 第8A図、第8B図、第8C図は、この発明に従った位
置合わせ検査を行なうための処理手順を示すフローチャ
ートである。 第8D図は、反射電子信号強度とオージェ電子信号強度
とを得る方法を示すグラフである。 第9A図、第9B図、第9C図、第9D図、第9E図は
、紫外線露光を用いた微細パターンの形成方法の先行技
術を工程順に示す部分断面図である。 第10A図、第10B図、第10C図、第10D図は、
電子ビーム露光を用いた微細パターンの形成方法の先行
技術を工程順に示す部分断面図である。 図において、1は下地基板、2はアライメントマーク、
3はドライ現像用レジスト、5はシリル化領域、6は反
射電子信号、7はオージェ電子信号を示す。 第3A図 z4記 + + + + + 十 + + + + + + + 半 + + + + + + 半 め8へ(2) 高8C回 め8D12J E^ 0 電YエモルキーE / /25 緘 候 区 帳 口 輸 ヌ 蛇

Claims (1)

    【特許請求の範囲】
  1. (1)選択的な表面反応を利用した微細パターンの形成
    方法であって、 所定の基準位置に形成され、かつ段差部を有するアライ
    メントマークを少なくとも備えた基板の主表面の上にレ
    ジストを塗布する工程と、 前記アライメントマークの位置を基準とした所定のパタ
    ーンに従って前記レジストの上にエネルギ線を選択的に
    照射することにより、そのパターンをレジストに転写す
    る工程と、 少なくとも前記アライメントマークの領域と、前記エネ
    ルギ線の照射領域および非照射領域のいずれかの領域と
    において表面反応を起こさせ、前記レジストの表面に選
    択的にエッチング耐性の高い表面層を形成する工程と、 前記表面層を形成した後、前記レジストに転写されたパ
    ターンを現像する前において、少なくとも前記アライメ
    ントマークを含む領域の前記レジストの上に電子ビーム
    を走査することにより、前記アライメントマークの位置
    と、前記アライメントマークの領域に形成された前記表
    面層の位置との位置合わせ検査を行なう工程と、 前記表面層をマスクとして用いて前記レジストを選択的
    に除去することによって、前記レジストに転写されたパ
    ターンを現像する工程とを備えた、選択的な表面反応を
    利用した微細パターンの形成方法。
JP2046263A 1990-02-26 1990-02-26 選択的な表面反応を利用した微細パターンの形成方法 Pending JPH03248414A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2046263A JPH03248414A (ja) 1990-02-26 1990-02-26 選択的な表面反応を利用した微細パターンの形成方法
US07/657,785 US5212028A (en) 1990-02-26 1991-02-20 Fabrication of fine patterns by selective surface reaction and inspection method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2046263A JPH03248414A (ja) 1990-02-26 1990-02-26 選択的な表面反応を利用した微細パターンの形成方法

Publications (1)

Publication Number Publication Date
JPH03248414A true JPH03248414A (ja) 1991-11-06

Family

ID=12742324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2046263A Pending JPH03248414A (ja) 1990-02-26 1990-02-26 選択的な表面反応を利用した微細パターンの形成方法

Country Status (2)

Country Link
US (1) US5212028A (ja)
JP (1) JPH03248414A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5756242A (en) * 1994-11-14 1998-05-26 Matsushita Electric Industrial Co., Ltd. Method of forming a resist pattern utilizing correlation between latent image height, resist pattern linewidth and exposure parameter
KR100607734B1 (ko) * 2004-12-27 2006-08-01 동부일렉트로닉스 주식회사 포토레지스트 패턴 제조방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05127364A (ja) * 1991-10-30 1993-05-25 Nikon Corp フオトマスク
KR960003482B1 (ko) * 1992-12-14 1996-03-14 삼성전자주식회사 액정 표시 장치의 칼라 필터 제조방법
AU6119696A (en) * 1995-06-22 1997-01-22 Grant Rheal Cool Surface modification of polymers and carbon-based materials
IL142338A0 (en) 1998-09-30 2002-03-10 Trellis Bioinformatics Inc High throughput microscopy
CN104157590B (zh) * 2014-08-21 2017-03-01 上海华力微电子有限公司 电子束缺陷扫描装置及方法
US11262495B1 (en) * 2017-10-04 2022-03-01 Facebook Technologies, Llc Waveguides with high refractive index gratings manufactured by post-patterning infusion
JP2019184354A (ja) * 2018-04-06 2019-10-24 株式会社日立ハイテクノロジーズ 電子顕微鏡装置、電子顕微鏡装置を用いた検査システム及び電子顕微鏡装置を用いた検査方法
JP2019185972A (ja) 2018-04-06 2019-10-24 株式会社日立ハイテクノロジーズ 走査電子顕微鏡システム及びパターンの深さ計測方法
US11262650B1 (en) 2018-12-11 2022-03-01 Facebook Technologies, Llc Reducing adhesive failure during nanoimprint lithography demolding
US10857724B1 (en) 2018-12-11 2020-12-08 Facebook Technologies, Llc Reducing adhesive failure during nanoimprint lithography demolding
US11294278B1 (en) 2018-12-11 2022-04-05 Facebook Technologies, Llc Reducing adhesive failure during nanoimprint lithography demolding
JP7149906B2 (ja) 2019-08-07 2022-10-07 株式会社日立ハイテク 走査電子顕微鏡及びパタン計測方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3555172A (en) * 1968-07-16 1971-01-12 Western Electric Co Television system for checking mask registration
US3742229A (en) * 1972-06-29 1973-06-26 Massachusetts Inst Technology Soft x-ray mask alignment system
US4109029A (en) * 1977-01-24 1978-08-22 Hughes Aircraft Company High resolution electron beam microfabrication process for fabricating small geometry semiconductor devices
US4356223A (en) * 1980-02-28 1982-10-26 Nippon Electric Co., Ltd. Semiconductor device having a registration mark for use in an exposure technique for micro-fine working
US4407933A (en) * 1981-06-11 1983-10-04 Bell Telephone Laboratories, Incorporated Alignment marks for electron beam lithography
JPS5948924A (ja) * 1982-09-14 1984-03-21 Nec Corp 電子線露光用位置合せマ−ク

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5756242A (en) * 1994-11-14 1998-05-26 Matsushita Electric Industrial Co., Ltd. Method of forming a resist pattern utilizing correlation between latent image height, resist pattern linewidth and exposure parameter
US5763124A (en) * 1994-11-14 1998-06-09 Matsushita Electric Industrial Co., Ltd. Method of forming a resist pattern utilizing correlation between latent image height, resist pattern linewidth and thermal annealing parameter
US5773174A (en) * 1994-11-14 1998-06-30 Matsushita Electric Industrial Co., Ltd. Method of forming a resist pattern utilizing correlation between latent image height, resist pattern linewidth and surface modification layer width
KR100607734B1 (ko) * 2004-12-27 2006-08-01 동부일렉트로닉스 주식회사 포토레지스트 패턴 제조방법

Also Published As

Publication number Publication date
US5212028A (en) 1993-05-18

Similar Documents

Publication Publication Date Title
US4751169A (en) Method for repairing lithographic transmission masks
US7396482B2 (en) Post exposure resist bake
JPH03248414A (ja) 選択的な表面反応を利用した微細パターンの形成方法
US6713236B2 (en) Lithography method for preventing lithographic exposure of peripheral region of semiconductor wafer
US5405734A (en) Method for correcting a patterned film using an ion beam
US6218082B1 (en) Method for patterning a photoresist
KR20020019978A (ko) 개선된 레지스트 제거를 위한 재작업 동안의 노광
US6774365B2 (en) SEM inspection and analysis of patterned photoresist features
JPH0442231A (ja) パターン形成方法
JP3081655B2 (ja) レジストパターンの形成方法
US6030731A (en) Method for removing the carbon halo caused by FIB clear defect repair of a photomask
KR100313326B1 (ko) 전자빔셀투영어퍼쳐 형성방법
US5356758A (en) Method and apparatus for positively patterning a surface-sensitive resist on a semiconductor wafer
JP3866435B2 (ja) フォトマスクの作成方法、露光方法および露光装置
JP3293803B2 (ja) 微細パターンの形成方法および半導体装置の製造方法
US6143473A (en) Film patterning method utilizing post-development residue remover
JP3472022B2 (ja) フォトマスクの作成方法
KR20040002491A (ko) 레지스트 패턴의 제조 방법
KR920005636B1 (ko) 포토레지스트패턴 형성방법
KR100496815B1 (ko) 화학적 팽창 공정을 이용한 반도체 소자 제조방법
KR100272516B1 (ko) 반도체소자의 패터닝 방법
JP3061037B2 (ja) レジストパターンの形成方法
JP2001274076A (ja) マーク検出方法、露光方法及びパターン検査方法
KR100317582B1 (ko) 반도체소자의포토마스크제조방법
KR100244765B1 (ko) 반도체 소자의 미세 패턴 방법