KR100244765B1 - 반도체 소자의 미세 패턴 방법 - Google Patents

반도체 소자의 미세 패턴 방법 Download PDF

Info

Publication number
KR100244765B1
KR100244765B1 KR1019970022210A KR19970022210A KR100244765B1 KR 100244765 B1 KR100244765 B1 KR 100244765B1 KR 1019970022210 A KR1019970022210 A KR 1019970022210A KR 19970022210 A KR19970022210 A KR 19970022210A KR 100244765 B1 KR100244765 B1 KR 100244765B1
Authority
KR
South Korea
Prior art keywords
layer
exposed
etching
thickness
pattern
Prior art date
Application number
KR1019970022210A
Other languages
English (en)
Other versions
KR19980085982A (ko
Inventor
노재우
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019970022210A priority Critical patent/KR100244765B1/ko
Publication of KR19980085982A publication Critical patent/KR19980085982A/ko
Application granted granted Critical
Publication of KR100244765B1 publication Critical patent/KR100244765B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 소자의 미세 패턴 방법에 있어서, 노출 광원의 회절로 인한 영향을 최소화 하기 위한 것으로, 패터닝하고자 하는 제 1 층이 형성된 기판상에 제 1 층에 비해 식각율이 낮으면서 식각선택비는 높은 재질의 제 2 층 및 PR층을 형성하는 단계와; 감광하고자하는 상기 PR층 영역의 두께의 일부만을 감광하여 현상하는 단계와; 감광된 영역의 제 2 층이 노출될 수 있도록 상기 PR층을 식각하는 단계와; 노출된 제 2 층을 식각하여 제 1 층의 일부를 노출시키는 단계와; 상기 PR층 및 제 2 층을 세척하는 단계;를 포함한다.
따라서 본 발명에 따르면, 반도체 소자의 미세 패턴 공정시 노출 광원이 마스크를 통과할 때 발생되는 회절의 영향을 최소화하여 미세 선폭을 구현할 수 있는 효과를 가져올 수 있다.

Description

반도체 소자의 미세 패턴 방법
본 발명은 반도체 소자의 미세 패턴 방법에 관한 것으로, 더욱 상세하게는 PR층의 패터닝 공정시 노광공정에 의해 PR층 두께의 일부만을 감광시켜 소정 단차를 갖도록 한 다음 식각공정을 통해 나머지 두께를 식각하도록하여 노출 광원의 회절로 인한 영향을 최소화 한 반도체 소자의 미세 패턴 방법에 관한 것이다.
반도체 공정기술에서 미세 패턴 공정은 PR층을 써서 패턴을 마스크로부터 웨이퍼 표면으로 옮기는 것을 말하며, 이를 통해 웨이퍼 위의 표면층을 선택적으로 제거하거나 패턴을 형성하여 표면층에 창을 내거나 섬이 남는 결과를 가져온다.
도 1 은 종래의 반도체 소자의 미세 패턴 공정을 순차적으로 도시한 공정단면도이다.
도시된 바와 같이, 표면층(2)이 형성된 웨이퍼(1) 위에 PR층(3)을 도포한다. PR층(3)은 광조사에 의해서 감광부분이 현상액에 용해하지 않게 되거나(네거티브형) 용해하게 되는(포지티브형) 등의 성질을 가진 것으로, 어느 것이나 그것들의 성분(일반적으로 유기고분자)이 유기 용제 중에 용해한 것이다. 따라서 PR 도포 공정은 웨이퍼(1)를 고속 회전시키면서 PR을 도포하는 스핀 코팅 등의 방법으로 이루어진다.
이어서, PR층(3)을 도포한 웨이퍼(1) 위에 마스크 정렬기(Mask aligner)나 스테퍼(Stepper)를 사용하여 마스크와 웨이퍼를 정렬 시킨후 자외선을 조사해서 패턴을 인화하는 마스크 맞춤 및 노광 공정을 수행한다. 마스크(4) 패턴과의 위치 맞춤은 웨이퍼(1) 위에 이미 그 이전의 마스크 맞춤 공정에서 인화되어 위치 맞춤용 패턴을 사용해서 자동으로 진행한다. 노광을 위한 광원으로는 자외역에 분광 에너지 분포의 피크를 많이 가진 초고압 수은등이나 크세논 램프, 카본 아크등 사용된다. PR층(3)은 마스크(4)를 통해서 광조사를 받으면 곧 에너지를 흡수해서 광화학 반응을 일으켜, 잠상(潛像)을 형성한다.
이어서, PR층(3)의 노광부와 미노광부 용해도의 차를 이용해서 패턴을 얻는 현상공정이 수행된다. 즉, 노광부와 미노광부 중 어느 한 부위만을 제거하는 특성을 가진 현상액에 웨이퍼(1)를 담그거나 현상액을 분사하는 등의 방법으로 진행한다.
이어지는 공정으로 PR층(3)이 제거된 웨이퍼(1)의 표면층(2)을 선택적으로 제거하는 식각공정을 수행한다. 식각방법으로는 습식식각, 플라즈마 식각, 이온빔 밀링, RIE(Reactive Ion Etch) 등의 방법이 있다.
이와같은 식각이 끝나면 PR을 제거하여 패터닝된 웨이퍼(1)의 표면층(2)이 드러나도록함으로써 미세 패턴 공정을 완료한다.
한편, 미세 패턴을 형성하는데 있어서 노출 방사원은 도 2 에 도시된 바와 같이, 마스크(4)를 통과하면서 빛의 회절이 발생되어 노출되는 복사가 휘어 PR층(3)의 패턴 크기를 변경시키게 되어 미세 선폭 구현에 제한을 받는 문제점이 있었다.
이와같은 광원이 회절되는 문제는 PR층(3)이 얇을수록 그 영향을 적게 받게 되나, 패터닝하고자하는 표면층(2)이 두꺼운 경우 PR층(3)의 두께도 두껍게 유지해야 하므로(표면층(2)과 PR층(3)의 식각선택비와 비슷한 경우) 위에서 언급한 회절에 의해 PR층(3)의 패턴이 변경되는 정도가 증가하게 된다. 즉, PR층(3)의 두께에 제한을 받게되므로 패터닝하고자하는 표면층(2)의 두께도 제한을 받게되는 문제가 발생된다.
한편, 노광공정시 마스크(4)를 쓰지 않는 E-빔(Beam)장치를 이용하면 회절의 영향을 받지 않아 정확한 패턴을 얻을 수 있으나, 이는 장치의 가격이 비싸고 처리속도가 느린 단점이 있다.
따라서, 본 발명은 이와같은 문제점을 해결하기 위한 것으로, 노출 광원이 마스크를 통과하면서 회절이 발생되더라도 PR층의 패턴에 미치는 영향을 최소화 할 수 있는 정도의 두께까지만 잠상이 형성될 수 있도록 노출 광원의 세기를 조절함으로써 회절로 인한 미세 선폭 구현의 제한을 극복할 수 있는 반도체 소자의 미세 패턴 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 패터닝하고자하는 층과 PR층 사이에 패터닝하고자하는 층보다 식각율이 낮은 층을 개재하여 패터닝하고자 하는 층이 두껍더라도 PR층을 얇게 형성하여 패터닝할 수 있도록 함으로써 미세 선폭을 구현하면서도 두께에 제한을 받지않는 반도체 소자의 미세 패턴 방법을 제공하는데 다른 목적이 있다.
이와같은 목적을 실현하기 위한 본 발명은 패터닝하고자 하는 제 1 층이 형성된 기판상에 제 1 층에 비해 식각율이 낮으면서 식각선택비는 높은 재질의 제 2 층 및 PR층을 형성하는 단계와; 감광하고자하는 상기 PR층 영역의 두께의 일부만을 감광하여 현상하는 단계와; 감광된 영역의 제 2 층이 노출될 수 있도록 상기 PR층을 식각하는 단계와; 노출된 제 2 층을 식각하여 제 1 층의 일부를 노출시키는 단계와; 상기 PR층 및 제 2 층을 세척하는 단계;를 포함한다.
이와같은 본 발명에 따르면, 감광하고자 하는 PR층 영역의 전체두께가 감광되지 않고 두께의 일부만이 감광되므로 현상하게 되면, 감광영역과 비감광영역의 단차가 종래에 비해 상대적으로 작아지게 되어 노출 광원이 마스크를 통과하면서 회절현상이 일어나더라도 그 경로를 짧게 할 수 있어 회절로 인한 영향을 최소화하는 효과를 가져온다.
또한, PR층을 얇게 형성하더라도 식각공정시 패터닝하고자 하는 층보다 식각율이 낮으면서 식각선택비가 높은 별도의 층이 개재되어 있어 패터닝하고자 하는 층이 PR층의 두께에 비해 상대적으로 두꺼운 경우에도 미세 선폭을 유지하면서 원할하게 식각할 수 있어 패터닝할 수 있는 두께 범위를 확장하는 효과를 가져온다.
도 1a 내지 1e는 종래의 반도체 소자의 미세 패턴 공정을 도시한 공정단면도.
도 2는 종래의 반도체 소자의 노광공정을 도시한 단면도.
도 3a 내지 3f는 종래의 반도체 소자의 미세 패턴 공정을 도시한 공정단면도.
〈 도면의 주요부분에 대한 부호 설명 〉
10 ; 기판 12 ; 제 1 층
14 ; 제 2 층 16 ; PR층
이하, 본 발명의 바람직한 실시예에 따른 미세 패턴 방법을 첨부도면을 참조하여 상세히 설명한다.
도 3은 본 발명에 따른 미세 패턴 공정을 순차적으로 도시한 공정단면도이다.
도시된 바와 같이, 본 발명은 본 발명은 패터닝하고자 하는 제 1 층(12)이 형성된 기판(10)상에 제 1 층(12)에 비해 식각율이 낮으면서 식각선택비는 높은 재질의 제 2 층(14)을 형성한다.
예컨대, 제 1 층(12)이 금속층인 경우 금속재질과의 식각선택비가 우수하면서도 식각율이 금속재질에 비해 낮은 Al2O3나 Ti 재질의 제 2 층(14)을 사용하며, 제 1 층(12)이 SiO2인 경우 SiO2와의 식각선택비가 우수하면서도 식각율이 SiO2에 비해 낮은 Ti 나 TiO2를 택하여 사용하는 것이 바람직하다.
이어서 제 2 층(14) 위에 PR층(16)을 형성하게 되는데, 통상적으로 PR층(16)의 두께는 패터닝하고자 하는 제 1 층(12)과 PR층(16)의 식각율을 고려하여 PR층(16) 식각시 제 1 층(12)이 손상되지 않을 정도의 두께를 유지할 수 있도록 형성해야 하는 반면에, 본 발명에서는 그 두께보다도 얇게 PR층(16)을 형성해도 무방하다.
이와같이 기판(10)상에 제 1 층(12), 제 2 층(14) 및 PR층(16)이 형성된 결과물 위에 마스크(도면상 미도시)를 정렬시키고 노광공정을 수행한다. 이때, 노출 광원의 세기는 감광하고자하는 PR층(16)의 전체 두께 중에서 일부 두께만 감광될 수 있도록 노출 광원의 세기를 조절하여 조사한 후 현상한다. 즉, 마스크를 통과하여 PR층(16)에 조사되는 노출 광원은 필연적으로 회절현상이 발생되어 PR층(16)에 감광되는 패턴은 마스크의 패턴 선폭에서 벗어나게 되는데 본 발명에서의 노출 광원은 PR층(16)의 전체 두께 중에서 일부 두께만 감광하게 되므로 현상시 감광된 PR층(16)의 단차는 PR층(16) 얇게 형성되며 따라서 PR층(16)의 패턴 선폭에 미치는 회절의 영향은 최소화 된다.
이어지는 공정으로 PR층(16)의 전체 두께 중에서 일부 두께에 한정되어서 패터닝된 PR층(16)의 나머지 두께를 O2플라즈마 RIE 공정으로 식각하여 제 2 층(14)이 노출되도록 한다. 즉, O2플라즈마 RIE 공정은 PR층(16)을 이방성으로 식각하여 PR층(16)의 일부 두께에 형성된 패턴을 PR층(16)의 전체 두께로 확장하게 되므로 마스크의 패턴 선폭에서 크게 벗어남이 없이 패터닝된다.
한편, 소정 단차를 갖는 PR층(16)의 나머지 두께를 O2플라즈마 RIE 공정으로 식각할 때 제 2 층(14)은 제 1 층(12)이 손상되는 것을 방지한다.
이어서, 노출된 영역의 제 2 층(14)을 식각하여 제 1 층(12)이 노출되도록 한다. 예컨대, 제 1 층(12)이 SiO2이고 제 2 층(14)이 Ti 또는 TiO2인 경우, CF4식각가스를 이용하는 건식식각공정 또는 HF 식각액을 이용하는 습식식각을 실시하여 노출된 영역의 제 2 층(14)을 식각하여 제 1 층(12)의 일부를 노출시킨다.
이어지는 공정으로 노출된 제 1 층(12)을 통상의 식각공정으로 식각하여 기판(10) 표면의 일부를 노출시켜 제 1 층(12)에 소망하는 패턴을 패터닝한 후 세척공정을 통해 PR층(16)을 제거하고 통상의 식각공정을 통해 제 2 층(14)을 식각하여 미세 패턴 공정을 완료한다.
이와같이 이루어지는 본 발명의 미세 패턴 공정은 노출 광원의 회절에 의한 영향을 최소화하기 위해 감광하고자 하는 PR층(16) 영역의 전체두께를 감광시키지 않고 두께의 일부만이 감광시켜 소정 단차를 갖도록 현상시킨 다음 정교한 이방성 식각공정으로 나머지 두께의 PR층(16)을 패턴닝함으로써 마스크에 형성된 패턴의 선폭 구현을 향상시키면서 PR층(16)에 옮길 수 있게 됨을 알 수 있다.
또한, 제 1 층(12) 식각공정시 제 1 층(12)의 손상을 보호할 수 있는 제 2 층(14)이 개재되어 있어 제 1 층(12)의 두께에 구애됨이 없이 PR층(16)을 얇게 형성할 수 있어 회절의 영향을 줄일 수 있게 된다.
이상, 상기 내용은 본 발명의 바람직한 일실시예를 단지 예시한 것으로 본 발명이 속하는 분야의 당업자는 본 발명의 요지를 변경시킴이 없이 본 발명에 대한 수정 및 변경을 가할 수 있다.
따라서 본 발명에 따르면, 반도체 소자의 미세 패턴 공정시 노출 광원이 마스크를 통과할 때 발생되는 회절의 영향을 최소화하여 미세 선폭을 구현할 수 있는 효과를 가져올 수 있다.

Claims (2)

  1. 패터닝하고자 하는 제 1 층이 형성된 기판상에 제 1 층에 비해 식각율이 낮으면서 식각선택비는 높은 재질의 제 2 층 및 PR층을 형성하는 단계와;
    감광하고자하는 상기 PR층 영역의 두께의 일부만을 감광하여 현상하는 단계와;
    감광된 영역의 제 2 층이 노출될 수 있도록 상기 PR층의 나머지 두께를 식각하는 단계와;
    노출된 제 2 층을 식각하여 제 1 층의 일부를 노출시키는 단계와;
    상기 PR층 및 제 2 층을 세척하는 단계;를 포함하는 반도체 소자의 미세 패턴 방법.
  2. 제 1 항에 있어서, 상기 PR층의 나머지 두께를 O2플라즈마 RIE 공정으로 식각하는 것을 특징으로 하는 반도체 소자의 미세 패턴 방법.
KR1019970022210A 1997-05-30 1997-05-30 반도체 소자의 미세 패턴 방법 KR100244765B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970022210A KR100244765B1 (ko) 1997-05-30 1997-05-30 반도체 소자의 미세 패턴 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970022210A KR100244765B1 (ko) 1997-05-30 1997-05-30 반도체 소자의 미세 패턴 방법

Publications (2)

Publication Number Publication Date
KR19980085982A KR19980085982A (ko) 1998-12-05
KR100244765B1 true KR100244765B1 (ko) 2000-03-02

Family

ID=19508026

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970022210A KR100244765B1 (ko) 1997-05-30 1997-05-30 반도체 소자의 미세 패턴 방법

Country Status (1)

Country Link
KR (1) KR100244765B1 (ko)

Also Published As

Publication number Publication date
KR19980085982A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
US6416933B1 (en) Method to produce small space pattern using plasma polymerization layer
US6713236B2 (en) Lithography method for preventing lithographic exposure of peripheral region of semiconductor wafer
JPH0364860B2 (ko)
US4403151A (en) Method of forming patterns
US4859573A (en) Multiple photoresist layer process using selective hardening
JP2000331928A (ja) リソグラフ方法
EP0543569A1 (en) Fabrication of phase-shifting lithographic masks
GB2135793A (en) Bilevel ultraviolet resist system for patterning substrates of high reflectivity
US6420101B1 (en) Method of reducing post-development defects in and around openings formed in photoresist by use of non-patterned exposure
US5064748A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
KR100244765B1 (ko) 반도체 소자의 미세 패턴 방법
JPH0567049B2 (ko)
KR19980028362A (ko) 반도체소자의 미세 패턴 제조방법
JP3475309B2 (ja) 位相シフトフォトマスクの製造方法
KR100258803B1 (ko) 반도체 소자의 미세 패턴 형성방법
RU2145156C1 (ru) Способ формирования структур в микроэлектронике
JPH04176123A (ja) 半導体装置の製造方法
KR20010037049A (ko) 실리레이션을 이용한 리소그라피 방법
KR100277490B1 (ko) 반도체소자의미세패턴형성방법
JP3034096B2 (ja) 位相シフトフォトマスクの修正方法
JP3061037B2 (ja) レジストパターンの形成方法
JPH07152146A (ja) 位相シフトマスクの作製方法
KR0140469B1 (ko) 반도체 소자의 감광막 패턴 제조방법
KR930008847B1 (ko) 위상반전영역을 갖는 마스크 및 그의 제조방법
JPH08203821A (ja) パターン形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee