JPS607131A - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPS607131A
JPS607131A JP11380883A JP11380883A JPS607131A JP S607131 A JPS607131 A JP S607131A JP 11380883 A JP11380883 A JP 11380883A JP 11380883 A JP11380883 A JP 11380883A JP S607131 A JPS607131 A JP S607131A
Authority
JP
Japan
Prior art keywords
film
pattern
etching
organic polymer
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11380883A
Other languages
English (en)
Inventor
Susumu Asata
麻多 進
Shinji Matsui
真二 松井
Katsumi Mori
克己 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP11380883A priority Critical patent/JPS607131A/ja
Publication of JPS607131A publication Critical patent/JPS607131A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、イオンビームによるパターン形べ方法に関す
るものである。
従来、被エツチング基板に所望するパターンを形成する
場合、光または電子ビームを用いて感応性有機高分子膜
いわゆるレジスト1c露光パターンを形成し、レジスト
の露光部分の溶解性が特定溶剤に対し変化することを利
用したウェットな現像プルセスでマスクパターンを形成
することがなされていた。近年、超LSIレベルの高密
度化集積回路の製造に伴ない、パターンの微細化が要求
され、1μmまたはそれ以下の寸法を十分制御してパタ
ーン形成することが必要となって来ている。ところがレ
ジストのウェットな現俸プロセスでは所定のパターン寸
法を厳しく制御することが困難な欠点が従来あった。更
に、周知の様に光や電子ビームの前方散乱及び基板から
の後方散乱によるレジスト内での霧光パターン寸法変化
の現象が無視できないことが従来大きな問題であった。
この現象は、パターンの微細化あるいは近接化と共に顕
著になりまた、エツチング基板に段差がある場合にも顕
著になる問題があった。
とうした問題に対し、光や電子ビームの無反射膜や吸収
膜をレジスト膜と基板間、あるいはレジスト膜に挾みこ
む多層膜構造のパターン形成方法が提案されている。し
かしながら現実には完全な無反射膜や吸収膜がないこと
や工程が複雑なことが欠点であった。
本発明の目的は上記パターン形成方法におけるウェット
現像忙もとづく寸法制御の困難さの欠点を除去し、かつ
ビームの前方、後方散乱効果による寸法変化やダメージ
のないパターン形成方法を提供することである。
本発明によれば被加工材を表面忙備えた基板上に有機高
分子膜を形成し、次いで該有機高分子膜をエツチングす
るときのマスクとなる耐ドライエツチング薄膜をその上
に形成し、次いで所望の部分に集束イオンビームを照射
し【前記耐ドライエツチング薄膜のパターンを形成し、
次いでこのパターンをマスクとして前記有機高分子膜を
ドライエツチングすることを特徴とするパターン形成方
法が得られる。
本発明の効果は、イオンビームが光や電子ビームに比べ
前方散乱が小さいこと、及び2層構造をとることにより
後方散乱および基板へのダメージを殆んど無くすること
が出来る点である。また、当然ながらウェットな現像プ
ルセスを通さすに直接マスクパターンを形成できるため
全ドライプルセスが可能な点で、パターンの微細化が要
求されるパターン形成技術に適していることである。
更蹟、イオンビームパターン形成で2層構造にする効果
は次の点がある。イオンビームは集束した場合も強度分
布はビーム中心のまわりにガウンアン分布で広がってい
るためイオンビームによるエツチング速度がビーム中心
から順に小さくなるため、膜のエツチング形状はビーム
中心のまわりに摺鉢状になる傾向が知られている。従っ
て一層構造でエツチングを進めるとビームの広がりの影
響でビームの幅J:り細いパターンはできない。そのた
め本発明では2層構造を形成し、上層膜(第2層膜)を
イオンビームでエツチングし、しかも摺鉢の先端部分が
下層膜に届(条件でエツチングを停止することで、イオ
ンビームの幅より狭い微小なパターンの形成ができる効
果がある。
以下、本発明について実施例を参照して詳細に説明する
実施例1゜ 第1図(a)〜(a)は本発明の一実施例を説明するた
めの概略断面図である。
本実施例では加工対象はシリコン基板10の表面に形成
したシリコン酸化膜11である。jl[11はOVD法
で形成し、膜厚は約0.5μmである。膜ll上に膜厚
的1.5μmの有機高分子膜AZ1450J(商品名)
12を塗布形成した。更に第2層膜として膜厚約300
人のシリコン膜を電子ビーム蒸着で形成した(第1図(
a))。
次いで、液体金属イオン源14からイオンを電界蒸発さ
せ電磁レンズ15で絞った集束偏向イオンビーム16で
もって、第2層膜13に対し所望のパターンの直接エツ
チングを行なった(第1図(b))。しかる後に、パタ
ーン状シリコン膜13をマスクとして有機高分子膜12
の酸素ガス反応性スパッタエツチング17を行なった(
第1図(C))。
続いて得られた有機高分子膜12のパターンをマスクと
して、CF4+H2ガスを反応性ガスとした反応性スパ
クタエッチング181Cよってシリコン(5) 酸化膜11&c所望のパターンが転写される(第1図(
d))。本実施例では集束イオンビームとして80KV
、100pA、試料表面でのビーム径100ナノメータ
のガリウムイオンビームを用い、シリコン膜13上に最
小寸法約70ナノメータのパターンがエツチングされた
。なお、下層に有機高分子膜12がない場合は基板11
からのビーム散乱のためパターン幅は広がり、二層構造
の効果が確認された。最終的忙転写されたパターンの最
小寸法は約80ナノメータでほぼ所望のものが得られた
。更に1本実施例において、第2層膜としてシリコン膜
以外にシリコン酸化膜、シリコン窒化膜やオルカツシラ
ール(例えば0H38i (OH)、 )塗膜、あるい
はAu、 A1.Or、Ti 等の金属膜を用いた場合
も、シリコン膜と同じく精度よくパターンが形成された
実施例2 第2図(a)〜(d)は本発明の他の実施例を説明する
ための概略断面図である。本実施例の場合、対象物は砒
化ガリウム基板20である。基板20の上(6) に膜厚的2μmの有機高分子膜12を塗布し、第2層膜
として膜厚約500人の金膜13をヌバッタ法により形
成した(第2図(a))。次いで、実施例1と同様の集
束イオンビーム16でもって、第2層膜13にパターン
の直接エツチングを行った。
イオン源14は実施例1と同じくガリウムを用いた。集
束イオンビームの調整により、第2層膜13の下側でパ
ターン幅を、約50す/メータまで微細化することが出
来た(第2図(b))。引続き、酸素ガスを用いた反応
性スパッタエツチング17より有機高分子膜12のエツ
チングを行った(第2図(C))。続いて、ホロンのイ
オン注入21を行った。基板20がN型砒化ガリウムの
場合、高濃度のホルン注入で高抵抗層22が形成される
。例えば、400KeV、10”イオン/、?111の
注入で約1μmの深さに幅細の高抵抗絶縁層22が形成
でき砒化ガリウム素子の高集積化が可能になった。
以上説明したように本発明によるパターン形成方法は二
層膜構造のためビーム散乱が少なく、かつイオンビーム
によりパターンの直接書込みを行゛なうため、従来に比
べより高精度しかも全ドライプロセスの集積回路実現の
目的を達成できる。
【図面の簡単な説明】
第1図(a)〜(d)は本発明の第1の実施例を説明す
るための概略断面図、第2図(a)〜(d)は本発明の
第2の実施例を説明するための概略断面図である。 図中の番号は以下のものを示す。 10・・・シリコン基板、11・・・シリコン酸化膜、
12・・・第1層膜(有機高分子膜)、13・・・第2
層膜、14・・・イオン源、15・・・集束レンズ、1
6・・・集束偏向イオンビーム、17・・・酸素ガス反
応性スパッタエツチング、18・・・OH4+H2ガス
反応性スパッタエツチング、20・・・砒化ガリウム基
板、21・・・ポロンイオン、22・・・高抵抗絶縁層
。 代理人tr理」:内 原 晋゛、。 国 −− ト の 0 ゛0

Claims (1)

    【特許請求の範囲】
  1. 被加工材を表面に備えた基板上に有機高分子膜を形成し
    、次いで該有機高分子膜をエツチングするときのマスク
    となる耐ドライエツチング薄膜をその上に形成し、次い
    で所望の部分に集束イオンビームを照射して前記耐ドラ
    イエツチング薄膜のバター/を形成し、次いでこのパタ
    ーンをマスクとして前記有機高分子膜をドライエツチン
    グすることを特徴とするパターン形成方法。
JP11380883A 1983-06-24 1983-06-24 パタ−ン形成方法 Pending JPS607131A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11380883A JPS607131A (ja) 1983-06-24 1983-06-24 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11380883A JPS607131A (ja) 1983-06-24 1983-06-24 パタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS607131A true JPS607131A (ja) 1985-01-14

Family

ID=14621577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11380883A Pending JPS607131A (ja) 1983-06-24 1983-06-24 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS607131A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0321144A2 (en) * 1987-12-14 1989-06-21 AT&T Corp. Patterning method in the manufacture of miniaturized devices
US5107718A (en) * 1989-04-24 1992-04-28 Kabushiki Kaisha Komatsu Seisakusho Combined hydraulic motor and speed reducer
US5366685A (en) * 1989-07-18 1994-11-22 Idemitsu Petrochemical Co., Ltd. Process of molding thermoplastic sheet by plug assist vacuum forming

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59126635A (ja) * 1983-01-08 1984-07-21 Mitsubishi Electric Corp 微細パタ−ンの形成方法
JPS59132132A (ja) * 1983-01-17 1984-07-30 Mitsubishi Electric Corp 微細パタ−ンの形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59126635A (ja) * 1983-01-08 1984-07-21 Mitsubishi Electric Corp 微細パタ−ンの形成方法
JPS59132132A (ja) * 1983-01-17 1984-07-30 Mitsubishi Electric Corp 微細パタ−ンの形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0321144A2 (en) * 1987-12-14 1989-06-21 AT&T Corp. Patterning method in the manufacture of miniaturized devices
US5107718A (en) * 1989-04-24 1992-04-28 Kabushiki Kaisha Komatsu Seisakusho Combined hydraulic motor and speed reducer
US5366685A (en) * 1989-07-18 1994-11-22 Idemitsu Petrochemical Co., Ltd. Process of molding thermoplastic sheet by plug assist vacuum forming

Similar Documents

Publication Publication Date Title
US4591540A (en) Method of transferring a pattern into a radiation-sensitive layer
JP3725841B2 (ja) 電子ビーム露光の近接効果補正方法、露光方法、半導体装置の製造方法及び近接効果補正モジュール
US5004927A (en) Process for forming a fine pattern having a high aspect ratio
JPS607131A (ja) パタ−ン形成方法
US5064748A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
US4826754A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
JPS6246976B2 (ja)
JPH03138922A (ja) 微細パターン形成方法
JPS59132132A (ja) 微細パタ−ンの形成方法
JP2620952B2 (ja) 微細パターン形成方法
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
JPS60123842A (ja) ホトマスクの製造方法
JP3161416B2 (ja) パターン描画方法
JP2783973B2 (ja) X線リソグラフィ用マスクの製造方法
JP2600623B2 (ja) 電子ビーム露光方法及びその装置
JPS59107517A (ja) パタ−ンの形成方法
JPH05241350A (ja) レジストパターン形成方法
JPS6148772B2 (ja)
JPH01152728A (ja) 多層構造レジスト
JPS6341024A (ja) X線リソグラフイ用マスクの製造方法
JPS593953A (ja) 半導体装置の製造方法
JPS6181626A (ja) 露光用マスクの製造方法
JPS58106545A (ja) 露光方法
JPS60158622A (ja) 半導体装置の製造方法
JPS634700B2 (ja)