JP3161416B2 - パターン描画方法 - Google Patents

パターン描画方法

Info

Publication number
JP3161416B2
JP3161416B2 JP16970498A JP16970498A JP3161416B2 JP 3161416 B2 JP3161416 B2 JP 3161416B2 JP 16970498 A JP16970498 A JP 16970498A JP 16970498 A JP16970498 A JP 16970498A JP 3161416 B2 JP3161416 B2 JP 3161416B2
Authority
JP
Japan
Prior art keywords
pattern
base
resist
resist film
drawing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16970498A
Other languages
English (en)
Other versions
JP2000012415A (ja
Inventor
泰久 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16970498A priority Critical patent/JP3161416B2/ja
Priority to KR1019990022685A priority patent/KR100299004B1/ko
Priority to US09/335,343 priority patent/US6114093A/en
Publication of JP2000012415A publication Critical patent/JP2000012415A/ja
Application granted granted Critical
Publication of JP3161416B2 publication Critical patent/JP3161416B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/0047Photosensitive materials characterised by additives for obtaining a metallic or ceramic pattern, e.g. by firing
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • G03F7/2051Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
    • G03F7/2061Electron scattering (proximity) correction or prevention methods
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/143Electron beam

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Materials For Photolithography (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子線直描の際
に、レジストを用いる荷電粒子ビーム直描によるパター
ン描画方法に属する。
【0002】
【従来の技術】従来、半導体装置の製造方法において
は、装置の高密度化が進んでいる。特に、微細パターン
を半導体ウェハ上に形成するリソグラフィーにおいて
は、設計ルールの微細化が進んでいる。このため、紫外
光を用いる光リソグラフィーに変わるリソグラフィー技
術として、X線を用いるX線リソグラフィーや、荷電粒
子ビームを用いる荷電粒子ビームリソグラフィーが次世
代のリソグラフィー方法として開発されている。
【0003】荷電粒子ビームリソグラフィーにおいて
は、図5に示すように、下地基板2上に下地層1を形成
する。そして、図6に示すように、下地層1はパターン
化されて下地パターン3とする。ここで、下地層1をパ
ターン化する前工程を完了する。
【0004】次に、図7に示すように、下地パターン3
が形成されている下地基板2上には、レジストを塗布し
てレジスト膜5を形成する。このレジスト膜5には、電
子線(EB)4を照射し、現像することにより描画パタ
ーンを形成する。
【0005】レジスト膜5は、ベース樹脂、光酸発生
剤、架橋剤、溶解抑止剤などから構成されており、荷電
粒子ビームの照射により酸が発生する。発生した酸は、
ベース樹脂の保護基の脱離反応、あるいは樹脂の架橋反
応を引き起こし、現像液への溶解特性を変化させる。こ
れにより、荷電粒子の照射部と非照射部で現像液に対す
る溶解度が異なりパターンニングが可能となっている。
【0006】また、図8に示すように、ビーム照射時に
は、描画を行う層の下地パターン8における近接効果の
影響を補正する為に、描画パターンの疎密に応じて露光
量を増減する、或いは、デフォーカスビームによる補助
露光を実施することによりパターンの描画によるレジス
ト膜5中の蓄積エネルギーを一定にする。これにより、
描画する層のパターンに依存する近接効果の影響を補正
する。
【0007】なお、図8中の破線によって示した部分の
符号9は、設計データパターンであり、実線によって示
した部分の符号10は、実露光パターンを示している。
【0008】
【発明が解決しようとする課題】従来のパターンの描画
方法では、描画パターンによる近接効果の影響を補正す
ることは出来る。しかし、装置は素子分離、導電性コン
タクト、配線などの複数の層を重ねて作成される為、描
画を行う層からの近接効果の影響に加え、前工程までに
形成された下地パターン3上のパターンによる影響を受
ける。これは、電子線を照射した際に、下地パターン3
の有無により電子線の散乱の程度が異なる為に、そこか
ら受ける描画強度が異なる為である。
【0009】このため、これらの下地パターン3の影響
により、描画パターンの描画精度が低下してしまうとい
う問題がある。例えば、ある描画パターンの下地として
重金属の配線パターンが存在するような場合、重金属の
下地のある領域では電子線の後方散乱(図7に示した下
地パターン3が有る領域からの跳ね返り反射電子6)が
下地パターン3の無い領域の反射電子7に比べ大きくな
る。これは事実上高い露光量で描画することに等しいの
で、下地パターン3の有る領域でのパターン寸法は設計
段階で得られた設計データパターン9よりも大きくなっ
てしまうという問題がある。
【0010】それ故に、本発明の課題は、下地パターン
の有無による近接効果の影響を補正でき、描画パターン
の寸法精度を向上することが出来るパターン描画方法を
提供することにある。
【0011】
【課題を解決するための手段】本発明によれば、荷電粒
子電子線によるパターン描画方法において、下地基板上
に金属粉を含むレジストが塗布され、前記レジストの深
さ寸法が深くなるに連れ前記金属粉の濃度が大きく、か
つ下地パターンの無い領域は下地パターンのある領域よ
り前記金属粉の総量が多くなるレジスト膜に対し、所望
のパターンの描画を行うことを特徴とするパターン描画
方法が得られる。
【0012】
【作用】本発明のパターン描画方法では、電子線直描の
際に、金属粒子等を含むレジストを用いる。このレジス
トを塗布し、レジストの深さによってこれらの微粒子の
濃度が異なる(濃度勾配のある)レジスト膜を得る。こ
のレジスト膜では、レジストの深さ寸法が深くなるに連
れ、添加物の濃度が大きくなる為、近接効果も大きくな
る。
【0013】下地パターンによる段差にしたがって、レ
ジスト膜厚は変化するが、下地パターンの無い部分は膜
厚が厚く、下地パターンの存在する領域では膜厚が薄く
なる。レジスト膜厚が大きくなるに伴い、この部分に含
有される添加物の総量は多くなるので、入射した電子線
はより散乱されやすくなる。つまり後方散乱が大きくな
る。これにより下地パターンの有無による影響を低減
し、近接効果の大きさを下地パターンの有無に関わらず
一定に均すことが出来る。
【0014】したがって、下地パターンの有無に関わら
ず、描画パターンを寸法精度良く描画することが出来
る。
【0015】
【発明の実施の形態】以下に、本発明のパターン描画方
法の一実施の形態例を図面を参照して説明する。図1乃
至図4は、本発明のパターン描画方法の一実施の形態例
を示している。
【0016】なお、このパターン描画方法の一実施の形
態例は、荷電粒子電子線直描によるパターン描画方法を
示している。
【0017】図1を参照して、一実施の形態例における
パターン描画方法では、まず、下地基板2上にタングス
テン(W)のような金属を採用して下地層を形成する。
そして、下地層を前工程で形成された下地パターン3と
する。ここで、下地層をパターン化して下地パターン3
を作る前工程を完了する。この前工程は、図5および図
6において説明した、従来例と同じ方法を採用してい
る。
【0018】予め、前工程で作られたタングステンの下
地パターン3は、例えば、シリコン基板上に形成された
下地基板2に対して、図8に示した設計データパターン
9のような電子線直描を用いて描画する。なお、前工程
で形成された下地パターン3は、下地の段差を模式的に
表したものであり、図1によって明らかなように、下地
基板2上の下地パターン3の高さ寸法が異なっている。
【0019】本発明のパターン描画方法では、下地基板
2上に塗布された金属粉を含むレジストに対して、所望
のパターンの描画を行うものである。下地板基板2に
は、図2に示すように、粒径1μm以下の添加剤として
金属粉である金粒子12を十数%含有したレジストをス
ピンコート等により下地基板2及び下地パターン3上に
塗布してレジスト膜11を形成する。レジストは、スピ
ンコート等により塗布してレジストた後、数分間放置
し、その後、プリベイクすることによりレジスト膜11
を得る。この際、下地基板2上の段差の小さい(高さ寸
法が小さい)領域のレジスト膜11の厚さ寸法は薄く、
下地基板2上の段差の無い領域のレジスト膜11の厚さ
寸法は厚くなる。
【0020】前述したように、レジスト膜11中には、
添加剤としての金粒子12が含有されている。ここで、
レジスト膜11中に含有される金粒子12は、レジスト
に比べ重い為、レジスト膜11の上層よりも下層に多く
沈積している。
【0021】さらに、図3に示すように、下地基板2上
に塗布された金粒子12を含むレジスト膜11に対し
て、電子線(EB)4によって所望のパターン描画を行
う。電子線4によるパターン描画時には、下地パターン
3からの散乱があり、反射電子14による下地パターン
3からの近接効果により、下地パターン3が存在する領
域の描画強度が大きくなる。また、金粒子12による反
射電子13は、下地パターン3が存在しない領域の描画
強度が小さくなる。
【0022】電子線直描の際には、金粒子12を含むレ
ジストを用いて、このレジストを塗布し、レジストの深
さによってこれらの微粒子である金粒子12の濃度が異
なる(濃度勾配のある)レジスト膜11を得る。このレ
ジスト膜11では、レジストの深さ寸法が深くなるに連
れ、添加物の濃度が大きくなる為、近接効果も大きくな
る。
【0023】なお、下地パターン3による段差にしたが
ってレジスト膜11の厚さは変化するが、このレジスト
膜11に入射した電子線4は、レジスト膜11中に存在
する金粒子12による反射電子13として散乱される
為、通常の高分子のみのレジストに比べて、後方散乱の
大きさが大きい。ここで、下地の有無によりレジスト膜
11の厚さ寸法が異なるが、レジスト膜11の厚い部分
に含まれる金粒子12の総量は、薄い部分よりも多く、
その分、電子線4の散乱効果も高い。
【0024】つまり、図4に示すように、レジスト膜1
1の厚さ寸法の厚い部分(下地パターン8の無い領域)
の露光強度は、他の部分に比べると高くなる。これによ
り、元々下地パターン8から受ける近接効果の影響を補
正して、下地パターン8の有無に関わらず一定の描画強
度を得ることが出来る。なお、図4中の符号15は、下
地パターン8による影響を補正した後の実描画パターン
を示している。
【0025】また、本発明のパターン描画方法の実施の
形態例では、下地基板2上に塗布された金粒子12のよ
うな金属粉を含むレジストに対し、所望のパターンの描
画を行う方法を説明した。しかし、この実施の形態例で
は、金属粉が金粒子12に限定されるものではなく、金
属粉は、粒子径が1mm以下のTi、W、Au等の原子
量45以上の遷移金属微粒子を採用することによって、
本発明の描画パターンが形成できる。
【0026】
【発明の効果】本発明によれば、下地のパターンによる
段差にしたがって、レジスト膜厚は変化するが、下地パ
ターンの無い部分は膜厚が厚く、下地パターンの存在す
る領域では膜厚が薄くなる。レジスト膜厚が大きくなる
に伴い、この部分に含有される添加物の総量は多くなる
ので、入射した電子線はより散乱されやすくなる。これ
により下地の有無による影響を低減し、近接効果の大き
さを下地の有無に関わらず一定に均一にすることが出来
る。
【0027】したがって、下地パターンの有無に関わら
ず、レジスト自身に近接効果の補正機能を持たせ、下地
パターンの有無による近接効果の影響を補正できるた
め、描画パターンの寸法精度を向上することが出来る。
【図面の簡単な説明】
【図1】本発明のパターン描画方法の一実施の形態例を
示し、前工程に下地層の形成工程を説明するための説明
図である。
【図2】図1の前工程から下地パターンを形成する工程
を説明するための説明図である。
【図3】図2に示した状態から、電子線による直描を行
ったときの状態をしめす説明図である。
【図4】本発明のパターン描画方法の一実施の形態例に
よって描画された描画パターンを示す平面図である。
【図5】従来のパターン描画方法における前工程で下地
層の形成工程を説明するための説明図である。
【図6】図5に示した前工程で下地層の形成工程が完了
した状態を説明するための説明図である。
【図7】図6に示した下地層の形成工程が完了した状態
からレジスト膜を形成して電子線描画を行う工程を説明
するための説明図である。
【図8】従来のパターン描画方法によって描画された描
画パターンを示す平面図である。
【符号の説明】
1 下地層 2 下地基板 3,8 下地パターン 4 電子線 5,11 レジスト膜 6 下地パターンが有る領域の反射電子 7 下地パターンが無い領域の反射電子 9 設計データパターン 10 実露光パターン 12 金粒子 13,14 反射電子 15 実描画パターン

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】荷電粒子電子線によるパターン描画方法に
    おいて、下地基板上に金属粉を含むレジストが塗布さ
    れ、前記レジストの深さ寸法が深くなるに連れ前記金属
    粉の濃度が大きく、かつ下地パターンの無い領域は下地
    パターンのある領域より前記金属粉の総量が多くなるレ
    ジスト膜に対し、所望のパターンの描画を行うことを特
    徴とするパターン描画方法。
  2. 【請求項2】請求項1記載のパターン描画方法におい
    て、下地基板上に下地層を形成し、該下地層をパターン
    化して下地パターンとし、前記下地基板に前記金属粉を
    含有した前記レジストを塗布してレジスト膜を得ること
    を特徴とするパターン描画方法。
  3. 【請求項3】請求項2記載のパターン描画方法におい
    て、前記レジスト膜の厚さ寸法の厚い部分の露光強度
    を、他の部分に比べて高くし、前記下地パターンから受
    ける近接効果の影響を補正して、一定の描画強度を得る
    ことを特徴とするパターン描画方法。
  4. 【請求項4】請求項1記載のパターン描画方法におい
    て、前記金属粉は、金粒子であることを特徴とするパタ
    ーン描画方法。
  5. 【請求項5】請求項1記載のパターン描画方法におい
    て、前記金属粉は、粒径 1mm以下の原子量 45以
    上の遷移金属微粒子であることを特徴とするパターン描
    画方法。
  6. 【請求項6】請求項5記載のパターン描画方法におい
    て、前記遷移金属微粒子は、Ti 、W、Auのうちの
    一つであることを特徴とするパターン描画方法。
JP16970498A 1998-06-17 1998-06-17 パターン描画方法 Expired - Fee Related JP3161416B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP16970498A JP3161416B2 (ja) 1998-06-17 1998-06-17 パターン描画方法
KR1019990022685A KR100299004B1 (ko) 1998-06-17 1999-06-17 하전 입자빔으로 직접 기록하는 패턴 묘화 방법
US09/335,343 US6114093A (en) 1998-06-17 1999-06-17 Method of drawing a pattern by direct writing with charged particle beam utilizing resist containing metal powder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16970498A JP3161416B2 (ja) 1998-06-17 1998-06-17 パターン描画方法

Publications (2)

Publication Number Publication Date
JP2000012415A JP2000012415A (ja) 2000-01-14
JP3161416B2 true JP3161416B2 (ja) 2001-04-25

Family

ID=15891337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16970498A Expired - Fee Related JP3161416B2 (ja) 1998-06-17 1998-06-17 パターン描画方法

Country Status (3)

Country Link
US (1) US6114093A (ja)
JP (1) JP3161416B2 (ja)
KR (1) KR100299004B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586158B2 (en) 2001-05-25 2003-07-01 The United States Of America As Represented By The Secretary Of The Navy Anti-charging layer for beam lithography and mask fabrication

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5987454A (ja) * 1982-11-10 1984-05-21 Fujitsu Ltd レジストパタ−ンの形成方法
JPS6041223A (ja) * 1983-08-17 1985-03-04 Fujitsu Ltd 電子ビ−ム露光方法
US5215867A (en) * 1983-09-16 1993-06-01 At&T Bell Laboratories Method with gas functionalized plasma developed layer
US4612275A (en) * 1985-04-26 1986-09-16 International Business Machines Corporation Multilayer resists with improved sensitivity and reduced proximity effect
JP2516207B2 (ja) * 1987-03-05 1996-07-24 株式会社日立製作所 放射線感応性材料
JP2926718B2 (ja) * 1988-09-26 1999-07-28 日本電気株式会社 電子線直接描画方法
JPH02310358A (ja) * 1989-05-25 1990-12-26 Nkk Corp 金属ストリップの溶融金属めっき方法
JPH03179724A (ja) * 1989-12-07 1991-08-05 Oki Electric Ind Co Ltd 電子線リソグラフィ用下層材料及びこれを用いたパターン形成方法
JP2586692B2 (ja) * 1990-05-24 1997-03-05 松下電器産業株式会社 パターン形成材料およびパターン形成方法
JPH0778737A (ja) * 1993-09-08 1995-03-20 Fujitsu Ltd 荷電粒子ビーム露光方法及び荷電粒子ビーム露光装置
JPH08328255A (ja) * 1995-05-30 1996-12-13 Oki Electric Ind Co Ltd 放射線感応性樹脂組成物およびそれを用いたレジストパターンの形成方法
KR100234143B1 (ko) * 1996-06-07 1999-12-15 미야즈 쥰이치로 레지스트 물질 및 그 제조 방법

Also Published As

Publication number Publication date
KR20000006243A (ko) 2000-01-25
US6114093A (en) 2000-09-05
KR100299004B1 (ko) 2001-11-01
JP2000012415A (ja) 2000-01-14

Similar Documents

Publication Publication Date Title
US5468595A (en) Method for three-dimensional control of solubility properties of resist layers
JP2004134553A (ja) レジストパターンの形成方法及び半導体装置の製造方法
KR100319672B1 (ko) 전자빔을사용하는패턴노광방법
US4612275A (en) Multilayer resists with improved sensitivity and reduced proximity effect
US6017658A (en) Lithographic mask and method for fabrication thereof
EP0348962B1 (en) Fine pattern forming method
KR19990072848A (ko) 포토레지스트막및그의패턴형성방법
US5112724A (en) Lithographic method
JP3161416B2 (ja) パターン描画方法
JPS58124230A (ja) 微細パタ−ン形成方法
US4745044A (en) Multilayer resists with improved sensitivity and reduced proximity effect
JPS5819127B2 (ja) 微細パタ−ン形成方法
McCord et al. Resolution limits and process latitude of x‐ray mask fabrication
JPH03138922A (ja) 微細パターン形成方法
JPH02192714A (ja) レジストパターンの形成方法
JP3716154B2 (ja) レジストパターンの形成方法
US6821693B2 (en) Method for adjusting a multilevel phase-shifting mask or reticle
JP2607460B2 (ja) 露光方法
JPH03141632A (ja) パターン形成法及び半導体装置の製造方法
JP2752022B2 (ja) 微細パターン形成方法
JPS6378523A (ja) パタ−ン形成方法
JPS607131A (ja) パタ−ン形成方法
JP3004240B2 (ja) 貫通孔および埋め込みパターンの形成方法、ビーム調整方法、ならびに荷電ビーム露光方法
JPH0147009B2 (ja)
JPH11317345A (ja) 微細パターンの転写加工方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010123

LAPS Cancellation because of no payment of annual fees