JPH03141632A - パターン形成法及び半導体装置の製造方法 - Google Patents

パターン形成法及び半導体装置の製造方法

Info

Publication number
JPH03141632A
JPH03141632A JP27859689A JP27859689A JPH03141632A JP H03141632 A JPH03141632 A JP H03141632A JP 27859689 A JP27859689 A JP 27859689A JP 27859689 A JP27859689 A JP 27859689A JP H03141632 A JPH03141632 A JP H03141632A
Authority
JP
Japan
Prior art keywords
pattern
coating film
plasma
film
electron beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27859689A
Other languages
English (en)
Inventor
Osamu Suga
治 須賀
Shinji Okazaki
信次 岡崎
Yoshishige Suzuki
鈴木 良重
Eiji Sasaki
英二 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP27859689A priority Critical patent/JPH03141632A/ja
Publication of JPH03141632A publication Critical patent/JPH03141632A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electron Beam Exposure (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
[産業上の利用分野】 本発明はULS IIJa造等におけるリソグラフィ技
術に用いるパターン形成法及びこのようなパターン形成
法を応用した半導体装置の製造方法に関する。 [従来の技術I ULSIの高集積、高密度化は3年に4倍の勢いで進め
られており、既に4メガビットdRAMの量産化及び1
6メガビツトdRAMの試作が為されている。これに伴
って微細加工に要求される寸法は0.8μmから0.5
μm、さらに0.5μ■以下へと益々微細化している。 一方こうした微細化を牽引する有力な手段として電子線
リソグラフィが注目されている。電子線リングラフィは
、微小なビーム状に絞り込んだ電子線を計算機制御によ
り高精度に走査してパターンを描画する。このために0
.1μ慢以下の超微細なパターンや1ギガビット級dR
AMの実現も期待されている。 しかしながら電子線リングラフィは、本質的に描画処理
時間が長い。これは図形1つ1つを描いていく描画方式
が有する問題である。この処理速度を高速化すれば、単
に描画処理の高速化・生産性向上に寄与するだけでなく
、電子線照射に伴うデバイスの放射線損傷を低減という
点においても効果がある。 最近、ジャーナル オブ バキューム サイエンス ア
ンド チクノロシイ、B6(1)巻、第319頁〜第3
22頁及び第379頁〜第383頁1988 、  (
J、 Vac、 Sci、 Technol、 B6(
1)。 Jan/Feb ’88 pp319−322,379
−3.83 )にも述べられているように、化学増幅反
応すなわち触媒作用を利用した新たな高感度電子線レジ
スト材料が注目を浴びている。これは、化学増幅系レジ
ストと呼ばれ、ポリマーと、放射線照射により触媒とな
る酸を発生する化合物と、酸により上記ポリマーと架橋
反応する化合物(架橋剤)よりなる放射線感応性組成物
である。この組成物は、数μC/C112という従来に
比べて約−桁高い感度で描画を達成する。
【発明が解決しようとする課題1 ところが上記化学増幅系レジスト材料をある種の下地材
料の塗膜上に適用すると、レジストパターン断面に異常
な食い込みが入る現象が見出された。第2図はこの現象
を示すSEM写真である。 食い込みは主にパターンと下地材料との界面付近で生じ
ており、特に微細な寸法領域においてはレジストパター
ンの倒れや剥がれを誘起してパターンの形成が困難にな
る。このため化学増幅系レジストの適用対象となり得る
下地材料の種類は著しく狭められることになり、ULS
I製造等の様に多種類の下地材料加工を必要とする分野
には使えないという問題が生じた。 本発明の目的は、上記のようなパターン断面の異常食い
込み現象を解消したパターン形成法及びこのようなパタ
ーン形成法を応用した半導体装置の製造方法を提供する
ことにある。 【課題を解決するための手段] 上記目的は、(1)基板上に下地基板材料よりなる第1
の塗膜を形成する工程、該第1の塗膜をプラズマに晒す
工程、該プラズマに晒された第1の塗膜上に化学増幅系
レジスト材料よりなる第2の塗膜を形成する工程、該第
2の塗膜に所望のパターンの選択的なエネルギ線を照射
する工程及び現像により該第2の塗膜のパターンを形成
する工程を有することを特徴とするパターン形成法、(
2)上記エネルギ線を照射する工程の後に上記第2の塗
膜を加熱する工程を有することを特徴とする請求項1記
載のパターン形成法、(3)上記プラズマとして酸素プ
ラズマを用いることを特徴とする請求項1又は2に記載
のパターン形成法、(4)上記下地基板材料はシリコン
酸化膜である請求項1.2又は3に記載のパターン形成
法、(5)基板上に下地基板材料よりなる第1の塗膜を
形成する工程、該第1の塗膜をプラズマに晒す工程、該
プラズマに晒された第1の塗膜上に化学増幅系レジスト
材料よりなる第2の塗膜を形成する工程、該第2の塗膜
に所望のパターンの選択的なエネルギ線を照射する工程
及び現像により該第2の塗膜のパターンを形成する工程
を少なくとも含むことを特徴とする半導体装置の製造方
法、(6)上記エネルギ線を照射する工程の後に上記第
2の塗膜を加熱する工程を有することを特徴とする請求
項5記載の半導体装置の製造方法、(7)上記プラズマ
として酸素プラズマを用いることを特徴とする請求項5
又は6に記載の半導体装置の製造方法、(8)上記下地
基板材料はシリコン酸化膜である請求項5.6又は7に
記載の半導体装置の製造方法により達成される。 化学増幅系レジストとしては、前記したポリマーと、放
射線照射により触媒となる酸を発生する化合物と、酸に
より上記ポリマーと架橋反応する化合物(架橋剤)より
なる放射線感応性組成物の他、放射線照射により触媒と
なる酸を発生する化合物と、酸により架橋反応する置換
基を有するポリマーとよりなる放射線感応性組成物も用
いられる。つまり放射線照射により触媒となる酸を発生
する化合物を含むレジストはすべて本発明に用いること
ができる。 この化学増幅系レジストは、その塗膜に放射線を照射後
、70〜130℃、1〜20分間ベークすることが好ま
しい。一般にはホットプレートによるときは1〜10分
間、オープンベーグによるときは3〜20分間行なう。 【作用l 化学増幅(触媒)反応利用のレジストのパターンを塗布
型Si酸化膜(S OG ; 5pin On Gla
ss)上に形成し、その断面形状をIl!察したところ
、前記食い込みが生じていることが明らかになった。 この現象は下地の塗膜付近のレジスト材料内に生成され
た触媒となる酸がレジスト内を移動し、下地の塗膜側へ
移動することにより、レジスト膜厚方向の触媒物質の不
均一分布に起因していると考えられ、化学増幅系レジス
ト特有の現象であるものと解釈できる。 下地の塗膜の少なくとも表面を高密度化すれば。 下地の塗膜内に触媒が移動することを阻止又は減少させ
ることができる。プラズマ処理は塗膜表面を改質し、表
面を高密度化することができる。下地の塗膜表面が高密
度化していることは、つぎのデータから理解できる。S
i酸化膜のHF/H2Oによるウェットエツチングのエ
ツチング速度を酸素プラズマ処理前後で比較した結果を
第3図に示す0図に示すようにエツチング速度は、処理
前に比べて約4〜8倍低下しており、膜質の高密度化が
図られていることが確かめられた。 【実施例】 以下1本発明を実施例を用いて詳細に説明する。 実施例1 第1図を用いて本実施例を説明する。4インチSi基板
1上に膜厚0.1μmの塗布型Si酸化膜2を塗布形成
した(第1図(a))、この後試料を酸素プラズマ3に
よる反応性イオンエツチングで30分間処理した。この
時塗布型Si酸化膜は約30%の膜減りを生じた(第1
図(b))。次に塗布型Si酸化膜表面を疎水化表面処
理した後。 ノボラック樹脂、放射線照射により酸を発生する化合物
、酸により架橋反応する化合物よりなる化学増幅系レジ
スト(SAL601−ER7;シップレイ・マイクロエ
!・クトロニク入社)4を0.5μ菖膜厚で塗膜形成し
、加速電圧30kVの可変成形型電子線描画装置を用い
、電子線5でパターンを描画した(第1図(C))。さ
らに105℃で7分間ベークし、現像液M F 312
(シップレイ・マイクロエレクトロニクス社)で現像す
ることによりパターンを形成した(第1図(d))、レ
ジストパターン断面を走査型電子顕微鏡により観察した
ところ、パターン断面には何ら異常なく、良好な矩形状
の断面が認められた。HF/H2Oからなるウェットエ
ツチングを行なったところ、エツチング速度は酸素プラ
ズマ処理後で約8倍低下しており、膜質の高密度化が図
られていることが確かめられた。 実施例2 半導体装置を作成した例を示す、半導体装置は0.5μ
m設計ルールのダイナミックメモリであり1本発明をア
ルミ配線層形成工程に適用した例を示す、以下、第4図
を用いてこれを説明する。 第4図(a)は配線を形成すべきアルミニウム層6を示
す、アルミニウム層6はスパッタリングにより、膜厚1
.0μmに堆積させた。つぎに第4図(b)に示すよう
に、アルミニウム層6の上にフォトレジスト(OFPR
800;東京応化層)7を膜厚1.5μmに回転塗布し
、200℃30分間のハードベーク処理をした。その後
膜厚0.1μmの塗布型Si酸化物(SOG;東京応化
層)2の塗膜を形成し、200℃30分間のべ一り処理
を行なった。さらに上記試料を酸素プラズマ3による反
応性イオンエツチングで30分間処理した後、塗布型S
i酸化物2表面をヘキサメチルジシラザンのガス雰囲気
にて疎水化処理した。 ついで第4図(c)に示すように化学増幅系ネガ型レジ
スト(SAL601−ER7ニジツブレイ・マイクロエ
レクトロニクス社)4を0.5μ璽膜厚の塗膜に形成し
、加速電圧30kVの可変成形型電子線描画装置で0.
5μm設計ルールによる配線パターンを描画した。さら
に105℃で7分間ベークし、現像液M F 312(
シソプレイ・マイクロエレクトロニクス社)にて現像す
ることにより配線のレジストパターンを形成した。 この後第4図(d)に示すように、レジストパターンを
マスクとしてフッソ系ガスによるドライエツチング加工
で上記レジストパターンを下地塗布型Si酸化物2に転
写し、さらにこの塗布型Si酸化物パターンをマスクに
して酸素ガスによるドライエツチング加工で塗布型Si
酸化物パターンを下地フォトレジスト層7に転写した。 最後に第4図(e)に示すように、上記塗布型Si酸化
物パターンをHF水溶液で溶解除去した後、フォトレジ
ストパターンをマスクとして下地アルミニウム層6を塩
素系ガスによるドライエツチング加工で上記フォトレジ
ストパターンを下地アルミニウム層6に転写し、上記フ
ォトレジストパターンを灰化、除去した。 この一連の処理により0.5μm設計ルールのダイナミ
ックメモリ配線層を化学増幅系ネガ型レジストを用いて
形成することができた。 以上の実施例においては、電子線リソグラフィについて
述べたが、本発明は化学増幅系レジスト材料の下地材料
に対する特異現象に対するものであることから、単に電
子線リソグラフィにおいてのみその効果を有するもので
なく、フォトリソグラフィやイオンビームリソグラフィ
、X線リングラフィ等リソグラフィ全般にわたってその
効果を有することは言うまでもない。 また、酸素プラズマによるプラズマ処理について述べた
が他のプラズマによる処理も同様とみなされる。 【発明の効果) 本発明によれば、化学増幅系電子線レジスト材料を用い
たパターン形成方法及び半導体装置の製造方法において
、形成されたパターンの断面異常を回避することができ
た。このため今後益々高集積化するULS I等の半導
体素子や超微細デバイスの製造に当たり、リソグラフィ
技術の実用化を強力に推進することができる。
【図面の簡単な説明】
第1図は下地の塗膜を酸素プラズマ処理し、該塗膜上に
パターンを形成する工程を説明する工程図、第2図は化
学増幅系レジストパターンの形成時の断面食い込み現象
を示す電子顕微鏡写真、第3図は下地塗膜の酸素プラズ
マ処理前後のウェットエツチング液によるエツチング速
度を示す図、第4図は本発明により半導体装置を製造す
る工程を説明するための工程図である。 1・・・Si基板   2・・・塗布型Si酸化膜3・
・・酸素プラズマ 4・・・レジスト5・・・電子線 
   6・・・アルミニウム層7・・・フォトレジスト

Claims (1)

  1. 【特許請求の範囲】 1、基板上に下地基板材料よりなる第1の塗膜を形成す
    る工程、該第1の塗膜をプラズマに晒す工程、該プラズ
    マに晒された第1の塗膜上に化学増幅系レジスト材料よ
    りなる第2の塗膜を形成する工程、該第2の塗膜に所望
    のパターンの選択的なエネルギ線を照射する工程及び現
    像により該第2の塗膜のパターンを形成する工程を有す
    ることを特徴とするパターン形成法。 2、上記エネルギ線を照射する工程の後に上記第2の塗
    膜を加熱する工程を有することを特徴とする請求項1記
    載のパターン形成法。 3、上記プラズマとして酸素プラズマを用いることを特
    徴とする請求項1又は2に記載のパターン形成法。 4、上記下地基板材料はシリコン酸化膜である請求項1
    、2又は3に記載のパターン形成法。 5、基板上に下地基板材料よりなる第1の塗膜を形成す
    る工程、該第1の塗膜をプラズマに晒す工程、該プラズ
    マに晒された第1の塗膜上に化学増帽系レジスト材料よ
    りなる第2の塗膜を形成する工程、該第2の塗膜に所望
    のパターンの選択的なエネルギ線を照射する工程及び現
    像により該第2の塗膜のパターンを形成する工程を少な
    くとも含むことを特徴とする半導体装置の製造方法。 6、上記エネルギ線を照射する工程の後に上記第2の塗
    膜を加熱する工程を有することを特徴とする請求項5記
    載の半導体装置の製造方法。 7、上記プラズマとして酸素プラズマを用いることを特
    徴とする請求項5又は6に記載の半導体装置の製造方法
    。 8、上記下地基板材料はシリコン酸化膜である請求項5
    、6又は7に記載の半導体装置の製造方法。
JP27859689A 1989-10-27 1989-10-27 パターン形成法及び半導体装置の製造方法 Pending JPH03141632A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27859689A JPH03141632A (ja) 1989-10-27 1989-10-27 パターン形成法及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27859689A JPH03141632A (ja) 1989-10-27 1989-10-27 パターン形成法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03141632A true JPH03141632A (ja) 1991-06-17

Family

ID=17599472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27859689A Pending JPH03141632A (ja) 1989-10-27 1989-10-27 パターン形成法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03141632A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5342481A (en) * 1991-02-15 1994-08-30 Sony Corporation Dry etching method
US5789141A (en) * 1994-07-07 1998-08-04 Fujitsu Limited Photolithography of chemically amplified resist utilizing 200°C minimum heat treatment of uncoated substrate
JP2006287236A (ja) * 2006-04-07 2006-10-19 Hoya Corp マスクブランク、及びマスク
JP2011090343A (ja) * 2011-02-04 2011-05-06 Hoya Corp マスクブランク、及びマスク

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5342481A (en) * 1991-02-15 1994-08-30 Sony Corporation Dry etching method
US5789141A (en) * 1994-07-07 1998-08-04 Fujitsu Limited Photolithography of chemically amplified resist utilizing 200°C minimum heat treatment of uncoated substrate
JP2006287236A (ja) * 2006-04-07 2006-10-19 Hoya Corp マスクブランク、及びマスク
JP2011090343A (ja) * 2011-02-04 2011-05-06 Hoya Corp マスクブランク、及びマスク

Similar Documents

Publication Publication Date Title
JP3506248B2 (ja) 微小構造の製造方法
KR100590575B1 (ko) 새로운 물질을 이용한 전자빔 리소그래피 방법
JP3041625B2 (ja) マルチレベル・レジストの製造プロセス
JPH0210362A (ja) 微細パターン形成方法
JP3081655B2 (ja) レジストパターンの形成方法
JPH03141632A (ja) パターン形成法及び半導体装置の製造方法
JPS6147641A (ja) レジストパタ−ンの形成方法
JPH0241740B2 (ja)
JP2842909B2 (ja) パターン形成方法
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
JPH0778756A (ja) 微細パターン形成方法
JP3078164B2 (ja) 微細加工方法
JPH04275554A (ja) レジストパターン形成方法
JPH01189923A (ja) 半導体装置の製造方法
JPH02156244A (ja) パターン形成方法
JPH0219852A (ja) レジスト処理方法
JPH04338959A (ja) パターンの形成方法
JPH05107770A (ja) レジストパターンの形成方法
JPH055165B2 (ja)
JPS6054775B2 (ja) ドライ現像方法
KR100208321B1 (ko) 패턴형성방법
JP3816784B2 (ja) リソグラフィー方法及び加工方法
JP2002100558A (ja) 厚膜レジスト塗布方法
JPH10312066A (ja) レジストパターン形成方法
JPS6354726A (ja) レジスト膜のエツチング方法