JPH0778756A - 微細パターン形成方法 - Google Patents

微細パターン形成方法

Info

Publication number
JPH0778756A
JPH0778756A JP5304372A JP30437293A JPH0778756A JP H0778756 A JPH0778756 A JP H0778756A JP 5304372 A JP5304372 A JP 5304372A JP 30437293 A JP30437293 A JP 30437293A JP H0778756 A JPH0778756 A JP H0778756A
Authority
JP
Japan
Prior art keywords
resist film
resist
electron beam
pattern
kev
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5304372A
Other languages
English (en)
Inventor
Hak Kim
鶴 金
Ho-Yong Kang
浩英 姜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH0778756A publication Critical patent/JPH0778756A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/265—Selective reaction with inorganic or organometallic reagents after image-wise exposure, e.g. silylation

Landscapes

  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Electron Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 低加速電圧を有する電子ビームとシリル化工
程を用いて半導体装置の微細なパターンを形成する方法
を提供する。 【構成】 基板上にレジストを塗布してレジスト膜１２
を形成した後、１ないし５ＫｅＶの低い加速電圧を有す
る電子ビームを用いてレジスト膜の上部表面部位を選択
的に露光させる。その後、露光されたレジスト膜を選択
的にシリル化して前記レジスト膜の上部の一部にシリル
化層１８を形成し、シリル化層をマスクとして用いてレ
ジスト膜をエッチングしてレジストパターンを形成す
る。ドライエッチング工程の初期段階にシリル化層のシ
リコンがＯ2 プラズマと反応してＳｉＯXより構成され
たエッチングマスクを形成する。 【効果】 これにより、０．１μｍ程度の大きさを有す
る超微細パターンが形成でき、電子ビーム露光工程の処
理量が増大する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の微細パタ
ーン形成方法に係り、特に電子線露光装置の低加速電圧
と表面形状技術を用いた微細パターン形成方法に関す
る。
【０００２】
【従来の技術】半導体微細回路を製造するため、シリコ
ン基板の狭い領域に不純物を正確に調節して注入し、か
かる領域が相互連結され素子およびＶＬＳＩ回路を形成
すべきであるが、これらの領域を限定するパターンはリ
ソグラフィー工程により形成される。即ち、ウェーハ
（基板）上にレジスト（感光性保護塗料）をコーティン
グして紫外線、電子線またはＸ線などを照射して選択的
に露光させた後現像する。ここで残されたレジストはそ
の塗布している基板を保護し、レジストの除去された部
分はパターンを用いて基板の表面上に各種付加的または
抽出的な工程を行う。
【０００３】半導体回路の高集積化につれ、サブミクロ
ンの微細なレジストパターンを形成するためのリソグラ
フィー技術が開発されつつある。特に、メガビット時代
に入って、従来の単層レジストはサブミクロン大きさの
パターンを形成する際不向きであることが明らかになっ
た。
【０００４】平坦な基板上における解像度はレジストの
リソグラフィーコントラストと露光コントラストにより
限られる。従って、高解像度のミクロンおよびサブミク
ロンのパターンを形成するためには高コントラストのレ
ジストと共に優秀な露光器を使うべきである。この場
合、レジスト物質の光吸収によるレジスト厚さによる露
光量の差や、基板からの反射および光の散乱などのよう
な光リソグラフィーの固有な問題点などが解像度を低下
させる要因となる。解像度問題のほかにもマスキング特
性としてはドライエッチングに対する熱安定性および抵
抗性等が必要であり、レジストの厚さは少なくとも１μ
ｍになる必要がある。
【０００５】前述した問題点を解決するために多層のレ
ジストが提案され、３層レジスト構造を以て非常に良好
な結果が得られた。しかし、かかる多層システムは工程
が複雑であるとする短所があるのみならず、ベーキング
工程中にフィルムと中間層がストレスを受けがちであ
り、薄くレジストをコーティングして薄くて均一で、か
つピンホールの無いレジスト膜を形成することもややこ
しいという問題もある。
【０００６】多層システムの複雑性を減少させるため開
発されたものがシリコン含有レジストを含む２層構造で
あるが、シリコンがレジストに１０％以上含有されるべ
きであって、これは材料の物理化学的特性を低下させる
ため、この２層構造は最近ほとんど使われていない。
【０００７】多層構造の機能性と単層構造の単純性を結
合したＤＥＳＩＲＥ法（Diffu-sionEnhanced Silylated
Resist）が提案され（F. Coopmans and B. Roland, So
lidState Technology, June 1987, pp93〜99）、これは
非常に望ましい解決策と思われることになった。シリル
化（silylation）とは高温（１００〜２００℃）でＨＭ
ＤＳ（hexamethyldisilazane）またはＴＭＤＳ（Tetra-
methyldisilazane）のような気体または液体状態のシリ
コン含有化合物にレジストポリマを接触させることによ
りシリコンを導入することを言う。即ち、ＤＥＳＩＲＥ
法の特徴は気体相から高度の選択的な気相シリル化を通
じて、潜在的な光イメージを潜在的なシリコンイメージ
に転換させることである。かかるシリコンイメージは酸
素中におけるドライエッチングにより陽刻(relief)イメ
ージを形成する際用いられる。
【０００８】前述したＤＥＳＩＲＥ方法は微細な大きさ
のパターンが得られるが、シリル化反応を気相で施すの
で反応を調節しにくくてレジストの表面部位に均一なシ
リル化層を形成するのが極めて困難であり、パターンの
幅がさらに縮まることにより光の回折現象によりパター
ンの周りに望まない寄生露光によりレジスト残留物が形
成されるなど問題がある。さらに、シリル化反応により
レジスト層内にシリル化剤の分子粒子が浸透して反応す
るので、膨潤現象により所期のパターンを形成しにく
く、レジストのストリップ工程の調整も非常に困難であ
る。
【０００９】また、従来の紫外線や遠紫外線を用いてパ
ターンを形成する場合、光学リソグラフィーの解像度は
不十分である。サブミクロン以下のパターンを形成する
ために光学フォトリソグラフィーと異なるリソグラフィ
ー方法が提案された。かかる方法としては電子ビームリ
ソグラフィー、イオンビームリソグラフィーおよびＸ線
リソグラフィーなどが挙げられる。
【００１０】電子ビームリソグラフィー（以下、ＥＢＬ
と称する）は、集中された電子ビームを用いて回路パタ
ーンを形成する方法であり、電子ビームを用いて半導体
ウェーハ上に形成されたレジストフィルム、または一般
のフォトリソグラフィー工程に用いるフォトマスク上に
形成されたレジストフィルム上にミクロン以下のパター
ンを直接に描画できる。レイアウト段階で形成されたパ
ターンをコンピュータにイメージパターンとして貯蔵
し、その信号に応じて電子偏向板で電子ビームを調整す
ることができるのでＥＢＬにおいてはマスクを使用せず
ウェーハ上に直接に１μｍ以下のパターンを描写でき
る。前述したＥＢＬ方法は通常の光学リソグラフィー方
法に比べて速度が遅いが、この方法により極めて正確な
像転写が可能なので０．１μｍ程度の形状が描写でき
て、微細なパターンを形成するこができるのでこれを実
用化、常用化するための努力が続けられている。
【００１１】微細パターンの形成のための従来の電子線
露光装置を用いたリソグラフィー技術においてはフォト
レジストパターンのプロファイルを向上させるために１
０ＫｅＶ以上（通常２０ＫｅＶ）の電子線の加速電圧を
使用し、また良好なプロファイルのためにフォトレジス
トを薄く形成させる。
【００１２】図１ないし図３は、従来の高い加速電圧を
用いた電子ビーム露光方法を用いたパターン形成方法を
説明するための断面図である。
【００１３】半導体基板１上にレジストを塗布してレジ
スト膜２を形成し（図１）、前記レジスト膜に高加速電
圧の電子ビーム３を選択的に走査して前記レジスト膜２
を部分的に露光させた後（図２）、現像してレジストパ
ターンを形成する（図３）。
【００１４】前述した通り、従来の電子ビームリソグラ
フィーにおいては電子ビームの加速電圧が２０ＫｅＶ以
上であり普通の厚さ（例えば、１μｍ）のレジスト膜を
使った時極めて優秀なプロファイルおよび解像度を有す
るパターンが得られる。
【００１５】しかし、２０ＫｅＶ以上の加速電圧を使う
場合、電子線の前方散乱（図２の参照符号６）と後方散
乱（図２の参照符号５）の影響が相対的に増加してパタ
ーン形成時問題点を生ずる。具体的には散乱が数ミクロ
ンにかけて起こるので密集され形成されたパターンには
周りのパターンの露光時に電子が注入され露光範囲が拡
がったようになる。これを近接効果（Proximity effec
t) と言う。
【００１６】そして、高い加速電圧によりレジスト上に
発熱による熱的変形が生じ、よってレジストパターンの
欠陥が生ずる。また、近接効果の減少のためにパターン
の大きさにより、あるいは近接したパターンにより適切
にパターンの大きさを調節したりパターン露光時間を調
節すべきなので露光装置のデータ量の増加により露光制
御システムのＣＰＵによる処理時間を増大させ、結局設
備の稼働率低下をきたす。
【００１７】また、低い加速電圧を用いてパターンを形
成する方法が文献（Jpn. J. Appl.Phys. Vol.31 (199
2), part2, No.6A 、pp．L744〜L746）に開示されてい
る。しかし、この方法によれば、電子浸透深さが浅くて
レジスト膜の厚さが０．５μｍ以上の場合はパターンの
形成が不可能である。
【００１８】
【発明が解決しようとする課題】従って、本発明の目的
は前述した問題点を解決するために低い加速電圧を有す
る電子ビームを用いて１μｍ程度の厚さを有するレジス
ト膜から良好なレジストパターンを形成できる微細パタ
ーン形成方法を提供することである。
【００１９】
【課題を解決するための手段】前述した目的を達成する
ために、本発明は基板上に露光部分と非露光部分でシリ
ル化程度が異なるレジスト（感光性塗料）を塗布してレ
ジスト膜を形成する段階と、低い加速電圧を有する電子
ビームを用いて前記レジスト膜の上部表面部位を選択的
に露光させる段階と、前記露光されたレジスト膜をシリ
ル化して前記レジスト膜の上部の一部に選択的にシリル
化層を形成する段階と、前記シリル化層をマスクとして
用いてレジスト膜を活性酸素含有エッチング薬品にエッ
チングする段階を含む微細なパターン形成方法を提供す
る。前記電子ビームの加速電圧は１ＫｅＶ〜５ＫｅＶで
あるのが好適である。
【００２０】前記シリル化段階はシリル化剤としてヘキ
サメチルジシラザン、テトラメチルジシラザン、ジメチ
ルシリルジメチルアミン、ジメチルシリルジエチルアミ
ン、トリメチルシリルジメチルアミン、トリメチルシリ
ルジエチルアミン、ジメチルアミノトリメチルシラン、
ジエチルアミノトリメチルシラン、ビス（ジメチルアミ
ノ）ジメチルシラン、ビス（ジメチルアミノ）メチルシ
ラン、オクタメチルシクロテトラシラザン、ヘキサメチ
ルシクロトリシラザン、ジクロロオクタメチルシクロテ
トラシロキサン、ジクロロジメチルジフェニールジシロ
キサン、テトラメチルジシリアザシクロペンタン、テト
ラメチル−ビス（Ｎ，Ｎ−ジメチルアミノ）ジシルエチ
レン、ビス（トリメチルシリル）アセトアミドまたはそ
の他の有機金属試薬を用いて行える。前記シリル化剤は
単独または混合して使える。前記シリル化段階は前記シ
リル化剤を気相または液相に前記レジスト膜の表面に噴
射して前記レジスト膜を処理する。その後、Ｏ2 プラズ
マまたは（ＣＨ4 ＋Ｏ2 ）プラズマあるいはこれらを組
み合わせた複合プラズマを用いたドライエッチング方法
により前記シリル化層をエッチングマスクとして用いて
前記レジスト膜をエッチングしてパターン形成する。
【００２１】以上の本発明の方法は、前記レジスト膜の
露光された部位が選択的にシリル化されるネガティブト
ーン方法により行え、前記レジスト膜の露光されていな
い部位が選択的にシリル化されるポジティブトーン方法
によっても行える。前記レジストとしてはネガティブタ
イプ電子ビームレジストを使うのが好適である。
【００２２】
【作用】本発明よれば、加速電圧が５ＫｅＶ以下の電子
ビームを使うのでレジスト膜の表面に微細なパターンが
転写でき、電子ビームの前方散乱および後方散乱を著し
く減らせるので超微細パターン（１００ｎｍ以下のパタ
ーン）が形成できる。また、レジスト層のエッチング初
期には、エッチング薬品に含まれる活性酸素とシリル化
部分のＳｉが反応してＳｉＯ2 あるいはエッチングされ
にくい酸素−珪素結合を含む化合物が薄く形成されて以
後の未シリル化部分エッチングに対する保護マスクとな
り転写程度の高いレジストパターンが得られる。
【００２３】
【実施例】以下、添付した図面に基づき本発明を詳細に
説明する。
【００２４】半導体基板上にレジストを塗布してレジス
ト膜を形成し、低い加速電圧を有する電子ビームを用い
て前記レジスト膜の上部表面部位を選択的に露光させ
る。次いで、前記露光されたレジスト膜をシリル化して
前記レジスト膜の上部の一部に選択的にシリル化層を形
成した後、前記シリル化層をマスクとして用いてレジス
ト膜をエッチングしてパターンを形成する。
【００２５】本発明の電子ビーム露光工程において、前
記電子ビームの加速電圧は１ＫｅＶ〜５ＫｅＶであるの
が好適である。
【００２６】図９ないし図１４は、電子ビームの六つの
相異なる加速電圧によるレジスト膜のうち電子の軌跡
（深さ対水平距離）を示すシミュレーショングラフであ
る。
【００２７】前記グラフは、厚さが１μｍのレジスト膜
に電子ビームをそれぞれ１ＫｅＶ、２ＫｅＶ、３Ｋｅ
Ｖ、５ＫｅＶ、１０ＫｅＶおよび２０ＫｅＶの加速電圧
で照射した場合に得たグラフである。ここで縦軸はレジ
スト膜の深さを示し、横軸は電子ビームが照射された地
点からの水平距離を示し、微細な線は転写された電子の
軌跡を示す。
【００２８】図９ないし図１４から分かるように、電子
ビームの加速エネルギーが５ＫｅＶ以上となれば、電子
ビームの前方および後方散乱が生じて微細なパターンを
形成しにくい。また、１ＫｅＶ以下になれば、電子ビー
ムの露光量が少なくてシリル化層を形成しにくい。従っ
て、本発明においては前述した通り１ないし５ＫｅＶ、
好適には３ＫｅＶ〜５ＫｅＶの低い加速電圧を有する電
子ビームを用いて露光工程を行う。
【００２９】加速電圧が５ＫｅＶ以下の場合は電子ビー
ムの前方散乱および後方散乱を著しく減少してレジスト
の表面に微細に感光させうる。従って、１００ｎｍ程度
の大きさを有する超微細パターンを形成することができ
る。
【００３０】しかし、低い電子ビームを用いてレジスト
膜を露光する場合は電子ビームが走査される深さが極め
て浅いので、厚さ０．５μｍ以上のレジスト膜を用いて
パターンを形成できない。従って、本発明においては電
子ビームの低い加速電圧を用いながら表面形状技術であ
るシリル化工程を用いて電子ビームにより露光されたレ
ジスト膜の一部に選択的に化学反応を起こしてシリル化
層を形成する。
【００３１】前記レジスト膜を選択的にシリル化してシ
リル化層を形成する工程はシリコン含有物質や有機金属
試薬をシリル化剤として用いて前記レジスト表面に噴射
することにより行う。かかるシリル化剤としては、ヘキ
サメチルジシラザン、テトラメチルジシラザン、ジメチ
ルシリルジメチルアミン、ジメチルシリルジエチルアミ
ン、トリメチルシリルジメチルアミン、トリメチルシリ
ルジエチルアミン、ジメチルアミノトリメチルシラン、
ジエチルアミノトリメチルシラン、ビス（ジメチルアミ
ノ）ジメチルシラン、ビス（ジメチルアミノ）メチルシ
ラン、オクタメチルシクロテトラシラザン、ヘキサメチ
ルシクロトリシラザン、ジクロロオクタメチルシクロテ
トラシロキサン、ジクロロジメチルジフェニールジシロ
キサン、テトラメチルジシリアザシクロペンタン（tetr
amethydisilaza cyclopentane ）、テトラメチル−ビス
（Ｎ，Ｎ−ジメチルアミノ）ジシルエチレン(tetrameth
ylbis(N、N-dimetylamino)disilethylene) 、ビス（ト
リメチルシリル）アセトアミドおよびその他の有機金属
試薬などが挙げられる。前記シリル化剤を気相または液
相でレジスト膜の表面上に噴射して前記レジスト膜を処
理して前記シリル化工程を行う。なお、ポジ型フォトレ
ジストを使う場合には、露光後シリル化以前に、いわゆ
るＰ．Ｅ．Ｂ（露光後ベーク）を実施することによりシ
リル化層精度を向上できることが多い。
【００３２】本発明においては前記シリル化層をエッチ
ングマスクとして用いて前記レジスト膜をドライエッチ
ングしてレジストパターンを形成する。前記ドライエッ
チング工程は、Ｏ2 プラズマや（ＣＨ4 ＋Ｏ2 ）プラズ
マを用いてまたはこれらの混合プラズマを用いて行う。
Ｏ2 プラズマを用いてレジスト膜を現像してレジストパ
ターンを形成する方法が米国特許第４，６５７，８４５
号に記載されている。
【００３３】前記シリル化工程により形成されたシリル
化層はドライエッチングによる現像工程の途中にＯ2 プ
ラズマとの反応によりＳｉＯX よりなったマスク層を形
成しながら、Ｏ2 プラズマに対する耐性を有する。従っ
て、後続のパターン形成のためのドライエッチング時エ
ッチングマスクとして作用する。
【００３４】レジストの感光度は加速電圧に反比例す
る。従って、低い加速電圧において電子ビームが走査さ
れる深さとの関係なく微細パターンが形成できる。
【００３５】図４ないし図８は本発明の実施例による微
細パターン形成方法を示す。
【００３６】図４は半導体基板１１上にレジストを塗布
する段階を示す。半導体基板１１上に電子線により露光
の可能なレジストであるＳＡＬ−６０１ＥＲ７（シプレ
イ(Shipley）社の商品名）ネガティブ化学増幅形電子線
レジストを０．７μｍ厚さに塗布してレジスト膜１２を
形成する。
【００３７】図５は前記レジスト膜１２を露光する段階
を示す。３ＫｅＶの加速電圧を有する電子ビーム１３を
用いて前記レジスト膜１２を選択的に露光してレジスト
膜１２の露光領域１４と非露光領域を限定する。
【００３８】図６は前記選択的に露光されたレジスト膜
１２の表面部位を選択的にシリル化してシリル化層１８
を形成する段階を示す。前記レジスト膜１２の表面上に
テトラメチルジシラザン（ＴＭＤＳ）１７を気相状態に
噴射して、前記レジスト膜１２の露光されていない領域
の表面部位で化学反応を起こしてシリル化層１８を形成
する。
【００３９】図７は前記シリル化層１８がドライエッチ
ング工程の初期段階でマスク層１８’に転換される段階
を示す。前記シリル化層１８が形成されているレジスト
膜１２をＯ2 プラズマ１９雰囲気内でドライエッチング
を進めると、前記露光された部位は部分的にエッチング
されるが、前記シリル化層１８の形成された部位ではシ
リル化層１８がＯ2 プラズマと反応してＳｉＯx より構
成されたマスク層１８’を形成する。
【００４０】図８はドライエッチング工程を行ってレジ
ストパターン１２’を形成する段階を示す。前記ドライ
エッチング工程を進め続ければ、前記形成されたＳｉＯ
x より構成されたマスク層１８’がエッチングマスクと
しての役割を果たして図示した通り前記レジスト膜１２
の露光された表面部分およびその下部の残りのレジスト
がエッチングされレジストパターンを形成する。
【００４１】本発明の微細パターン形成方法によれば、
電子ビームの大きさ程度の微細なホールやスペースパタ
ーンのような陰刻(intaglio)パターンを形成することが
できる。
【００４２】前記実施例はネガティブレジストを使った
場合であるが、本発明においては、さらにポジティブレ
ジストが使え、この場合はラインやドットパターンのよ
うな陽刻(relief)パターンを形成することができる。
【００４３】
【発明の効果】以上述べたように、本発明のパターン形
成方法によれば、低加速電圧と表面形状技術を用いるこ
とにより従来の高加速電圧を有する電子ビームに近接効
果を防止でき、レジスト膜の発熱による劣化現象が防止
できる。また、高加速電圧を有する電子ビームを使う時
の近接効果を補正するためにデータ量を増加させる必要
がないので処理量を増大させ得る。
【図面の簡単な説明】
【図１】 従来の高加速電圧を用いた電子ビーム露光方
法を用いたパターン形成方法において、半導体基板上に
レジストを塗布してレジスト膜を形成した段階を説明す
るための断面図である。
【図２】 従来の高加速電圧を用いた電子ビーム露光方
法を用いたパターン形成方法レジスト膜に高加速電圧の
電子ビームを選択的に走査して前記レジスト膜を部分的
に露光させた段階を説明するための断面図である。
【図３】 従来の高加速電圧を用いた電子ビーム露光方
法を用いたパターン形成方法において、現像してレジス
トパターンを形成した段階を説明するための断面図であ
る。
【図４】 本発明によるパターン形成方法の一例におい
て、半導体基板上にレジストを塗布する段階を示す断面
図である。
【図５】 本発明によるパターン形成方法の一例におい
て、レジスト膜を露光する段階を示す断面図である。
【図６】 本発明によるパターン形成方法の一例におい
て、選択的に露光されたレジスト膜の表面部位を選択的
にシリル化してシリル化層を形成する段階を示す断面図
である。
【図７】 本発明によるパターン形成方法の一例におい
て、シリル化層がドライエッチング工程の初期段階でマ
スク層に転換される段階を示す断面図である。
【図８】 本発明によるパターン形成方法の一例におい
て、ドライエッチング工程を行ってレジストパターンを
形成する段階を示す断面図である。
【図９】 電子ビームを１ＫｅＶの加速電圧で照射した
場合に得たレジスト膜中の電子の軌跡（深さ対水平距
離）を示しシミュレーショングラフである。
【図１０】 電子ビームを２ＫｅＶの加速電圧で照射し
た場合に得たレジスト膜中の電子の軌跡（深さ対水平距
離）を示しシミュレーショングラフである。
【図１１】 電子ビームを３ＫｅＶの加速電圧で照射し
た場合に得たレジスト膜中の電子の軌跡（深さ対水平距
離）を示しシミュレーショングラフである。
【図１２】 電子ビームを５ＫｅＶの加速電圧で照射し
た場合に得たレジスト膜中の電子の軌跡（深さ対水平距
離）を示しシミュレーショングラフである。
【図１３】 電子ビームを１０ＫｅＶの加速電圧で照射
した場合に得たレジスト膜中の電子の軌跡（深さ対水平
距離）を示しシミュレーショングラフである。
【図１４】 電子ビームを２０ＫｅＶの加速電圧で照射
した場合に得たレジスト膜中の電子の軌跡（深さ対水平
距離）を示しシミュレーショングラフである。
【符号の説明】
１１…半導体基板、 １２…レジスト
膜、１３…電子ビーム、 １４…露光領
域、１８…シリル化層、 １８’…マス
ク層。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 基板上にレジストを塗布してレジスト膜
    を形成する段階と、 低い加速電圧を有する電子ビームを用いて前記レジスト
    膜の上部表面部位を選択的に露光させる段階と、 前記露光されたレジスト膜をシリル化して前記レジスト
    膜の上部の一部に選択的にシリル化層を形成する段階
    と、 前記シリル化層をマスクとして用いてレジスト膜をエッ
    チングする段階を含む微細パターン形成方法。
  2. 【請求項２】 前記電子ビームの加速電圧は１ＫｅＶ〜
    ５ＫｅＶであることを特徴とする請求項１項記載の微細
    パターン形成方法。
  3. 【請求項３】 前記シリル化段階はシリル化剤としてヘ
    キサメチルジシラザン、テトラメチルジシラザン、ジメ
    チルシリルジメチルアミン、ジメチルシリルジエチルア
    ミン、トリメチルシリルジメチルアミン、トリメチルシ
    リルジエチルアミン、ジメチルアミノトリメチルシラ
    ン、ジエチルアミノトリメチルシラン、ビス（ジメチル
    アミノ）ジメチルシラン、ビス（ジメチルアミノ）メチ
    ルシラン、オクタメチルシクロテトラシラザン、ヘキサ
    メチルシクロトリシラザン、ジクロロオクタメチルシク
    ロテトラシロキサン、ジクロロジメチルジフェニールジ
    シロキサン、テトラメチルジシリアザシクロペンタン、
    テトラメチル−ビス（Ｎ，Ｎ−ジメチルアミノ）ジシル
    エチレン、ビス（トリメチルシリル）アセトアミドより
    構成された群から選択されたもののうち少なくとも一つ
    を用いて行うことを特徴とする請求項１項記載のレジス
    トパターン形成方法。
  4. 【請求項４】 前記シリル化段階は前記シリル化剤を気
    相で前記レジスト膜に噴射して処理することを特徴とす
    る請求項３項記載の微細パターン形成方法。
  5. 【請求項５】 前記レジスト膜をエッチングする段階は
    Ｏ2 プラズマまたは（ＣＨ4 ＋Ｏ2 ）プラズマを用いた
    ドライエッチング方法により行うことを特徴とする請求
    項１項記載の微細パターン形成方法。
  6. 【請求項６】 前記レジスト膜をエッチングする段階は
    Ｏ2 プラズマと（ＣＨ4 ＋Ｏ2 ）プラズマを組み合わせ
    て用いたドライエッチング方法により行うことを特徴と
    する請求項１項記載の微細パターン形成方法。
  7. 【請求項７】 前記レジストはネガティブタイプ電子ビ
    ームレジストであることを特徴とする請求項１項記載の
    微細パターン形成方法。
JP5304372A 1992-12-04 1993-12-03 微細パターン形成方法 Pending JPH0778756A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR92P23269 1992-12-04
KR1019920023269A KR100200685B1 (ko) 1992-12-04 1992-12-04 포토리소그래피공정에 의한 미세패턴 형성방법

Publications (1)

Publication Number Publication Date
JPH0778756A true JPH0778756A (ja) 1995-03-20

Family

ID=19344688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5304372A Pending JPH0778756A (ja) 1992-12-04 1993-12-03 微細パターン形成方法

Country Status (4)

Country Link
EP (1) EP0600747A3 (ja)
JP (1) JPH0778756A (ja)
KR (1) KR100200685B1 (ja)
CN (1) CN1092554A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003530711A (ja) * 2000-04-11 2003-10-14 エテック システムズ インコーポレイテッド リソグラフィにおいてレジスト加熱をリアルタイムに補正する方法及び装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5667920A (en) * 1996-03-11 1997-09-16 Polaroid Corporation Process for preparing a color filter
KR100447974B1 (ko) * 2001-12-27 2004-09-10 주식회사 하이닉스반도체 감광막 패턴 형성방법
WO2004077539A1 (ja) * 2003-02-28 2004-09-10 Fujitsu Limited エッチング耐性膜及びその製造方法、表面硬化レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
CN102478762B (zh) * 2010-11-24 2014-02-26 中芯国际集成电路制造(上海)有限公司 光刻方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60182136A (ja) * 1984-02-29 1985-09-17 Fujitsu Ltd エツチング方法
US4810601A (en) * 1984-12-07 1989-03-07 International Business Machines Corporation Top imaged resists
CA1267378A (en) * 1984-12-07 1990-04-03 Jer-Ming Yang Top imaged and organosilicon treated polymer layer developable with plasma

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003530711A (ja) * 2000-04-11 2003-10-14 エテック システムズ インコーポレイテッド リソグラフィにおいてレジスト加熱をリアルタイムに補正する方法及び装置

Also Published As

Publication number Publication date
EP0600747A3 (en) 1995-05-24
KR100200685B1 (ko) 1999-06-15
KR940016481A (ko) 1994-07-23
CN1092554A (zh) 1994-09-21
EP0600747A2 (en) 1994-06-08

Similar Documents

Publication Publication Date Title
JP3057879B2 (ja) 半導体装置の製造方法
EP0599539B1 (en) Method for forming a pattern by silylation
US20050130068A1 (en) Pattern forming method and method for manufacturing a semiconductor device
JP2004530922A (ja) サブリソグラフィフォトレジストフィーチャーを形成するプロセス
JP7241486B2 (ja) マスクの形成方法
JPH05205989A (ja) リソグラフィ法及び半導体装置の製造方法
KR100415091B1 (ko) 미세패턴 형성 방법
US6673525B1 (en) Thin layer imaging process for microlithography using radiation at strongly attenuated wavelengths
EP0195291A2 (en) Method of creating patterned multilayer films for use in the production of semiconductor circuits and systems
JPH0778756A (ja) 微細パターン形成方法
JPH10223511A (ja) 半導体装置の製造方法
US5407782A (en) Method of forming resist pattern in a multilayer resist
US6190837B1 (en) Method for forming photoresist film pattern
JPH025522A (ja) パターン形成方法
JPH1184683A (ja) パターン形成方法及び半導体装置の製造方法
JP3293803B2 (ja) 微細パターンの形成方法および半導体装置の製造方法
JPH01142721A (ja) ポジ型感光性パターン形成材料およびパターン形成方法
JPH0684787A (ja) 多層レジストのパターン形成方法
KR950004910B1 (ko) 다층감광막 사진식각방법
KR950006347B1 (ko) 패턴 형성 방법
JP2005181758A (ja) レジストパターン形成方法
US5316895A (en) Photolithographic method using non-photoactive resins
JP2010118501A (ja) 半導体装置の製造方法
JP2000182923A (ja) レジストパターン形成方法および半導体装置の製造方法
JPH03283418A (ja) レジストパターン形成方法