JPH025522A - パターン形成方法 - Google Patents

パターン形成方法

Info

Publication number
JPH025522A
JPH025522A JP15485688A JP15485688A JPH025522A JP H025522 A JPH025522 A JP H025522A JP 15485688 A JP15485688 A JP 15485688A JP 15485688 A JP15485688 A JP 15485688A JP H025522 A JPH025522 A JP H025522A
Authority
JP
Japan
Prior art keywords
pattern
resist
patterns
substrate
silylated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15485688A
Other languages
English (en)
Inventor
Shuzo Oshio
大塩 修三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15485688A priority Critical patent/JPH025522A/ja
Publication of JPH025522A publication Critical patent/JPH025522A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の概要〕 パターン形成方法、さらに詳しくはサブミクロン寸法の
微細パターンの形成方法に関し、レジストのシリル化の
技術を用いて0.5μm以下のパターンを再現性よく高
精度に形成する方法を提供することを目的とし、 基板の表面上にレジストを塗布し、続いて露光及び現像
を行い第1のパターンを形成する工程、第1パターンの
表面及び側壁をシリル化する工程、ドライエツチングに
よりシリル化した側壁のみを残し、第2のパターンを形
成する工程、及び第2のパターンをマスクに基板を加工
する工程を含むことを特徴とするパターン形成方法を含
み構成する。
(2)第1パターン(14)の表面及び側壁の一部を選
択的にシリル化する請求項1記載のパターン形成方法。
〔産業上の利用分野〕
本発明は、パターン形成方法、さらに詳17<はサブミ
クロン寸法の微細パターンの形成方法に関するものであ
る。本発明方法は、例えば集積回路、バブルメモリー素
子等の半導体装置、その他の製造において有利に使用す
ることができる。
〔従来の技術〕
半導体装置等の製造において、微細なレジストパターン
を形成するために電子ビーム露光、X線露光法が用いら
れ更にプロセス的には多層レジスト法等を適用すること
により、実用化されている。
ところでパターンの形成については0.5μm以下のよ
り微細なパターンを形成する場合には、種々の問題があ
る。これは基板の段差による反射光の影響や、ウェハー
の高さ(露光面の高さ)によるフォーカスのズレ、さら
にはネガレジストの場合はレジストの膨潤によりパター
ンの蛇行等の現象を生じる。多層レジスト法はこれらの
問題を緩和する方法であるが、下層レジストに高精度で
上層レジストを転写する反応性イオンエツチングの場合
においてもアンダーカットが避けられずパターンが微細
になるほど問題となる。
こ\で第5図を参照して従来技術を説明すると、同図(
a)に示されるように基板51上に下層レジスト52を
、また下層レジスト52上にシリコンを含む上層レジス
ト53を塗布する。
次いで同図(b)に示される如く上層レジスト53をバ
ターニングし、次いで、0□を用いる反応性イオンエツ
チング(Reactive Ion Etching、
 RIE)で下層レジスト52をエツチングして同図(
C)に示されるレジストパターンを得る。上層レジスト
53はシリコンを含み、このシリコンがRIHにおいて
02と反応してSingを作るので、前記したRIHに
おいて上層レジストのパターンが十分に耐性をもつので
ある。
さらには、上層レジストにシリコンを含むものを用いず
、シリル化によって第5図(a)〜(C)を参照して説
明した場合と同様の効果を得る方法もある。
第6図(a)を参照すると、第5図い)を参照して説−
明したように上層レジスト53をパターニングした後に
、上層レジストのパターンの表面を第6図(a)に示す
如くにシリル化する。このシリル化された部分は同図に
符号53aで示す。
次に、0□を用いるRIEで下層レジスト52をエツチ
ングして第6図(b)に示されるレジストのパターンを
得る。
〔発明が解決しようとする課題〕
そこで本発明は、レジストのシリル化の技術を用いて0
.5μm以下のパターンを再現性よく高精度に形成する
方法を提供することを目的とする。
〔課題を解決するための手段] 上記の課題は、基板の表面上にレジストを塗布し、続い
て露光及び現像を行い第1のパターンを形成する工程、
第1パターンの表面及び側壁をシリル化する工程、ドラ
イエツチングによりシリル化した側壁のみを残し、第2
のパターンを形成する工程、及び第2のパターンをマス
クに基板を加工する工程を含むことを特徴とするパター
ン形成方法によって解決される。すなわち、本発明では
、再現性のよい微細パターンを形成するに当たっ鴬で、
基板上にレジスト膜を形成し露光、現像を施した後、そ
のレジスト側壁及び表面をシリル化し、ドライエツチン
グ処理を行うことによりシリル化された側壁のみを残し
、このレジストをマスクに基板を加工するものである。
〔作用〕
本発明の第1実施例は、第1図(a)〜げ)に示すよう
に、基板上にレジストを塗布し続いて露光及び現像を行
い第1のレジストパターンを形成する(第1図(C))
。続いて同図(d)に示すように第1のレジストパター
ンの表面及び側壁をシリル化させて、シリル化層15を
形成する。更にドライエツチングにより第1のレジスト
パターンの表面をエツチングし、引き続きシリル化され
ていない第1のレジストパターンをエツチングする。こ
のようにして得られた第2のレジストパターン(第1の
レジストパターンの側壁)はシリル化する条件により任
意に選択することが可能となり0.1μm〜〜0.3μ
mのパターンが精度よく形成することができる。なお、
レジストの表面をシリル化する、方法は例えば特開昭6
2−25424号公報(![I−願昭6(,1−165
[)41)に示され−こいるもので、この方法Lyよる
と、基板上に有機ポリマーから成る2層のj/シスト層
を有する構成においで、上層i/ジス目模に、紫り+線
、遠紫夕)線、電子線、X線、イオン線等を用いたりソ
グラフィ技術を用いて、所望のパターンを形成した後、
当該基板をハロゲン化アルギルシラン液、またはハロゲ
ン化アルキルシランに接触させながら、遠紫外光を照射
することによって、」−層1/ジスI・パターンにのみ
、あるいは」−層レジストパターンで被覆されていない
下層レジスl膜表面にのみ、Jz記ハロゲン化アルキル
シラン成分中の有機シリコン成分を光化学反応させて、
伺加させた後に酸素ガス、二酸化炭素等の酸化性ガスプ
ラズマ雰囲気中でドライエンヂングすることにより、1
11記有機ンリコン成分を付加させた領域をマスクとし
て、有機シリコンが付加されていない1ノジスト膜を選
択的に除去し加工するものである。
〔実施例] 以下、本発明を図示の実施例により具体的に説明するが
本発明の第1実施例は第1図(,2−示される。
イ列土 (1)  基板11+、に1/シスト12、例えばAZ
−1350J (シプレー社)なる商品名の1/ジスI
−を1.0μmV布する(第1図(a))。
(2)プリベークを110”C190秒ホットプレート
を用いて行う。
(3)紫外光(υν光) (405mm、 10mW 
/ Cf1)でマスクを通して所定の第1のパターンを
露光すると、潜像13が形成される(第1図α)))、
(4)現像液MP−312/水−1/1で2分間現像し
続いて水でリンスすると、第1図(C)に示すレジスト
12のパターンが得られる。
(5)基十反をIIMDs(ヘキサメチルジシラザン)
の蒸気中で遠紫外光DIIV光(Xe−11gランプ、
500W、 1.5mW/Cm1)で10分間照射j7
て、第1図(ci)に符号15を付したシリル化層15
を形成する。
(6)反応性イオンエツチング技術を用いてCF。
(100secm) 0.02torr、20〇−の条
件で1分間工・・ノヂングすると、シリル化された第1
パターンの−1−面及び側壁の内上面のみがエツチング
される(第1図(e))。
(7)反応性イオンエツチングで(h (100sec
m)、0゜Q2torr、25四で4分間エツチングす
ると、このエツチングによりシリル化されていない第1
のパターンがエツチングされて、第1図(f)に示す第
2のパターン16が作られる。
(8)  このようにして形成された第2のI/シスト
パターン16は、そのパターン幅が0.1μmで高さは
0.771mのものであった。
一昨て 実施例1と同様に第1のレジストパターンを形成し、実
施例1と同様に基板をIIMDs (ヘキサメチルジシ
ラザン)の蒸気中で叶V (Xe −11gランプ50
0W 15d / cn%)で今回は20分間照則した
。その後、反応性イオンエンヂングでCF。
(100secm)、0.02torr、200Wの条
件で1.5分間エツチングその後は実施例1と同様の処
理を施した。その結果、第2の1/ジス1〜パターンは
、パターン幅が0.2μmで高さは0.6μmのものが
得られた。
1& (1)基板上にPMMA (ポリメチルメタクリレート
)を1.0μm塗布する。
(2)  プリベータを170’C100秒(ホットブ
1./−) )行う。
(3)電子ビーム露光(加速電圧20kV露光星7×1
0”5C/e4で第1のパターンを露光する。
(4)現像液旧BK (メチルイソブチルケトン)で5
分間浸漬する。
(5)基板をIIMDS (ヘキサメチルジシラザン)
の蒸気中で、DUv(Xe −11gランプ、500−
115mW/c+fl)で10分間照射する。
(6)続いて、実施例1の(6)、(7)の処理を施゛
す。
(7)このようにして形成された第2のレーO;ストパ
ターンは、そのパターン幅が0.1μmで高さは0.7
μmのものであった。
なお、このようにして得られた第2のレジスI・パター
ン16は、第2図に示すように、必ず縁取りバターンと
なる。このための対処として、本発明第1実施例の応用
例では、第2のパターンをマスクに基板をエツチングし
続いて再度レジストを塗布、露光、現像を行い基板の一
部を切断する(第3図)。
第2図(a)は第1図(d)を参照して説明した工程の
後の表面にシリル化層15が形成された第1のパターン
の平面図であり、同図(b)は同図(a)のB−B線断
面図である。そして第1図(f)を参照して説明した工
程の後には、第2図(C)の平面図と同図D−D線断面
図である同図(d)に示す第2のパターン16が得られ
るものである。
こ\で、第2図(C)と(d)に示されるパターンを切
断する必要がある場合には、第3図に示される方法を用
いる。同図(a)は第1図(f)を参照して説明した工
程の後に得られた第2パターン16の平面図であり、同
図(b)は同図(a)のB−B線断面図である。
この第2のパターンから同図(e)に示されるパターン
を形成するには、第3図(a)と(b)に示される第2
のパターン16を用いて基板11をエツチングし、第2
パターンに対応するパターン17を基板11に形成する
次いで、基板11上にレジスト18を塗布し、それを、
パターン17の切断したい部分を露出するようにパター
ニングする(第3図(C))。なお、第3図(d)は同
図(C)のD−D線断面図である。引続き、レジスト1
8でお〜われない部分をエツチングすると、第3図(e
)の平面図と(f)の断面図に示されるパターンが得ら
れる。
本発明の第1実施例においては、第2パターン16が必
らず縁取りパターンとして形成される問題点を解決する
ものであり、その方法を第4図を参照して説明する。
第1図(C)を参照して説明した工程の後に、第4図(
a)に示されるように、パターン19が設けられたマス
ク20を用い、第1のレジストパターンの表面及び側壁
の一部を選択的にシリル化させる(第4図(b))。次
に、ドライエツチングにより第ルジスト パターンの表面及びシリル化されていない第1のレジス
トパターンをエツチングする(第4図(C))。
このようにして得られた第2のレジストパターン(第1
のレジストパターンの側壁の一部)は、シリル化する条
件により任意に選択することが可能となり、0.1μm
 = 0 、3μmのパターンが精度よく形成すること
ができる。
なおこのような工程にて、第2のレジストパターンを形
成することにより仔αの側壁を残すことが61催となり
、111V +7)l’M略化がJ!成できる。
次に、本発明の第2の実施例について説明する。
拠土 (1)基板11上にAZ−1350J (シプレー社)
なる商品名のレジスト12を1.0μm塗布する。
(2)  プリベータを110″C590秒(ホットプ
レート)行う。
(3)  [IV光(405nm、 10mW/ c+
fl)でマスクを通して所定の第1のパターンを露光す
る (4)現像液MF−312/水=1/1で2分間現像し
続いて水でリンスする。こ\までの工程は第1実施例の
場合と同様である。
(5)基板11をHMDS (ヘキサメチルジシラザン
)の蒸気中でマスク20を介してDUV (Xe−Hg
ランプ500W 15mW/cn)で10分間照射して
、第1のパターンの表面と側壁の一部を選択的にシリル
化してシリル化層15を形成する(第4図(a)と、同
図(b))。
(6)反応性イオンエツチング技術を用いてCF4(1
00sccm) 0.02torr、 200誓の条件
で1分間エツチングして、シリル化された第1パターン
の上面及び側壁の内上面のみをエツチングする。
(7)反応性イオンエツチングでOz (100scc
m)、0.02torr、250にで4分間エツチング
すると、このエツチングによりシリル化されていない第
1のパターンがエツチングされる(第4図(C))。
(8)このようにして形成された第2のレジストパター
ン16は、そのパターン幅が0.1μmで高さは0.7
μmのパターンが得られた。
実施例1と同様に第1のレジストパターンを形成し、実
施例1と同様に基板をHMDS (ヘキサメチルジシラ
ザン)の蒸気中でマスクを介してDIνCXe−Hgラ
ンプ500W 15mW / afl)で今回は20分
間照!4L7た6その後、反応性イオンエツチングでC
F4 (100secm)、0.02torr、 20
0Wの条件で1゜5分間エツチングその後は実施例1と
同様の処理を施した。その結果、第2のレジストパター
ンはパターン幅が0゜2μmで高さは0.6μmのパタ
ーンが得られた1、 奥−工 (1)  基板上にPMMA (ポリメチルメタクリレ
−[)を1.0μm塗布する。
(2)  ブリヘークを170°C100秒(ホットプ
レー1・)行う。
(3)電子ビーム露光(加速電圧20kV露光景7×1
0−’C/efflで第1のパターンを露光する。
(4)現像液MIBK(メチルイソブチルケトン)で5
分間浸漬する。
(5)基板をIIMDS (ヘキザ!チルジシラザン)
の蒸気中テマスクを介しテDUV (Xe−1agう7
プ、500W、15d/c+fl)で10分間照射する
(6)続いて、実施例1の(6)、 (7)の処理を施
す。
(7)  このようにして形成された第2のレジストパ
ターンはそのパターン幅が0゜l/7WIIで高さは0
.7μmのバタ・−ンが得られた。
〔発明の効果〕
以上のよ・うに本発明によれば6、通常のレジストを用
い第1のパターンを形成した後このレジストの露出部の
一部を選択的にシリル化させ、そのシリル化された側壁
のみをドライエツチング処理により第2のパターンとし
て形成1〜このレジストをマスクに基板を加工する。こ
のよ・うにして形成されたレジストパターンは、工程が
簡略化でき、0.5μm以下のパターン幅が容易乙こし
かも再現性よく得ることが可能となった。
【図面の簡単な説明】
第1図(a) −(f)は本発明第1実施例断面図、第
2図は本発明第1実施例の図で、その(a)と(C)は
平面図、υ)と(d)は断面図、 第3図は本発明第1実施例の応用例の図で、その(a)
、(C)、(e)は平面図、(1))、(d)、(f)
は断面図、第4図(a) = (C)は本発明第2実施
例断面図、第5図(a) 〜(C)及び第6図(a)と
(b)は従来例断面図である。 図中、 11は基板、 12はレジスト、 13は潜像、 14は第1のパターン、 15はシリル化層、 16は第2のパターン、 17は基板に形成されたパターン、 18はレジスト、 19はパターン、 20はマスク を示ず。

Claims (2)

    【特許請求の範囲】
  1. (1)基板(11)の表面上にレジスト(12)を塗布
    し、続いて露光及び現像を行い第1のパターン(14)
    を形成する工程、 第1パターン(14)の表面及び側壁をシリル化する工
    程、 ドライエッチングによりシリル化した側壁のみを残し、
    第2のパターン(16)を形成する工程、及び 第2のパターン(16)をマスクに基板を加工する工程
    を含むことを特徴とするパターン形成方法。
  2. (2)第1パターン(14)の表面及び側壁の一部を選
    択的にシリル化する請求項1記載のパターン形成方法。
JP15485688A 1988-06-24 1988-06-24 パターン形成方法 Pending JPH025522A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15485688A JPH025522A (ja) 1988-06-24 1988-06-24 パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15485688A JPH025522A (ja) 1988-06-24 1988-06-24 パターン形成方法

Publications (1)

Publication Number Publication Date
JPH025522A true JPH025522A (ja) 1990-01-10

Family

ID=15593405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15485688A Pending JPH025522A (ja) 1988-06-24 1988-06-24 パターン形成方法

Country Status (1)

Country Link
JP (1) JPH025522A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5342737A (en) * 1992-04-27 1994-08-30 The United States Of America As Represented By The Secretary Of The Navy High aspect ratio metal microstructures and method for preparing the same
GB2289948A (en) * 1994-06-01 1995-12-06 Mitsubishi Electric Corp Method of forming fine patterns
KR20010003465A (ko) * 1999-06-23 2001-01-15 김영환 반도체 소자의 미세 패턴 형성 방법
WO2009096371A1 (ja) * 2008-01-28 2009-08-06 Az Electronic Materials (Japan) K.K. 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法
JP2010503995A (ja) * 2006-09-14 2010-02-04 マイクロン テクノロジー, インク. 効率的なピッチマルチプリケーションプロセス
US8084186B2 (en) 2009-02-10 2011-12-27 Az Electronic Materials Usa Corp. Hardmask process for forming a reverse tone image using polysilazane

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5342737A (en) * 1992-04-27 1994-08-30 The United States Of America As Represented By The Secretary Of The Navy High aspect ratio metal microstructures and method for preparing the same
US5814414A (en) * 1992-04-27 1998-09-29 The United States Of America As Represented By The Secretary Of The Navy High aspect ratio metal microstructures and method for preparing the same
US5688723A (en) * 1994-06-01 1997-11-18 Mitsubishi Denki Kabushiki Kaisha Method of forming fine patterns
US5595941A (en) * 1994-06-01 1997-01-21 Mitsubishi Denki Kabushiki Kaisha Method of forming fine patterns
US5710066A (en) * 1994-06-01 1998-01-20 Mitsubishi Denki Kabushiki Kaisha Method of forming fine patterns
GB2289948B (en) * 1994-06-01 1998-02-04 Mitsubishi Electric Corp Method of forming fine patterns
GB2289948A (en) * 1994-06-01 1995-12-06 Mitsubishi Electric Corp Method of forming fine patterns
KR20010003465A (ko) * 1999-06-23 2001-01-15 김영환 반도체 소자의 미세 패턴 형성 방법
JP2010503995A (ja) * 2006-09-14 2010-02-04 マイクロン テクノロジー, インク. 効率的なピッチマルチプリケーションプロセス
WO2009096371A1 (ja) * 2008-01-28 2009-08-06 Az Electronic Materials (Japan) K.K. 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法
US8501394B2 (en) 2008-01-28 2013-08-06 Az Electronic Materials Usa Corp. Superfine-patterned mask, method for production thereof, and method employing the same for forming superfine-pattern
JP5290204B2 (ja) * 2008-01-28 2013-09-18 AzエレクトロニックマテリアルズIp株式会社 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法
KR101443057B1 (ko) * 2008-01-28 2014-09-22 에이제토 엘렉토로닉 마티리알즈 아이피 (재팬) 가부시키가이샤 미세 패턴 마스크 및 그 제조 방법, 및 그것을 사용한 미세 패턴의 형성 방법
US8084186B2 (en) 2009-02-10 2011-12-27 Az Electronic Materials Usa Corp. Hardmask process for forming a reverse tone image using polysilazane

Similar Documents

Publication Publication Date Title
JP3057879B2 (ja) 半導体装置の製造方法
US7527918B2 (en) Pattern forming method and method for manufacturing a semiconductor device
JPH0588375A (ja) レジストパタンの形成方法
JPH025522A (ja) パターン形成方法
US5064748A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
US6692164B2 (en) Apparatus for cleaning a substrate on which a resist pattern is formed
US6177233B1 (en) Method of forming resist pattern
JPH0778756A (ja) 微細パターン形成方法
JP3214455B2 (ja) 投影露光方法
JPH09292707A (ja) パターン形成材料及びパターン形成方法
US6896997B2 (en) Method for forming resist pattern
KR100329716B1 (ko) 고해상도리소그래피방법
JPH03283418A (ja) レジストパターン形成方法
JPH04318852A (ja) レジスト・パターン形成方法
JPH05241350A (ja) レジストパターン形成方法
JPS59155930A (ja) 微細パタ−ンの形成方法
JPH0513325A (ja) パターン形成方法
JPS58153932A (ja) 写真蝕刻方法
JPH0685070B2 (ja) レジストパターンの現像方法
JPS61121332A (ja) パタ−ン形成方法
JPH0550845B2 (ja)
JPH05313343A (ja) 位相シフトマスクの製造方法
JPS6338933A (ja) 感光性及び/または感放射線性を有する組成物及び該組成物を用いたパタ−ンの形成方法
JPS6122625A (ja) パタ−ン形成方法
JPS63316438A (ja) フォトレジストパタ−ンの形成方法