JPH05241350A - レジストパターン形成方法 - Google Patents
レジストパターン形成方法Info
- Publication number
- JPH05241350A JPH05241350A JP4039899A JP3989992A JPH05241350A JP H05241350 A JPH05241350 A JP H05241350A JP 4039899 A JP4039899 A JP 4039899A JP 3989992 A JP3989992 A JP 3989992A JP H05241350 A JPH05241350 A JP H05241350A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- resist film
- film
- exposing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 レジストパターン形成方法の改良に関し、断
面形状や寸法精度を損なうことなく、レジスト残渣のな
いレジストパターンを形成することを目的とする。 【構成】 基板１上にレジスト膜２を形成し、これをマ
スク３を介して紫外線露光したのち現像し、次にこのレ
ジスト膜２を基板１の全面にわたり短時間の紫外線露光
を行ったのち再び現像して、所望のレジストパターンを
得る。
面形状や寸法精度を損なうことなく、レジスト残渣のな
いレジストパターンを形成することを目的とする。 【構成】 基板１上にレジスト膜２を形成し、これをマ
スク３を介して紫外線露光したのち現像し、次にこのレ
ジスト膜２を基板１の全面にわたり短時間の紫外線露光
を行ったのち再び現像して、所望のレジストパターンを
得る。
Description
【０００１】
【産業上の利用分野】本発明は紫外線露光によるレジス
トパターン形成方法の改良に関する。近年、半導体ＩＣ
では高集積・高密度化の要求に対応して配線、電極、コ
ンタクトホール等のパターンの微細化が進行しており、
この傾向が今後も続くことは確実である。これらのパタ
ーニングは主にリソグラフィ法により行われる。従っ
て、微細なレジストパターンを精度良く形成しなければ
ならない。
トパターン形成方法の改良に関する。近年、半導体ＩＣ
では高集積・高密度化の要求に対応して配線、電極、コ
ンタクトホール等のパターンの微細化が進行しており、
この傾向が今後も続くことは確実である。これらのパタ
ーニングは主にリソグラフィ法により行われる。従っ
て、微細なレジストパターンを精度良く形成しなければ
ならない。
【０００２】レジストパターン形成に際し、レジスト膜
厚は次工程の処理（ドライエッチング等）に対する耐性
等により下限が決められるから、微細パターンを形成す
る場合であってもこれを薄くすることが出来ない。その
ためパターンが微細になるに従いレジストパターンを精
度良く形成することが困難となる。従って、微細なレジ
ストパターンを容易に精度良く形成する技術が望まれて
いる。
厚は次工程の処理（ドライエッチング等）に対する耐性
等により下限が決められるから、微細パターンを形成す
る場合であってもこれを薄くすることが出来ない。その
ためパターンが微細になるに従いレジストパターンを精
度良く形成することが困難となる。従って、微細なレジ
ストパターンを容易に精度良く形成する技術が望まれて
いる。
【０００３】
【従来の技術】従来の一般的なレジストパターン形成法
を説明する。先ず基板の表面にレジストを回転塗布法に
より塗布したのちこれをベーキングし、所望の膜厚のレ
ジスト膜を形成する。このレジスト膜の膜厚は次工程で
の処理（例えばドライエッチング）に対する耐性や定在
波効果等を考慮して決められる。次にこのレジスト膜を
マスクパターンを有するマスク（又はレチクル）を介し
て所定の時間だけ紫外線露光する。この露光時間はレジ
スト感度の他、露光光線がレジスト膜内で次第に減衰す
ること等を考慮して決められる。その後レジスト膜を所
定の現像液により現像して、所望のレジストパターンを
得る。
を説明する。先ず基板の表面にレジストを回転塗布法に
より塗布したのちこれをベーキングし、所望の膜厚のレ
ジスト膜を形成する。このレジスト膜の膜厚は次工程で
の処理（例えばドライエッチング）に対する耐性や定在
波効果等を考慮して決められる。次にこのレジスト膜を
マスクパターンを有するマスク（又はレチクル）を介し
て所定の時間だけ紫外線露光する。この露光時間はレジ
スト感度の他、露光光線がレジスト膜内で次第に減衰す
ること等を考慮して決められる。その後レジスト膜を所
定の現像液により現像して、所望のレジストパターンを
得る。
【０００４】
【発明が解決しようとする課題】前述のように、露光光
線はレジスト膜内で次第に減衰するから、膜の表面側よ
り基板側の方が露光量が少ない。従って、レジスト膜厚
が大きい場合には、現像後のレジストパターンのホール
部分やスペース部分の底にレジスト残渣を生じ易い（ポ
ジレジストの場合）。レジスト残渣があると、次工程で
の処理（エッチング）を阻害する。一方、露光量を全体
として増加させればこのレジスト残渣は生じなくなる
が、膜の表面側では露光過多となり、微細なレジストパ
ターンの断面形状や寸法精度を損なうことになる。これ
は次工程でのエッチングにより得られる下地のパターン
の寸法精度を損なうことになる。
線はレジスト膜内で次第に減衰するから、膜の表面側よ
り基板側の方が露光量が少ない。従って、レジスト膜厚
が大きい場合には、現像後のレジストパターンのホール
部分やスペース部分の底にレジスト残渣を生じ易い（ポ
ジレジストの場合）。レジスト残渣があると、次工程で
の処理（エッチング）を阻害する。一方、露光量を全体
として増加させればこのレジスト残渣は生じなくなる
が、膜の表面側では露光過多となり、微細なレジストパ
ターンの断面形状や寸法精度を損なうことになる。これ
は次工程でのエッチングにより得られる下地のパターン
の寸法精度を損なうことになる。
【０００５】本発明はこのような問題を解決して、断面
形状や寸法精度を損なうことなく、現像後のレジスト残
渣の発生を防止することが可能なレジストパターン形成
方法を提供することを目的とする。
形状や寸法精度を損なうことなく、現像後のレジスト残
渣の発生を防止することが可能なレジストパターン形成
方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】この目的は、本発明によ
れば、基板上のレジスト膜をマスクを介して露光したの
ち現像する工程と、その後該レジスト膜を追加露光した
のち現像する工程とを含むことを特徴とするレジストパ
ターン形成方法とすることで、達成される。
れば、基板上のレジスト膜をマスクを介して露光したの
ち現像する工程と、その後該レジスト膜を追加露光した
のち現像する工程とを含むことを特徴とするレジストパ
ターン形成方法とすることで、達成される。
【０００７】
【作用】露光光線はレジスト膜内で次第に減衰するか
ら、基板の近くで露光不足になって現像後にレジスト残
渣を生じ易い。本発明は、露光を本露光と追加露光の二
度に分けて行うものであり、追加露光の際には既に本露
光に対する現像処理がなされているから、レジスト残渣
が生じていても露光光線は減衰することなくレジスト残
渣を露光する。従って、合計の露光量を増加することな
く現像後のレジスト残渣を消滅させることが出来る。
ら、基板の近くで露光不足になって現像後にレジスト残
渣を生じ易い。本発明は、露光を本露光と追加露光の二
度に分けて行うものであり、追加露光の際には既に本露
光に対する現像処理がなされているから、レジスト残渣
が生じていても露光光線は減衰することなくレジスト残
渣を露光する。従って、合計の露光量を増加することな
く現像後のレジスト残渣を消滅させることが出来る。
【０００８】図２は露光量と現像後のレジスト膜厚との
関係を示すグラフである。同図によれば、露光量が現像
後に薄いレジスト膜が残る値ならば、その露光量を僅か
に増加させることによりレジスト膜がゼロになることが
分かる。従って、レジスト残渣を薄い残膜と考えれば、
ごく短時間の追加露光を行うことにより、レジスト残渣
を消滅させることが出来ることになる。一方、同図よ
り、露光量が現像後のレジスト膜厚がゼロとなる最小値
を大幅に下回れば（例えば30％以下）、現像後の膜厚減
少は僅少であることが分かる。従って、追加露光にはマ
スク（レチクル）を使用しない全面一括露光でよく、装
置もプロセスも簡単でよい。
関係を示すグラフである。同図によれば、露光量が現像
後に薄いレジスト膜が残る値ならば、その露光量を僅か
に増加させることによりレジスト膜がゼロになることが
分かる。従って、レジスト残渣を薄い残膜と考えれば、
ごく短時間の追加露光を行うことにより、レジスト残渣
を消滅させることが出来ることになる。一方、同図よ
り、露光量が現像後のレジスト膜厚がゼロとなる最小値
を大幅に下回れば（例えば30％以下）、現像後の膜厚減
少は僅少であることが分かる。従って、追加露光にはマ
スク（レチクル）を使用しない全面一括露光でよく、装
置もプロセスも簡単でよい。
【０００９】
【実施例】本発明に基づくレジストパターン形成方法の
実施例を、図１を参照しながら説明する。図１ (a)〜
(e) は本発明の実施例を工程順に示す模式断面図であ
る。同図において、１は半導体ウェーハ等の基板、２は
レジスト膜、３は所望のパターンを備えたマスク（露光
装置が縮小投影型であれば、所望のパターンを拡大した
（例えば５倍）マスクパターンを備えたレチクル）であ
る。
実施例を、図１を参照しながら説明する。図１ (a)〜
(e) は本発明の実施例を工程順に示す模式断面図であ
る。同図において、１は半導体ウェーハ等の基板、２は
レジスト膜、３は所望のパターンを備えたマスク（露光
装置が縮小投影型であれば、所望のパターンを拡大した
（例えば５倍）マスクパターンを備えたレチクル）であ
る。
【００１０】先ず基板１の表面にポジレジストを回転塗
布法により塗布したのちこれをベーキングし、所望の膜
厚（例えば1.18μm ）のレジスト膜２を形成する（図１
(a)参照）。次にレジスト膜２をマスク３を介して紫外
線露光する（図１(b) 参照）。この露光時間はレジスト
膜２の感度と膜厚に対する最適値（例えば300 msec）の
80％（例えば240 msec）程度とする。その後このレジス
ト膜２を所定の現像液により現像する（現像時間は、例
えば60秒）。露光時間を少な目としたため、この現像に
よってレジスト膜２の被露光部は完全には除去されず、
基板１上にレジスト残渣を生じる（図１(c) 参照）。
布法により塗布したのちこれをベーキングし、所望の膜
厚（例えば1.18μm ）のレジスト膜２を形成する（図１
(a)参照）。次にレジスト膜２をマスク３を介して紫外
線露光する（図１(b) 参照）。この露光時間はレジスト
膜２の感度と膜厚に対する最適値（例えば300 msec）の
80％（例えば240 msec）程度とする。その後このレジス
ト膜２を所定の現像液により現像する（現像時間は、例
えば60秒）。露光時間を少な目としたため、この現像に
よってレジスト膜２の被露光部は完全には除去されず、
基板１上にレジスト残渣を生じる（図１(c) 参照）。
【００１１】次にレジスト膜２全面に紫外線を短時間照
射する（図１(d) 参照）。この露光時間はレジスト膜２
の感度と膜厚に対する最適値と前回の露光時間との差
（例えば60msec）程度とする（但し、露光光線の強度が
等しい場合）。その後このレジスト膜２を所定の現像液
により現像する（現像時間は、例えば60秒）。この現像
により基板１上のレジスト残渣は消滅する（図１(e) 参
照）。
射する（図１(d) 参照）。この露光時間はレジスト膜２
の感度と膜厚に対する最適値と前回の露光時間との差
（例えば60msec）程度とする（但し、露光光線の強度が
等しい場合）。その後このレジスト膜２を所定の現像液
により現像する（現像時間は、例えば60秒）。この現像
により基板１上のレジスト残渣は消滅する（図１(e) 参
照）。
【００１２】以上のレジストパターン形成方法によれ
ば、合計露光量が従来の方法による場合（即ち露光が一
回の場合）と同じであるにもかかわらず、最終的に得た
レジストパターンは、ホールやスペースに残膜を生じな
くなり、しかも断面形状の崩れや寸法精度の低下はなか
った。
ば、合計露光量が従来の方法による場合（即ち露光が一
回の場合）と同じであるにもかかわらず、最終的に得た
レジストパターンは、ホールやスペースに残膜を生じな
くなり、しかも断面形状の崩れや寸法精度の低下はなか
った。
【００１３】本発明は以上の実施例に限定されることな
く、更に種々変形して実施出来る。例えば、追加露光は
必ずしも基板１全面に行う必要はなく、基板１上のパタ
ーン形成領域等に限定して行っても良い。
く、更に種々変形して実施出来る。例えば、追加露光は
必ずしも基板１全面に行う必要はなく、基板１上のパタ
ーン形成領域等に限定して行っても良い。
【００１４】
【発明の効果】以上説明したように、本発明によれば、
断面形状や寸法精度を損なうことなく、現像後のレジス
ト残渣の発生を防止することが可能なレジストパターン
形成方法を提供することが出来、半導体ＩＣの製造歩留
り向上に寄与する。
断面形状や寸法精度を損なうことなく、現像後のレジス
ト残渣の発生を防止することが可能なレジストパターン
形成方法を提供することが出来、半導体ＩＣの製造歩留
り向上に寄与する。
【図１】 本発明の実施例を工程順に示す模式断面図で
ある。
ある。
【図２】 露光量と現像後のレジスト膜厚との関係を示
すグラフである。
すグラフである。
１ 基板 ２ レジスト膜 ３ マスク
Claims (1)
- 【請求項１】 基板(1) 上のレジスト膜(2) をマスク
(3) を介して露光したのち現像する工程と、 その後該レジスト膜(2) を追加露光したのち現像する工
程と、を含むことを特徴とするレジストパターン形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4039899A JPH05241350A (ja) | 1992-02-27 | 1992-02-27 | レジストパターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4039899A JPH05241350A (ja) | 1992-02-27 | 1992-02-27 | レジストパターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05241350A true JPH05241350A (ja) | 1993-09-21 |
Family
ID=12565813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4039899A Withdrawn JPH05241350A (ja) | 1992-02-27 | 1992-02-27 | レジストパターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05241350A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010064971A (ko) * | 1999-12-20 | 2001-07-11 | 윤종용 | 반도체 공정에서의 패턴 형성 방법 |
| CN105957810A (zh) * | 2016-06-16 | 2016-09-21 | 武汉新芯集成电路制造有限公司 | 一种半导体器件的制备方法 |
-
1992
- 1992-02-27 JP JP4039899A patent/JPH05241350A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010064971A (ko) * | 1999-12-20 | 2001-07-11 | 윤종용 | 반도체 공정에서의 패턴 형성 방법 |
| CN105957810A (zh) * | 2016-06-16 | 2016-09-21 | 武汉新芯集成电路制造有限公司 | 一种半导体器件的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04115515A (ja) | パターン形成方法 | |
| US6420101B1 (en) | Method of reducing post-development defects in and around openings formed in photoresist by use of non-patterned exposure | |
| EP1292864B1 (en) | Method of reducing post-development defects in and around openings formed in photoresist by use of multiple development/rinse cycles | |
| US6566274B1 (en) | Lithography process for transparent substrates | |
| JPH05241350A (ja) | レジストパターン形成方法 | |
| JPH09218500A (ja) | レジストパターンの作製方法 | |
| EP0193543B1 (en) | Process for forming a layer of patterned photoresist | |
| JPH06267838A (ja) | レジストパターンの形成方法 | |
| JPH06110214A (ja) | レジストパターンの形成方法 | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| JPH0580492A (ja) | 位相シフト層を有するフオトマスクの製造方法 | |
| KR100422956B1 (ko) | 미세패턴형성방법 | |
| JPH06338452A (ja) | レジストパタ−ンの形成方法 | |
| KR100496815B1 (ko) | 화학적 팽창 공정을 이용한 반도체 소자 제조방법 | |
| JPH03179444A (ja) | レジストパターン形成方法 | |
| JPH03269533A (ja) | フォトマスクの製造方法およびそれに使用する基板 | |
| JPS5839779A (ja) | 写真蝕刻方法 | |
| JPS6351637A (ja) | マスク形成方法 | |
| JP2666420B2 (ja) | 半導体装置の製造方法 | |
| JPS61260242A (ja) | レジストパタ−ンの形成方法 | |
| JPS6054775B2 (ja) | ドライ現像方法 | |
| JPS61131446A (ja) | レジストパタ−ン形成方法 | |
| JPH0715870B2 (ja) | パターン形成方法 | |
| JPH05190447A (ja) | レジストパターン形成方法 | |
| JPS60123842A (ja) | ホトマスクの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |