JPS61131446A - レジストパタ−ン形成方法 - Google Patents

レジストパタ−ン形成方法

Info

Publication number
JPS61131446A
JPS61131446A JP59252690A JP25269084A JPS61131446A JP S61131446 A JPS61131446 A JP S61131446A JP 59252690 A JP59252690 A JP 59252690A JP 25269084 A JP25269084 A JP 25269084A JP S61131446 A JPS61131446 A JP S61131446A
Authority
JP
Japan
Prior art keywords
layer
resist
lower layer
pattern
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59252690A
Other languages
English (en)
Inventor
Yoshio Yamashita
山下 吉雄
Takaharu Kawazu
河津 隆治
Toshio Ito
伊東 敏雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP59252690A priority Critical patent/JPS61131446A/ja
Publication of JPS61131446A publication Critical patent/JPS61131446A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は半導体装置等の製造に用いられるサブミクロ
ンオーダの微細なレジストパターンを形成する方法に関
する。
(従来の技術) 近年、半導体装置等の高集積化の要求が益々高まってき
ており、これに伴ない、微細パターンの形成に関する技
術的要請も益々厳しいものとなってきている。かかる要
請に答える微細加工技術として、電子線、X線及び短波
長紫外線等の電子放射線により、レジストパターンを形
成し、然る後、イオン、プラズマ等を用いたドライエツ
チングによって、レジストパターンを精度良く基板等の
下地層に転写する方法が必要とされている。
ところで、このような微細加工に用いるレジストの特性
として、当然に嵩解像度、高感度及び高ドライエツチン
グ耐性が要求されている。しかしながら、大規模集積回
路(LSI)等の場合には、基板を始めとするウェハの
表面は凹凸面である場合が多い、このような凹凸のある
面上でのレジスト層のパターニングは、これら凹凸によ
る反射の影響を受けるため、パターン寸法が変化を受は
易く、レジストパターンを設計通りの寸法に納めること
が困難であった。
−まだ、電子線露光の場合には、下地層側からの電子の
バックスキャタリングの影響を受は易いと共に、近接効
果の影響を受は易く、これがため、 ゛パターンに劣化
をきたし、奇麗で、シャープなレジストパターンが選ら
れないという欠点があった。
これらのパターンの劣化を防止するため、多層レジスト
を用いるPGM(Portable Conforma
ble Masking)方式が提案された(文献: 
J、Vac、Technol。
1B[81,(Nov、/Dec、1979) 9.1
B89〜p、1871) 。
この方式は簡便であると共に、微細パターンの形成に有
利である。そこで使用されているレジストは下層にポリ
メチルメタクリレートを用い、上層にAz −1350
(Shjplep社製の商品名)等を用いた多層構造の
フォトレジスト層である。
(この発明が解決しようとする問題点)しかしながら、
このレジストで7スペクトレシオの高いパターンを作っ
たとしても、下層のポリメチルメタクリレートは耐エツ
チング性が劣るため、このレジストパターンを用いてド
ライエツチングを□行うと、パターン自体の形がくずれ
、結局は転写パターンとして奇麗で、シャープなパター
ンが得られないという欠点があった。
この発明の目的はPCI方式によるパターニングにおい
て、高解像度で、アスペクトレシオの高いパターンでし
かもドライエツチング耐性の優れたレジストパターンを
形成する方法を提供することにある。
(問題点を解決するための手段) この目的の達成を図るため、この発明によれば、 下地層上に短波長に感度をもつジアジド基とノボラック
樹脂とを含む感光材を塗布してレジスト層の下層を形成
する工程と、 この下層上にノボラックナフトキノンジアジドスルフォ
ン酸エステルを塗布してレジスト層の上層を形成する工
程と、 この上層に遠紫外線を選択的に照射する工程と。
この上層を有機溶媒で現像しパターニングする工程と、 この上層及び下層の露出面の全面に遠紫外線を照射する
工程と、 露出したこの下層を現像する工程と を具えることを特徴とする。
(作用) このように、この発明ではレジスト層の上層をノボラッ
クナフトキノンジアジドスルフォン酸エステル(以下、
単にLMRと称する)で形成し、下層を短波長に感度を
もつジ°アジド基とノボラック樹脂とを含む感光材で形
成しているので、高解像度で7スペクトレシオが高く、
しかも、耐ドライエツチング性の高いレジストパターン
を形成することが出来、従って、下地層に奇麗でシャー
プな転写パターンを形成することが出来る。
このようなレジストパターンが得られる理由は、 LM
Rが遠紫外線に対し解像度が高いこと、 LMRの展開
溶媒及び現像溶媒が前述の感光材を侵さないこと、LM
Rが遠紫外領域で吸収が非常に大きいこと(例えば、2
50n層で12終鳳)及びこの感光材が250nm付近
で光の透過が比較的良く、高感度であることに起因する
ものと考えられる。
(実施例) 以下1図面を参照してこの発明の一実施例につき説明す
る。
第1図(^)〜(E)はこの発明のレジストパターン形
成方法の一例を説明するための工程図゛であり、各図は
この工程の主要段階でのウェハの状態を路線的に断面図
で示したものである。従って、これらの各構成成分の形
状、寸法及び配置関係はこの発明が理解出来る程度に概
略的に示しであるにすぎない。
下地層iを例えばSi基板とし、この表面上の一部分に
は適当な層2例えば0.8路−の厚さのSi0層が形成
されていて表面に段差が形成されているとする。当然の
ことであるが、この下地層lの表面は平担面であっても
良い、そしてこの基板の表面上にレジスト層の一部分を
構成する下M3を塗布して形成し、第1図(^)に示す
ようなウェハを得る。この場合、下層3の材料として、
短波長に感度をもつジアジド基とノボラック樹脂とを含
む感光材を用い、これを1.57zs程度の厚みにスピ
ンコーティングして形成する。ここで短波長とは、この
場合には280am程度よりも短い波長とする。また、
この感光材としては1例えば5hipley社製のAZ
−2400(商品名)を用いるのが好適である。然る後
、約80℃の温度で約20分間このウェハのベーキング
を行う。
次に、レジスト層の一部分を構成する上層4をこの下層
3の上側に塗布して形成して、レジスト層5を得、第1
図(B)に示すようなウェハを得る。この場合、この上
層4の材料としてノボラックのナフトキノンジアジドス
ルフォン酸エステル(IJR)!用い、このl、MRを
モノクロルベンゼンに溶解させて下層3上に0.5ル■
程度の厚さにスピンコーティングする。そして、このウ
ェハを約80℃の温度で約20分間ベーキングする。
次に、このLNRの上層4 (LMR層ともいう)に、
パターン溝を形成する対応箇所に不透過部8aを有し残
りの部分を透過mobとしたフォトマスク6を、密着さ
せ、然る後、例えば200n1〜300n麿程度の遠紫
外線uvを用いて、約50sJ7+:s ”のドーズ量
で、この上層4に選択照射を行い、よって、このLMR
層4にフォトマスクパターンを転写する(第1図(C)
 ) 。
次に、適当な有機溶媒を用いて、このLMR層4を現像
すると、フォトマスク6の不透過118aの下側の遠紫
外線が当らなかった箇所に溝軸が形成されて下側の下層
3の表面が露出する。ナフトキノンジアジド系の感光剤
を用いる場合1通常はアルカリ現像液(水溶液)を用い
るので、L)11層4の現像に有機溶媒を使用し、この
有機溶媒として例えt(酢酸エステル系、アルキルケト
ン系、シクロヘキサノン、その他の好適な有機溶剤を用
いることが出来る。
次に、必ずしも必要としないが、平行平板型プラズマエ
ツチング装置によって通常の方法で、このウェハに対し
アッシングを行う、このアッシングの条件は、例えば、
酸素ガス(02)流量を205CCMとし、パワー密度
をO,Q8W/c■2とし、エチング圧(ガス圧)を5
0Paとして3分間行った。
このようにして得られたウニI\の残存するLMR層4
及び溝4a内で露出した下層3の表面の全面に対し、例
えばKrFエキシマレ−てを用いて、遠紫外線uvの一
括照射を行う(第1図(D) ) 、この場合にドーズ
量を例えば200層J/C12程度とし行った。
次に、このアルカリ現像液を用いてレジスト層5の現像
を行って、溝4aに露出した下層3の部分を溶解除去し
、113aを形成゛する(第1図(E) ) 。
これら溝4a及び3aがレジストパターンのパターン溝
7である。この場合、このアルカリ現像液として1例え
ば5hipley社製のAZ−2401(商品名)と水
とをl:4の体積比の割合で混合させた溶液を用い、約
23℃の温度で30秒間現像を行った。
このよにして形成されたレジストパターンを走査型電子
類Wi鏡で観察したところ、はぼ矩形状の奇麗でかつシ
ャープなレジストパターンが形成されていることが確認
されたと共に、0.511−■のラインアンドスペース
が解像されていることも確認された。゛ さらに、このレジストパターンは下地層1の表面の一部
分に形成されたSi0層による段差の影響を受けず、パ
ターン劣化を生じていないことも確認された。
ところで、この下層3として用いた轟Z−2400゜L
NR及び従来用いられていたポリメチルメタクリレート
のそれぞれについて、プラズマ耐性を試験したところ、
次のような結果が得られた。
この試験を、酸素ガス流量を20!90CMとし、パワ
     ′−密度を0.1811/cm′2とし、ガ
ス圧を20Paとし及びエツチング時間を5分間とした
エツチング条件で行ったところ、AZ−2400JtO
,5$11 、 LMRlto、4棒鵬及びポリメチル
メタクリレートは1.1 %mという勺チング深さの結
果が得られた。この結果から、この発明に使用したレジ
スタ層は耐ドライエツチング性が少なくとも従来よりは
2倍以上向上していることが分った。
尚、上述した実施例はこの発明の一例であっ−て、これ
に限定されるものではないこと明らかである0例えば、
下地層は基板以外の他の層であっても良い。
(発明の効果) 上述した説明からも明らかなように、この発明によるレ
ジストパターン形成方法によれば、レジスト材料として
、その下層に短波長に感度をもつジアジド基とノボラッ
ク樹脂とを含む感光剤を用い、かつ上層に7ボラツクの
ナフトキノンジアジドスルフォン酸エステルを用いてい
るので、高解像度で、アスペクトレシオの高いパターン
でしかもドライエツチング耐性の優れた奇麗でシャープ
なサブミクロンのオーダのレジストパターンを形成する
ことが出来る。
従って、この発明のレジストパターン形成方法は超LS
I等のような高集積化した半導体装置の製造に使用して
好適である。  。
【図面の簡単な説明】
第1図(A)〜(E)はこの発明のレジストパターン形
成方法を説明するための工程図である。 l・・・下地層、     2・・・暦3・・・下層、
      3a・・・示層の溝4・・・上層、   
    4a”・上層の溝5・・・レジスト層、   
 6・・・フォトマスク8a・・・不透過部、6b・・
・透過部7・・・パターン溝。

Claims (1)

  1. 【特許請求の範囲】  下地層上に短波長に感度をもつジアジド基とノボラッ
    ク樹脂とを含む感光材を塗布してレジスト層の下層を形
    成する工程と、 該下層上にノボラックナフトキノンジアジドスルフォン
    酸エステルを塗布してレジスト層の上層を形成する工程
    と、 該上層に遠紫外線を選択的に照射する工程と、該上層を
    有機溶媒で現像しパターニングする工程と、 該上層及び下層の露出面の全面に遠紫外線を照射する工
    程と、 露出した該下層を現像する工程と を具えることを特徴とするレジストパターン形成方法。
JP59252690A 1984-11-29 1984-11-29 レジストパタ−ン形成方法 Pending JPS61131446A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59252690A JPS61131446A (ja) 1984-11-29 1984-11-29 レジストパタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59252690A JPS61131446A (ja) 1984-11-29 1984-11-29 レジストパタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS61131446A true JPS61131446A (ja) 1986-06-19

Family

ID=17240883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59252690A Pending JPS61131446A (ja) 1984-11-29 1984-11-29 レジストパタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS61131446A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01158451A (ja) * 1987-09-25 1989-06-21 Toray Ind Inc 水なし平版印刷板の製版方法
US5455145A (en) * 1988-12-24 1995-10-03 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing double layer resist pattern and double layer resist structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01158451A (ja) * 1987-09-25 1989-06-21 Toray Ind Inc 水なし平版印刷板の製版方法
US5455145A (en) * 1988-12-24 1995-10-03 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing double layer resist pattern and double layer resist structure

Similar Documents

Publication Publication Date Title
JP3355239B2 (ja) パターンの形成方法
JPH0471222A (ja) パターン形成方法
JPH0364860B2 (ja)
TW201723669A (zh) 使用極紫外光微影技術之基板圖案化方法
US4859573A (en) Multiple photoresist layer process using selective hardening
JPH05326358A (ja) 微細パターン形成方法
JPS61131446A (ja) レジストパタ−ン形成方法
JP2002148809A (ja) レジスト基板の製造方法及びレジスト基板
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
JPH0431858A (ja) マスクの製作方法
JPS62245251A (ja) レジストパタ−ン形成方法
JPS59141230A (ja) パタ−ン形成方法
JPH03283418A (ja) レジストパターン形成方法
JPS61241745A (ja) ネガ型フオトレジスト組成物及びレジストパタ−ン形成方法
JPH02156244A (ja) パターン形成方法
JPH0458170B2 (ja)
JPS63157421A (ja) レジストパタ−ン形成方法
JPS646448B2 (ja)
JPS62284356A (ja) レジストパタ−ン形成方法
JPH0425114A (ja) レジストパターン形成方法
JPH02171754A (ja) レジストパターンの形成方法
JPH05241350A (ja) レジストパターン形成方法
JPS62165651A (ja) レジストパタ−ンの形成方法
JPH01239928A (ja) パターン形成方法
JPH1055059A (ja) フォトマスクの製造方法および半導体集積回路装置の製造方法