JPS6351637A - マスク形成方法 - Google Patents

マスク形成方法

Info

Publication number
JPS6351637A
JPS6351637A JP61193909A JP19390986A JPS6351637A JP S6351637 A JPS6351637 A JP S6351637A JP 61193909 A JP61193909 A JP 61193909A JP 19390986 A JP19390986 A JP 19390986A JP S6351637 A JPS6351637 A JP S6351637A
Authority
JP
Japan
Prior art keywords
resist
layer
mask
resist layer
ion beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61193909A
Other languages
English (en)
Inventor
Masaaki Takizawa
正明 滝沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP61193909A priority Critical patent/JPS6351637A/ja
Publication of JPS6351637A publication Critical patent/JPS6351637A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/7045Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマスク形成方法に関する。本発明は特に、半4
体のレジストプロセスに好適に利用でき、複数のレジス
ト層を形成しイオンビームで高速露光を行うパターン形
成用のマスク形成方法として具体化することができる。
〔発明の(概要〕
本発明のマスク形成方法は、基板上にイオンビームに感
光する第1のレジスト層を平坦に形成し、第1のレジス
ト層上に第2のレジスト層を形成し、第2のレジスト層
を露光させて、これを選択的に除去し、前記第2のレジ
スト層をマスクにして、前記第1のレジスト層をイオン
ビームにより選択的に露光するという方法を採ることに
よって、基板上に微細なパターン形成用のマスクを正確
且つ高速に形成できるようにしたものである。
〔従来の技術〕
半導体の製造工程において、半導体基板上にパターンを
形成するためレジスト・プロセスと呼ばれる工程が行わ
れる。
例えば第3図に示す如く、従来の単層レジスト・プロセ
スは、半導体基板11上にレジスト12を1層塗布し、
露光、現像を行ってパターンを形成している。
また最近では、特開昭52−18320号などに見られ
るように、2層レジスト・プロセスの1つでPCM(P
ortable Conformable Mask 
)法と呼ばれる方法が行われている。例えば第4図に示
す如く、レジストを2層構造として、UV(紫外線)レ
ジストを使った上層レジスト23と基板21との間に基
板の段差を平坦化し基板からの反射光を吸収するDUV
 (遠紫外線)レジストを使った下層レジスト22を入
れた技術が行われている。これは上層のUVレジスト2
3をUV光25により縮小投影露光してバターニングし
く同図(a)参照)、現像処理した後、この上層のU■
レジストパターン23をマスクとして下層のDUVレジ
スト22をDUV光24により全面露光して(同図中)
参照)、現像処理することによって所望のパターン形成
用マスクを形成するものである(同図(C)参照)。
〔発明が解決しようとする問題点〕
ところが、上記のような従来の単層レジスト・プロセス
あるいはPCM法を使ってパターン形成用のマスクを形
成する場合、以下に述べる問題点がある。
単層レジスト法は、第3図に示す如くマスク13などに
よって選択的に露光させる光14がレジスト12表面の
凹凸や基板の段差部11′で反射され、この反射光14
′が露光範囲に影響を与えるため、理想の分布と異なる
パターンが形成されるという問題がある。この問題は半
導体の集積化・高密度化が進みパターンが微細化するに
従って大きくなり、サブミクロン単位のパターン形成で
は無視できなくなってきている。
PCM法は上記単層レジスト法の問題を解決するもので
はあるが、第4図の工程断面図に示す如く、DUVレジ
ストを使った下層レジスト22をDUV光24によって
露光するため、露光時間が長く(5〜10分)、製造工
程に時間がかかるという問題がある。これはDUVレジ
ストの感度が低く、また強いDUV光の光源がないため
である。
また従来のPCM法は、下層レジスト22の露光を光(
特にDUV光)で行っているため、光の波長より小さい
パターンの形成はできないという問題がある。
比較的高い出力の得られるイオンインプランテーション
などのイオンビーム源を使うことが考えられ、確かにこ
れによると露光時間を短くできるが、マスクド・イオン
ビーム法に見られるように、イオンは物質中への透過性
が高く、イオンを選択的に透過させるための全面露光用
マスクを薄く、しかも機械強度を持たせて作ることは容
易でなかった。
本発明は上記のような問題点に鑑みてなされたもので、
レジストの露光時間を短くすることによって、マスク形
成工程を高速化すると共に、微細なパターンを高解像度
で形成することが可能なマスク形成方法を提供すること
を目的とする。
〔問題点を解決するための手段〕
本発明は上記問題点を解決するため以下の方法をとる。
すなわち本発明は、第1図に例示する如く基板1上にイ
オンビーム4に感光する第1のレジスト層2を形成し、
該第1のレジスト層2の表面2′をほぼ平坦な面にする
工程と、前記第1のレジスト層2上に第2のレジスト層
3を形成する工程と、前記第2のレジスト層3を露光し
、該第2のレジスト層3を選択的に除去する工程と、前
記第2のレジスト層3をマスクにして、前記第1のレジ
スト層2をイオンビーム4により選択的に露光する工程
からなるものである。
本発明のマスク形成方法を後記詳述する本発明実施例の
マスク形成工程を示す第1図(a)〜(g)を用いて説
明すると、次のとおりである。
本発明は、第1図に例示するように、凹凸1′のある基
板1上などに(同図(pH)イオンビーム4に感光する
第1のレジスト層2を形成して、該レジスト層2の表面
2′をほぼ平坦な面にしく同図(bl )、その第1の
レジスト層2上に第2のレジスト層3を形成しく同図(
C))、第2のレジスト層3をUV光または電子ビーム
などで露光しく同図(d))、その第2のレジスト層3
を現像処理することによってレジストを選択的に除去し
く同図(e))、選択的に除去された第2のレジスト層
3をマスクにして、さらに前記第1のレジスト層2をイ
オンビーム4により選択的に露光しく同図(f))、第
1のレジスト層2を現像処理することによって同図(g
)の如くパターン形成用のマスクを形成する。
このように、本発明は第1のレジスト層2の露光に高い
出力が得られるイオンビーム4を使うため、感度の低い
DUVレジストにDUV光源を照射した場合の露光時間
(5〜10分)と比べて例えば露光時間を1分程変と短
く済ませることができ、短時間で工程を完了できる。
また、従来のように露光にDUV光などを使うと波長の
長さより小さなパターンは形成できないが、イオンビー
ムだと波長による制限がなり、微細なパターンであって
も安定した解像度が得られる。
〔作用〕
上記したように本発明のマスク形成方法は、選択的に除
去された第2のレジストN3をマスクにして、第1のレ
ジスト層2をイオンビーム4を使って露光するため、露
光時間が短くなり、マスクの形成が高速化できる。また
、第1のレジスト層2の露光に使用する光源が波長の長
さに形成パターンの限界があるUV光などと異なり、イ
オンビームを使って露光するため、微細なパターンを高
い解像度で露光することが可能となる。
〔実施例〕
以下、本発明のマスク形成方法を図面を参照しながら詳
細に説明する。なお当然のことであるが、以下の実施例
は本発明の一例を示すもので、本発明はこの例にのみ限
定されない。
第1図(al〜(g)は本発明の一実施例のマスク形成
工程を示す断面図である。第2図は第2レジスト層と第
2レジスト層の間に金属膜をいれた別の実施例の断面図
である。
第1図に示す如く、本実施例はパターンを形成する半導
体基板1上にすでに凹凸1′が形成されている場合でも
(同図(al参照)、第1のレジスト層2 (以下「下
層レジストjともいう)を基板1上に塗布して表面2′
を平坦化すると共にこれをベーキングするものであり、
このため平坦でない基板についても有効である。(同図
(bl参照)。本実施例ではイオンビームに感光する下
層レジスト2としてPMMA (ポリメチルメタクリレ
ート)から成るレジストを用いた。
次に前記下層レジスト2上に第2のレジスト層(以下「
上層レジストJともいう)3を塗布して下層レジスト2
と同様にベーキングを行う (同図(C)参照)。上層
レジスト3にはUVレジストとしてDPR−2600(
商品名)あるいは電子ビームレジストとしてのPMMA
を用いた。
そして前記上層レジスト3を、本実施例ではU■(紫外
)光を用いて縮小投影露光法により露光を行い、照射部
分3′のレジストを可溶化させる(同図(di参照)。
この可溶化部分を現像液にて除去すると同図(elの状
態になる。本実施例では上層レジストの露光にUV光を
使用したが、この他にも電子ビームを使って直線描画法
によりバターニングする方法を用いることもできろ。こ
の場合、上層レジストに照射した電子ビームが後方の基
板によって散乱するのを下層レジストが抑制するため近
接効果を軽減することができる。また上層レジストの露
光にエキシマレーザなどを用いることもできる。
さらに今度は、前記上層レジスト3をマスクにして、前
記下層レジスト2をイオンビーム4により全面露光を行
う (同図ff)参照)。
イオンビームは、電気を帯びたイオン原子(例えばB“
)に電圧をかけて加速させることにより、その照射を行
うことできる。最近ではイオンインプランテーションに
より高い出力の一括露光用に使えるイオンビーム源を得
ることができる。イオンビームの出力調整は加速電圧を
変えることにより容易に行え、露光範囲を制御できるの
で、レジストの厚さに応じたイオンビーム出力が選択で
きる。
またイオンビームは、物質中への透過性が光に比べて高
いという特徴がある。このため従来のPCM法において
、例えば第4図(blのAで示す部分などにDUV光の
吸収率の高い上層レジストが拡散して薄い膜が形成され
る場合などに、DUV光で下層レジストを露光しようと
すると露光強度に影響が出て解像度が低下することがあ
ったが、イオンビームを使うと薄い拡散層は透過して下
層レジストを露光するためコントラストを高くとること
が可能で、拡散層に影響されにくい安定した解像度を得
ることができるという利点がある。
イオンビームの種類としては、種々のものを採用できる
が、水素やヘリウム等を使った比較的軽いイオンビーム
がより好ましい。その理由は、軽いイオンの方が低い加
速電圧で厚いレジストを露光できる点にある。なお本実
施例では、ボロンイオン(B゛)を用いたイオンビーム
を使い、加速電圧は200KeV、ドース量は2 X 
10”cn+−”の条件下で下層レジスト2の全面露光
を行った。
そして、前記上層レジスト3と同様に下層レジスト2の
露光によって可溶化した部分を現像、除去して半導体の
パターン形成用マスクができる(1A1図(gl参照)
このように本実施例の方法を用いることによって下層レ
ジストの露光が1分程度で完了するため、従来のDUV
光で5〜10分要していた露光時間を大幅に短縮でき、
工程のスピードアンプを図ることができた。
また微細なパターンを高解像度で得ることができた。
このように本発明ではイオンビームを用いるので、その
他のもの、例えばレーザビームがせいぜい0.2〜0.
3μ程度しか露光出来ないのに対し、例えば0.1 μ
の微細なパターンを露光できる。これはイオンビームの
波長が短いことによる利点である。
また本発明は、上記実施例からも理解されるように、第
1のレジスト層2を厚くとる態様を用いることができ、
従ってエツチングマスクとして用いるのが最適であるが
、イオンインプランテーションの時のマスクとしても使
用できる。
次に本発明の別の実施例について述べる。即ち本発明は
、第2図に示す実施例のように、第1のレジスト層2と
第2のレジスト層3との間に金属膜薄膜層5を介するこ
ともできる。この場合、第2のレジスト層3を露光・現
像処理後、これをマスクにして金属薄膜層5を選択的に
エツチング除去し、その後前記実施例と同様にイオンビ
ームで露光・現像処理を行う。こうすることによって、
第1のレジスト層(下層)2と第2のレジスト層(上層
)3とが金属膜薄膜層5によって分離され、上層のレジ
ストの露光・現像が下層のレジストに悪影響を及ぼすこ
とがなくなる。さらに、下層のレジストを透過性の高い
イオンビームで露光する場合に、露光させない部分は金
属薄膜層5が確実なストッパとなりイオンビームを透過
させないため、所望のパターンが形成できる。(なお特
公昭60−55825号にこのような金属薄膜を用いた
技術が開示されているが、この従来例では本発明の工程
の高速化・微細パターンの高解像での形成が可能という
効果は果たせない)。
〔発明の効果〕
上記したように、本発明のマスク形成方法を用いること
によって、下層レジストの露光時間を短縮することが出
来るため、マスク形成工程の処理が短時間で出来ると共
に、微細なパターンを高解像度で形成することが可能に
なり、コントラストの高い良好なパターン形状が得られ
る。
【図面の簡単な説明】
第1図(a)〜fg)は本発明の一実施例に係るマスク
形成工程を工程順に示す断面図であり、第2図は別の実
施例の断面図である。第3図は従来例の断面図であり、
第4図は従来のPCM法の工程断面図である。 1・・・・基板、1′・・・・凹凸、2・・第1のレジ
スト層(下層レジスト)、2′・・・・・・・・ 表面
、3・・・・・・・・第2のレジスト層(上層レジスト
)、4・・・・イオンビーム、5・・・・U■光(また
は電子ビーム)、6・・・・金属薄膜層。

Claims (1)

  1. 【特許請求の範囲】 1、基板上にイオンビームに感光する第1のレジスト層
    を形成し、該第1のレジスト層の表面をほぼ平坦な面に
    する工程と、 前記第1のレジスト層上に第2のレジスト層を形成する
    工程と、 前記第2のレジスト層を露光し、該第2のレジスト層を
    選択的に除去する工程と、 前記第2のレジスト層をマスクにして、前記第1のレジ
    スト層をイオンビームにより選択的に露光する工程とか
    らなるマスク形成方法。
JP61193909A 1986-08-21 1986-08-21 マスク形成方法 Pending JPS6351637A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61193909A JPS6351637A (ja) 1986-08-21 1986-08-21 マスク形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61193909A JPS6351637A (ja) 1986-08-21 1986-08-21 マスク形成方法

Publications (1)

Publication Number Publication Date
JPS6351637A true JPS6351637A (ja) 1988-03-04

Family

ID=16315756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61193909A Pending JPS6351637A (ja) 1986-08-21 1986-08-21 マスク形成方法

Country Status (1)

Country Link
JP (1) JPS6351637A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02976A (ja) * 1988-04-18 1990-01-05 Nippon Telegr & Teleph Corp <Ntt> 微細パターン形成方法
WO1992012466A1 (en) * 1990-12-27 1992-07-23 Japan Synthetic Rubber Co., Ltd. Method of forming minute resist pattern

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02976A (ja) * 1988-04-18 1990-01-05 Nippon Telegr & Teleph Corp <Ntt> 微細パターン形成方法
WO1992012466A1 (en) * 1990-12-27 1992-07-23 Japan Synthetic Rubber Co., Ltd. Method of forming minute resist pattern
US5340702A (en) * 1990-12-27 1994-08-23 Japan Synthetic Rubber Co., Ltd. Method of forming fine resist pattern

Similar Documents

Publication Publication Date Title
JP2654450B2 (ja) レジスト・パターンの形成方法
JPH04115515A (ja) パターン形成方法
JPS6351637A (ja) マスク形成方法
JPS5819127B2 (ja) 微細パタ−ン形成方法
TW200300962A (en) Improved lithography process for transparent substrates
JPH0653106A (ja) 微細レジストパターンの形成方法
JPS62245251A (ja) レジストパタ−ン形成方法
JPH02140914A (ja) 半導体装置の製造方法
JPH05241350A (ja) レジストパターン形成方法
KR20000043248A (ko) 반도체 소자의 마스크 제조방법
JPH01239928A (ja) パターン形成方法
JP2666420B2 (ja) 半導体装置の製造方法
JPH022568A (ja) パターン形成方法
KR19990065144A (ko) 반도체 소자의 투과율 조절 마스크 제조 방법
JPH03179444A (ja) レジストパターン形成方法
KR100399889B1 (ko) 반도체소자의감광층패턴형성방법
JPH02198133A (ja) 微細パターン形成方法
JPH02231705A (ja) 現像法
KR20040001525A (ko) 레티클 제조방법 및 이를 이용한 노광방법
JPH0685070B2 (ja) レジストパターンの現像方法
JPS60123842A (ja) ホトマスクの製造方法
JPS60106132A (ja) パタ−ン形成方法
JPS62229244A (ja) レジストパタ−ン形成方法
JPH0293461A (ja) パターン形成方法
JPS63308316A (ja) 半導体装置の製造方法