JPS6054775B2 - ドライ現像方法 - Google Patents
ドライ現像方法Info
- Publication number
- JPS6054775B2 JPS6054775B2 JP8573280A JP8573280A JPS6054775B2 JP S6054775 B2 JPS6054775 B2 JP S6054775B2 JP 8573280 A JP8573280 A JP 8573280A JP 8573280 A JP8573280 A JP 8573280A JP S6054775 B2 JPS6054775 B2 JP S6054775B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- film thickness
- electron beam
- gas plasma
- irradiated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/36—Imagewise removal not covered by groups G03F7/30 - G03F7/34, e.g. using gas streams, using plasma
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】
この発明はドライ現象方法に関し、特に半導体基板面に
微細パターンを形成するために適用する電子線感応レジ
ストのドライ現象方法に係わるものである。
微細パターンを形成するために適用する電子線感応レジ
ストのドライ現象方法に係わるものである。
従来、電子線感応レジストを用いた微細パターンの形成
には次のような手段が採用されている。
には次のような手段が採用されている。
すなわち、半導体基板上に電子線感応νジストを被覆さ
せたのち、この電子線感応νジスト膜上に電子線を選択
的に照射してパターニングし、ついでこの半導体基板を
現像溶液に浸漬して、電子線照射部分と非照射部分との
レジストの分子量の相違から生する現像溶液への溶解速
度の差を利用して、所望のレジストパターンを得るので
ある。しカル乍ら従来のこのような方法では、現像工程
に化学薬品である溶液を使用しているために、この現像
溶液中の塵埃の除去とか、溶液温度の制御、あるいは現
像後の洗浄、乾燥などに多くの問題があり、徒らに工程
が煩雑になつて微細パターン中に欠陥を生じたり、パタ
ーン寸法がばらついたりして、製造歩留りが低下するも
のであつた。
せたのち、この電子線感応νジスト膜上に電子線を選択
的に照射してパターニングし、ついでこの半導体基板を
現像溶液に浸漬して、電子線照射部分と非照射部分との
レジストの分子量の相違から生する現像溶液への溶解速
度の差を利用して、所望のレジストパターンを得るので
ある。しカル乍ら従来のこのような方法では、現像工程
に化学薬品である溶液を使用しているために、この現像
溶液中の塵埃の除去とか、溶液温度の制御、あるいは現
像後の洗浄、乾燥などに多くの問題があり、徒らに工程
が煩雑になつて微細パターン中に欠陥を生じたり、パタ
ーン寸法がばらついたりして、製造歩留りが低下するも
のであつた。
このため、最近は溶液を用いる現像に代えて、ガスプラ
ズマのようなドライ技術によつて現像する方法が注目さ
れている。このドライ現象をなす方法としては、レジス
ト膜に紫外線あるいはその他の露光手段を適用して、レ
ジスト中の分子量に差を与え、その酸素を含むプラズマ
中でのエッチングレートの差を利用して現像を行なう手
段があるが、分子量の相違によるエッチングレートにそ
れほど大きな差がないことから、その後のベーキング処
理によつてレジスト膜厚に差を生じさせる必要がある。
そしてこの露光後のベーク処理は、通常、８伊Ｃ前後で
行なわれるが、このためには初期の膜厚を充分に厚くし
ておかなければならず、’工程が煩雑になるほかに、微
細パターンの形成をしにくいという不都合をもつもので
あつた。この発明は従来のこのような実情に鑑み、ハロ
ゲンのような不活性ガスプラズマによるイオン衝撃によ
り、露光後のレジスト膜厚の差を大きく・し、これを酸
素を含むガスプラズマによりドライ現象するようにして
、前記欠点を改善したものである。以下、この発明方法
の一実施例につき、添付図面を参照して詳細に説明する
。
ズマのようなドライ技術によつて現像する方法が注目さ
れている。このドライ現象をなす方法としては、レジス
ト膜に紫外線あるいはその他の露光手段を適用して、レ
ジスト中の分子量に差を与え、その酸素を含むプラズマ
中でのエッチングレートの差を利用して現像を行なう手
段があるが、分子量の相違によるエッチングレートにそ
れほど大きな差がないことから、その後のベーキング処
理によつてレジスト膜厚に差を生じさせる必要がある。
そしてこの露光後のベーク処理は、通常、８伊Ｃ前後で
行なわれるが、このためには初期の膜厚を充分に厚くし
ておかなければならず、’工程が煩雑になるほかに、微
細パターンの形成をしにくいという不都合をもつもので
あつた。この発明は従来のこのような実情に鑑み、ハロ
ゲンのような不活性ガスプラズマによるイオン衝撃によ
り、露光後のレジスト膜厚の差を大きく・し、これを酸
素を含むガスプラズマによりドライ現象するようにして
、前記欠点を改善したものである。以下、この発明方法
の一実施例につき、添付図面を参照して詳細に説明する
。
まずシリコン半導体基板１上に、１．０００Ａ程度の酸
化シリコン層２を形成したのち、電子線感応レジスト〔
１．１ジメチルテトラフルオロプロピルメタクリレート
〕３をお）よそ１．０μｍの厚さに塗布し、その後、こ
の表面に選択的に電子線４を、加速電圧２０Ｋ■、照射
量１×１０−４Ｃ／Ｃ７ｌｉの条件で照射してパターニ
ングした（第１図ａ）。
化シリコン層２を形成したのち、電子線感応レジスト〔
１．１ジメチルテトラフルオロプロピルメタクリレート
〕３をお）よそ１．０μｍの厚さに塗布し、その後、こ
の表面に選択的に電子線４を、加速電圧２０Ｋ■、照射
量１×１０−４Ｃ／Ｃ７ｌｉの条件で照射してパターニ
ングした（第１図ａ）。
そしてこの条件での照射後のレジストの膜厚変化を測定
したところ、照射前に１．０μｍであつた膜厚が、照射
後０．６μｍにまで減少していることが判明した（第１
図ｂ）。ついでこれをアルゴンガスプラズマ中に５分間
放置したのち、同様にその膜厚変化を測定したところ、
非照射部分の膜厚が０．９μｍであるのに、照射部分の
膜厚が０．３μｍに減少していることが判明した（第１
図ｃ）。
したところ、照射前に１．０μｍであつた膜厚が、照射
後０．６μｍにまで減少していることが判明した（第１
図ｂ）。ついでこれをアルゴンガスプラズマ中に５分間
放置したのち、同様にその膜厚変化を測定したところ、
非照射部分の膜厚が０．９μｍであるのに、照射部分の
膜厚が０．３μｍに減少していることが判明した（第１
図ｃ）。
このレジスト膜厚の減少理由は、ガスプラズマ中での処
理において、プラズマ中に酸素ラジカルが存在しないと
、レジストの分解はなされないことから、アルゴンガス
プラズマ中でのイオン衝撃によつて生じたものと考えら
れる。次にこれを酸素を含むガスプラズマ中で約５分間
処理したところ、レジストの分解により照射部分と非照
射部分とでほＳ゛均一にエッチングが進行し、照射部分
の完全除去により所望のレジストパターンを形成し得た
（第１図ｄ）。
理において、プラズマ中に酸素ラジカルが存在しないと
、レジストの分解はなされないことから、アルゴンガス
プラズマ中でのイオン衝撃によつて生じたものと考えら
れる。次にこれを酸素を含むガスプラズマ中で約５分間
処理したところ、レジストの分解により照射部分と非照
射部分とでほＳ゛均一にエッチングが進行し、照射部分
の完全除去により所望のレジストパターンを形成し得た
（第１図ｄ）。
このレジストパターンは前工程でのアルゴンガスプラズ
マ処理によつて照射部分と非照射部分との膜厚差が０．
６μｍと大きくされているために、短時間で極めて良好
な品質の微細パターンを得ることができた。そして最後
にこのレジストパターンをマスクにして、酸化シリコン
膜２をエッチングし、目的とする基板上でのパターンを
得られた（第１図ｅ）。なお前記実施例では、電子線感
応レジストとして、１．１ジメチルテトラフルオロプロ
ピルメタクリレートを使用したが、他の電子線惑応レジ
ストでも同様な膜厚減少がみられ、実施例と同様な効果
が得られるものであり、またアルゴン以外の不活性ガス
プラズマを用いてもよいことは勿論である。以上詳述し
たようにこの発明方法によれば、電子線感応レジストの
ドライ現象を可能にし得て、その工程を簡略化できると
共に、電子線照射による露光後に、不活性ガスプラズマ
による処理を行なつて照射部分と非照射部分との膜厚差
を大きくしたから、最終的に得られる微細パターンを良
品質にでき、半導体素子の製造歩留りを向上できるなど
の特長を有するものである。
マ処理によつて照射部分と非照射部分との膜厚差が０．
６μｍと大きくされているために、短時間で極めて良好
な品質の微細パターンを得ることができた。そして最後
にこのレジストパターンをマスクにして、酸化シリコン
膜２をエッチングし、目的とする基板上でのパターンを
得られた（第１図ｅ）。なお前記実施例では、電子線感
応レジストとして、１．１ジメチルテトラフルオロプロ
ピルメタクリレートを使用したが、他の電子線惑応レジ
ストでも同様な膜厚減少がみられ、実施例と同様な効果
が得られるものであり、またアルゴン以外の不活性ガス
プラズマを用いてもよいことは勿論である。以上詳述し
たようにこの発明方法によれば、電子線感応レジストの
ドライ現象を可能にし得て、その工程を簡略化できると
共に、電子線照射による露光後に、不活性ガスプラズマ
による処理を行なつて照射部分と非照射部分との膜厚差
を大きくしたから、最終的に得られる微細パターンを良
品質にでき、半導体素子の製造歩留りを向上できるなど
の特長を有するものである。
図面第１図ａ−ｅはこの発明方法の一実施例を工程順に
示す断面図である。 １・・・・・ウリコン半導体基板、２・・・・・・酸化
シリコン膜、３・・・・・・電子線感応レジスト、４・
・・・・・電子線。
示す断面図である。 １・・・・・ウリコン半導体基板、２・・・・・・酸化
シリコン膜、３・・・・・・電子線感応レジスト、４・
・・・・・電子線。
Claims (1)
- １ 微細パターンを形成すべき半導体基板面にメタクリ
レート系レジストを塗布する工程と、この成膜されたメ
タクリレート系レジスト膜上に電子線を選択的に照射し
てパターニングし、照射部分の膜厚を減少させる工程と
、またこのメタクリレート系レジスト膜をアルゴンのよ
うな不活性ガスプラズマにより処理して、前記照射部分
の膜厚をさらに減少させる工程と、ついでこのメタクリ
レート系レジスト膜を酸素を含むガスプラズマにより前
記照射部分が除去されるまでエッチングして、レジスト
パターンを形成する工程とを含むことを特徴とするドラ
イ現象方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8573280A JPS6054775B2 (ja) | 1980-06-24 | 1980-06-24 | ドライ現像方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8573280A JPS6054775B2 (ja) | 1980-06-24 | 1980-06-24 | ドライ現像方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5710930A JPS5710930A (en) | 1982-01-20 |
| JPS6054775B2 true JPS6054775B2 (ja) | 1985-12-02 |
Family
ID=13867005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8573280A Expired JPS6054775B2 (ja) | 1980-06-24 | 1980-06-24 | ドライ現像方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6054775B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6138303A (ja) * | 1984-07-31 | 1986-02-24 | 川崎重工業株式会社 | 転炉排ガス処理装置の過熱蒸気発生装置 |
| US20070212649A1 (en) * | 2006-03-07 | 2007-09-13 | Asml Netherlands B.V. | Method and system for enhanced lithographic patterning |
-
1980
- 1980-06-24 JP JP8573280A patent/JPS6054775B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5710930A (en) | 1982-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0020776B1 (en) | Method of forming patterns | |
| JPH0122728B2 (ja) | ||
| JP3353740B2 (ja) | 半導体装置の製造方法 | |
| JP2639372B2 (ja) | 半導体装置の製造方法 | |
| US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| US6566274B1 (en) | Lithography process for transparent substrates | |
| JPH0143451B2 (ja) | ||
| JPS6054775B2 (ja) | ドライ現像方法 | |
| JPH04176123A (ja) | 半導体装置の製造方法 | |
| JPS6137774B2 (ja) | ||
| JPH0313583B2 (ja) | ||
| JP3180759B2 (ja) | レジストパターンの形成方法 | |
| JPS6213813B2 (ja) | ||
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| JPH03141632A (ja) | パターン形成法及び半導体装置の製造方法 | |
| JPH0219852A (ja) | レジスト処理方法 | |
| JP2005114973A (ja) | 微細レジストパターンの形成方法 | |
| JPH05241350A (ja) | レジストパターン形成方法 | |
| JPH036566A (ja) | エキシマレーザによるパターン形成方法 | |
| JPH04326722A (ja) | 半導体装置の製造方法 | |
| JPH05142788A (ja) | レジストパターンの形成方法 | |
| JPH08203821A (ja) | パターン形成方法 | |
| JPS6354726A (ja) | レジスト膜のエツチング方法 | |
| JPH03188447A (ja) | レジストパターンの形成方法 | |
| JPS61121332A (ja) | パタ−ン形成方法 |