JPH04326722A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04326722A JPH04326722A JP9685591A JP9685591A JPH04326722A JP H04326722 A JPH04326722 A JP H04326722A JP 9685591 A JP9685591 A JP 9685591A JP 9685591 A JP9685591 A JP 9685591A JP H04326722 A JPH04326722 A JP H04326722A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polyimide
- photoresist
- semiconductor substrate
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000000034 method Methods 0.000 claims abstract description 42
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 38
- 239000004642 Polyimide Substances 0.000 claims abstract description 33
- 229920001721 polyimide Polymers 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 32
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 53
- 239000002344 surface layer Substances 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- MVPPADPHJFYWMZ-UHFFFAOYSA-N chlorobenzene Chemical compound ClC1=CC=CC=C1 MVPPADPHJFYWMZ-UHFFFAOYSA-N 0.000 description 6
- 238000004090 dissolution Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000007864 aqueous solution Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 238000006116 polymerization reaction Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Electrodes Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】 本発明は半導体装置の製造方
法に関し、さらに詳しくは、半導体基板の表面上に電極
を形成する方法に関する。
法に関し、さらに詳しくは、半導体基板の表面上に電極
を形成する方法に関する。
【０００２】
【従来の技術】 半導体基板の表面上に電極を形成す
る方法としては、基板の表面上にフォトレジストを一様
に積層し、次いで、そのレジスト層をマスクを用いて露
光し、さらに現像を行って基板の電極形成部のみを露呈
させ、この状態で、蒸着法等により基板上に金属膜を一
様に成膜した後、フォトレジストの除去とともにこのレ
ジスト上の金属膜を除去することよって電極を形成する
、いわゆるリフトオフ法がある。
る方法としては、基板の表面上にフォトレジストを一様
に積層し、次いで、そのレジスト層をマスクを用いて露
光し、さらに現像を行って基板の電極形成部のみを露呈
させ、この状態で、蒸着法等により基板上に金属膜を一
様に成膜した後、フォトレジストの除去とともにこのレ
ジスト上の金属膜を除去することよって電極を形成する
、いわゆるリフトオフ法がある。
【０００３】このリフトオフ法においては、基板上に金
属膜を成膜する際に、電極形成部とその他の部分との縁
切りを確実にするために、一般に、フォトレジスト層の
開口部の縦断面形状を逆テーパ状にすることがなされて
いる。その方法としては、従来、基板上にフォトレジス
ト層を一様に形成した後に、レジスト表面層をクロロベ
ンゼン等の有機溶媒を用いた改質処理を施してその表面
層を硬化させる方法が採用されている。このような表面
層硬化を行っておくにより、露光後の現像過程で、改質
層のエッチングが終了した時点以降においてサイドエッ
チングが生じ、これにより逆テーパ形状が得られる。
属膜を成膜する際に、電極形成部とその他の部分との縁
切りを確実にするために、一般に、フォトレジスト層の
開口部の縦断面形状を逆テーパ状にすることがなされて
いる。その方法としては、従来、基板上にフォトレジス
ト層を一様に形成した後に、レジスト表面層をクロロベ
ンゼン等の有機溶媒を用いた改質処理を施してその表面
層を硬化させる方法が採用されている。このような表面
層硬化を行っておくにより、露光後の現像過程で、改質
層のエッチングが終了した時点以降においてサイドエッ
チングが生じ、これにより逆テーパ形状が得られる。
【０００４】
【発明が解決しようとする課題】 ところで、上述の
逆テーパ形状を得る方法によると、表面改質に用いるク
ロロベンゼンなどが人体に有害な物質であるため、その
取り扱いが困難で、しかも作業者には常に危険がつきま
とうといった問題があった。本発明の目的は、半導体装
置の電極形成プロセスにおいて、人体に有害な物質を使
用することなくリフトオフを確実に行うことのできる方
法を提供することにある。
逆テーパ形状を得る方法によると、表面改質に用いるク
ロロベンゼンなどが人体に有害な物質であるため、その
取り扱いが困難で、しかも作業者には常に危険がつきま
とうといった問題があった。本発明の目的は、半導体装
置の電極形成プロセスにおいて、人体に有害な物質を使
用することなくリフトオフを確実に行うことのできる方
法を提供することにある。
【０００５】
【課題を解決するための手段】 上記の目的を達成す
るために、本発明の第１の方法では、実施例に対応する
図１に示すように、半導体基板１上にポリイミドを一様
に塗布し、次いでそのポリイミド層２を、表面側が高温
で、かつ厚さ方向に沿って温度勾配が形成されるように
加熱した行った後（ａ） 、ポリイミド層の電極形成部
に相応する部分を露光し（ｂ） 、次いで現像液に浸し
ている。
るために、本発明の第１の方法では、実施例に対応する
図１に示すように、半導体基板１上にポリイミドを一様
に塗布し、次いでそのポリイミド層２を、表面側が高温
で、かつ厚さ方向に沿って温度勾配が形成されるように
加熱した行った後（ａ） 、ポリイミド層の電極形成部
に相応する部分を露光し（ｂ） 、次いで現像液に浸し
ている。
【０００６】また、同じ目的を達成するために、本発明
の第２の方法では、実施例に対応する図２に示すように
、半導体基板２１上にポリイミド２２を一様に塗布し（
ａ） 、次いでそのポリイミド層２２に所定の加熱処理
を施した後、ポリイミド層２２上にフォトレジスト２３
を一様に塗布し、この状態でフォトレジスト層２３の電
極形成部に相応する部分を露光する。そしてこの後に現
像液に浸している。
の第２の方法では、実施例に対応する図２に示すように
、半導体基板２１上にポリイミド２２を一様に塗布し（
ａ） 、次いでそのポリイミド層２２に所定の加熱処理
を施した後、ポリイミド層２２上にフォトレジスト２３
を一様に塗布し、この状態でフォトレジスト層２３の電
極形成部に相応する部分を露光する。そしてこの後に現
像液に浸している。
【０００７】さらに、同じ目的を達成するために、本発
明の第３の方法では、実施例に対応する図３に示すよう
に、半導体基板３１上にＳｉ含有のフォトレジスト３２
を一様に塗布し、次いでそのフォトレジスト層３２の表
面をヘキサメチルジシラザン（以下、ＨＭＤＳと称する
）蒸気に接触させた後（ａ） 、フォトレジスト層３２
の電極形成部に相応する部分以外を露光し（ｂ） 、次
いで０２ プラズマ雰囲気中にさらした後に現像液に浸
している。
明の第３の方法では、実施例に対応する図３に示すよう
に、半導体基板３１上にＳｉ含有のフォトレジスト３２
を一様に塗布し、次いでそのフォトレジスト層３２の表
面をヘキサメチルジシラザン（以下、ＨＭＤＳと称する
）蒸気に接触させた後（ａ） 、フォトレジスト層３２
の電極形成部に相応する部分以外を露光し（ｂ） 、次
いで０２ プラズマ雰囲気中にさらした後に現像液に浸
している。
【０００８】
【作用】 まず、ポリイミドは加熱処理を施すと、そ
の加熱温度が高いほど重合度が高くなり、アルカリ水溶
液等による溶解速度が遅いという特性がある。そこで、
第１の方法のように、ポリイミド層２に加熱処理により
表面側が高い温度勾配をつけておくことで、感光後の現
像過程において、溶解が進むに従って溶解速度が早くな
り、これによってサイドエッチングの量が多くなって断
面形状が逆テーパ状の開口部を形成することができる。
の加熱温度が高いほど重合度が高くなり、アルカリ水溶
液等による溶解速度が遅いという特性がある。そこで、
第１の方法のように、ポリイミド層２に加熱処理により
表面側が高い温度勾配をつけておくことで、感光後の現
像過程において、溶解が進むに従って溶解速度が早くな
り、これによってサイドエッチングの量が多くなって断
面形状が逆テーパ状の開口部を形成することができる。
【０００９】また、第２の方法では、基板２１上に塗布
したポリイミド２２を加熱することで、そのポリイミド
層２２の溶解速度を、所定量のサイドエッチングが生じ
る程度に設定している。これにより、アルカリ水溶液な
どによる現像過程において、フォトレジスト層２３の感
光部が除去された時点で、ポリイミド層２２は、残った
フォトレジスト層２３ａをマスクとして等方的に溶解さ
れる結果、図２（ｄ） に示すような開口部が形成され
る。
したポリイミド２２を加熱することで、そのポリイミド
層２２の溶解速度を、所定量のサイドエッチングが生じ
る程度に設定している。これにより、アルカリ水溶液な
どによる現像過程において、フォトレジスト層２３の感
光部が除去された時点で、ポリイミド層２２は、残った
フォトレジスト層２３ａをマスクとして等方的に溶解さ
れる結果、図２（ｄ） に示すような開口部が形成され
る。
【００１０】一方、一般に用いられるフォトレジストに
Ｓｉを含有し、このレジスト層の表面をＨＭＤＳ蒸気に
接触させた後、露光を行い次いでＯ２ プラズマ雰囲気
中にさらすと、露光部の表面層にはＳｉＯＸ が形成さ
れる。そこで、本発明の第３の方法では、図３（ｃ）
に示すように、Ｏ２ プラズマによって電極形成部に相
応する部分以外のフォトレジスト層３２の表面層にＳｉ
ＯＸ を形成するとともに、このＳｉＯＸ 膜をマスク
としてプラズマエッチングにより電極形成部のフォトレ
ジスト層３２を除去する。そして、この状態でアルカリ
水溶液などに浸すことによってフォトレジスト層３２ａ
の側壁部の一部を溶出させることで、（ｄ） に示すよ
うなパターン３２ｂを得る。
Ｓｉを含有し、このレジスト層の表面をＨＭＤＳ蒸気に
接触させた後、露光を行い次いでＯ２ プラズマ雰囲気
中にさらすと、露光部の表面層にはＳｉＯＸ が形成さ
れる。そこで、本発明の第３の方法では、図３（ｃ）
に示すように、Ｏ２ プラズマによって電極形成部に相
応する部分以外のフォトレジスト層３２の表面層にＳｉ
ＯＸ を形成するとともに、このＳｉＯＸ 膜をマスク
としてプラズマエッチングにより電極形成部のフォトレ
ジスト層３２を除去する。そして、この状態でアルカリ
水溶液などに浸すことによってフォトレジスト層３２ａ
の側壁部の一部を溶出させることで、（ｄ） に示すよ
うなパターン３２ｂを得る。
【００１１】
【実施例】 本発明の実施例を、以下、図面に基づい
て説明する。図１は本発明の第１の方法の実施例の手順
を説明する図である。まず、（ａ） に示すように、半
導体基板１の表面上に感光性ポリイミドを塗布した後、
そのポリイミド層２を上方側からランプ加熱などによっ
て加熱する。この加熱時においては、ポリイミド層２の
表面側が基板１側に対して約３０℃程度高くなるような
温度勾配をつけ、また層の平均温度が約１８０℃程度と
なるようにする。
て説明する。図１は本発明の第１の方法の実施例の手順
を説明する図である。まず、（ａ） に示すように、半
導体基板１の表面上に感光性ポリイミドを塗布した後、
そのポリイミド層２を上方側からランプ加熱などによっ
て加熱する。この加熱時においては、ポリイミド層２の
表面側が基板１側に対して約３０℃程度高くなるような
温度勾配をつけ、また層の平均温度が約１８０℃程度と
なるようにする。
【００１２】次に、半導体基板１の電極形成部に相応す
る部分以外は遮光できる形状のフォトマスクＭ１ を用
いてｇ線（４３６ｎｍ） による露光を行った後（ｂ）
に現像を行う。この現像により、ポリイミド層２の露
光部のみならず未露光部も溶解されるが、その未露光部
分は、先の（ａ） 工程で行った加熱によって、その表
面層部分の重合度は高く、また層が深くなるに従ってそ
の重合度は低い組成となっている。すなわち、ポリイミ
ド層２の未露光部の溶解速度は、表面層部分が基板１側
に対して遅く、これにより、現像後のポリイミド層２は
、（ｃ） に示すような、基板１の電極形成部に逆テー
パ形状の開口が形成されたパターン２ａとなる。そして
、蒸着法により電極用金属を一様に成膜した後、リフト
オフを行って半導体基板１の表面上に電極を得る。
る部分以外は遮光できる形状のフォトマスクＭ１ を用
いてｇ線（４３６ｎｍ） による露光を行った後（ｂ）
に現像を行う。この現像により、ポリイミド層２の露
光部のみならず未露光部も溶解されるが、その未露光部
分は、先の（ａ） 工程で行った加熱によって、その表
面層部分の重合度は高く、また層が深くなるに従ってそ
の重合度は低い組成となっている。すなわち、ポリイミ
ド層２の未露光部の溶解速度は、表面層部分が基板１側
に対して遅く、これにより、現像後のポリイミド層２は
、（ｃ） に示すような、基板１の電極形成部に逆テー
パ形状の開口が形成されたパターン２ａとなる。そして
、蒸着法により電極用金属を一様に成膜した後、リフト
オフを行って半導体基板１の表面上に電極を得る。
【００１３】図２は本発明の第２の方法の実施例の手順
を説明する図である。まず、（ａ） に示すように、半
導体基板２１の表面上にポリイミドを一様に塗布し、次
いでそのポリイミド層２２を、温度１８０℃に均一に加
熱する。次に、加熱後のポリイミド層２２の表面上にフ
ォトレジスト２３を一様に塗布した後（ｂ） 、半導体
基板２１の電極形成部に相応する部分以外は遮光できる
形状のフォトマスクＭ２ を用いてｇ線による露光を行
い（ｃ） 、次いで現像を行う。この現像により、（ｄ
） に示すようにフォトレジスト層２３ａはフォトマス
クＭ２ のパターンに対応したパターンとなるが、この
フォトレジスト層の溶解が完了した以降においては、ポ
リイミド層２２は等方的に溶解されるので、順テーパ形
状の開口部を有するパターン２２ａとなる。そして、こ
の例においても、蒸着法により電極用金属を一様に成膜
した後、リフトオフを行って半導体基板２１の表面上に
電極を得る。
を説明する図である。まず、（ａ） に示すように、半
導体基板２１の表面上にポリイミドを一様に塗布し、次
いでそのポリイミド層２２を、温度１８０℃に均一に加
熱する。次に、加熱後のポリイミド層２２の表面上にフ
ォトレジスト２３を一様に塗布した後（ｂ） 、半導体
基板２１の電極形成部に相応する部分以外は遮光できる
形状のフォトマスクＭ２ を用いてｇ線による露光を行
い（ｃ） 、次いで現像を行う。この現像により、（ｄ
） に示すようにフォトレジスト層２３ａはフォトマス
クＭ２ のパターンに対応したパターンとなるが、この
フォトレジスト層の溶解が完了した以降においては、ポ
リイミド層２２は等方的に溶解されるので、順テーパ形
状の開口部を有するパターン２２ａとなる。そして、こ
の例においても、蒸着法により電極用金属を一様に成膜
した後、リフトオフを行って半導体基板２１の表面上に
電極を得る。
【００１４】なお、この実施例において、（ａ） 工程
後のポリイミド層の加熱時において、先の実施例と同様
に、その層に所定の温度勾配がつくような加熱処理を行
っておけば、感光・現像後において、（ｅ） に示すよ
うな、フォトレジスト２３ｂの下層に逆テーパ形状の開
口部を有するパターン２２ｂを得ることも可能である。 なお、この場合、電極用金属の成膜は、フォトレジスト
層２３ｂは残したままの状態で行ってもよいし、あるい
はレジスト層を除去した後に行ってもよい。
後のポリイミド層の加熱時において、先の実施例と同様
に、その層に所定の温度勾配がつくような加熱処理を行
っておけば、感光・現像後において、（ｅ） に示すよ
うな、フォトレジスト２３ｂの下層に逆テーパ形状の開
口部を有するパターン２２ｂを得ることも可能である。 なお、この場合、電極用金属の成膜は、フォトレジスト
層２３ｂは残したままの状態で行ってもよいし、あるい
はレジスト層を除去した後に行ってもよい。
【００１５】この図２に示した実施例によると、ポリイ
ミド層２２ａとフォトレジスト層２３ａの２層によって
、リフトオフのパターンを形成するので、１層の開口部
側壁を加工する場合に比して、リフトオフの確実性がさ
らに向上するといった利点がある。図３は本発明の第３
の方法の実施例の手順を説明する図である。
ミド層２２ａとフォトレジスト層２３ａの２層によって
、リフトオフのパターンを形成するので、１層の開口部
側壁を加工する場合に比して、リフトオフの確実性がさ
らに向上するといった利点がある。図３は本発明の第３
の方法の実施例の手順を説明する図である。
【００１６】まず、（ａ） に示すように、半導体基板
３１の表面上に、Ｓｉを含有したフォトレジストを一様
に塗布し、次いでこのフォトレジスト層３２の表面をＨ
ＭＤＳ蒸気に接触させておく。次に、半導体基板３１の
電極形成部に相応する部分を遮光できる形状のフォトマ
スクＭ３ を用いてｇ線による露光を行った後（ｂ）
、Ｏ２ プラズマ雰囲気中にさらす。この処理によって
フォトレジスト層３２の露光された部分の表面層には、
ＳｉＯＸ 膜３３が形成され、このＳｉＯＸ 膜３３を
マスクとして、未露光部分のフォトレジスト層３２がプ
ラズマエッチングによって除去され、（ｃ） に示すよ
うなパターンのフォトレジスト層３２ａが形成される。
３１の表面上に、Ｓｉを含有したフォトレジストを一様
に塗布し、次いでこのフォトレジスト層３２の表面をＨ
ＭＤＳ蒸気に接触させておく。次に、半導体基板３１の
電極形成部に相応する部分を遮光できる形状のフォトマ
スクＭ３ を用いてｇ線による露光を行った後（ｂ）
、Ｏ２ プラズマ雰囲気中にさらす。この処理によって
フォトレジスト層３２の露光された部分の表面層には、
ＳｉＯＸ 膜３３が形成され、このＳｉＯＸ 膜３３を
マスクとして、未露光部分のフォトレジスト層３２がプ
ラズマエッチングによって除去され、（ｃ） に示すよ
うなパターンのフォトレジスト層３２ａが形成される。
【００１７】次いで、アルカリ水溶液を用いた現像液に
浸す。この現像処理によって、フォトレジスト層３２ａ
の側壁の一部が水溶液に溶出して、（ｄ） に示す形状
のパターン３２ｂが形成される。そして、この例におい
ても、蒸着法により電極用金属を一様に成膜した後、リ
フトオフを行うことによって半導体基板３１の表面上に
電極を得る。
浸す。この現像処理によって、フォトレジスト層３２ａ
の側壁の一部が水溶液に溶出して、（ｄ） に示す形状
のパターン３２ｂが形成される。そして、この例におい
ても、蒸着法により電極用金属を一様に成膜した後、リ
フトオフを行うことによって半導体基板３１の表面上に
電極を得る。
【００１８】この図３に示した実施例によると、プラズ
マ処理によりフォトレジスト層の大部分を除去するので
、その残さが殆どなく、基板の表面を確実に露出できる
。その結果、半導体基板３１へのコンタクト等が良好な
電極を得ることができるといった利点もある。
マ処理によりフォトレジスト層の大部分を除去するので
、その残さが殆どなく、基板の表面を確実に露出できる
。その結果、半導体基板３１へのコンタクト等が良好な
電極を得ることができるといった利点もある。
【００１９】
【発明の効果】 以上説明したように、本発明の第１
，第２および第３の方法によれば、いずれも、クロロベ
ンゼンなどの人体に有害な物質を使用することなく、リ
フトオフを確実に行うためのパターンを得ることができ
るので、安全なプロセスを構築できる。また、プロセス
から有害な物質を排除できることから、プロセスの簡略
化ならびに時間の短縮化などをはかることが可能となっ
て、生産性を向上させることも可能となる。
，第２および第３の方法によれば、いずれも、クロロベ
ンゼンなどの人体に有害な物質を使用することなく、リ
フトオフを確実に行うためのパターンを得ることができ
るので、安全なプロセスを構築できる。また、プロセス
から有害な物質を排除できることから、プロセスの簡略
化ならびに時間の短縮化などをはかることが可能となっ
て、生産性を向上させることも可能となる。
【図面の簡単な説明】
【図１】 本発明の第１の方法の実施例の手順を説明
する図
する図
【図２】 本発明の第２の方法の実施例の手順を説明
する図
する図
【図３】 本発明の第３の方法の実施例の手順を説明
する図
する図
１・・・・半導体基板
２・・・・ポリイミド層
Ｍ１ ・・・・フォトマスク
２ａ・・・・パターン
２１・・・・半導体基板
２２・・・・ポリイミド層
２３・・・・フォトレジスト層
Ｍ２ ・・・・フォトマスク
２２ａ・・・・パターン
３１・・・・半導体基板
３２・・・・Ｓｉ含有フォトレジスト
Ｍ３ ・・・・フォトマスク
３２ａ・・・・パターン
Claims (3)
- 【請求項１】 半導体基板上にポリイミドを一様に塗
布し、次いでそのポリイミド層を、表面側が高温でかつ
厚さ方向に沿って温度勾配が形成されるように加熱した
後、上記ポリイミド層の電極形成部に相応する部分を露
光し、次いで現像液に浸す工程を有する半導体装置の製
造方法。 - 【請求項２】 半導体基板上にポリイミドを一様に塗
布し、次いでそのポリイミドに所定の加熱処理を施した
後、上記ポリイミド層上にフォトレジストを一様に塗布
し、この状態で上記フォトレジスト層の電極形成部に相
応する部分を露光し、次いで、現像液に浸す工程を有す
る半導体装置の製造方法。 - 【請求項３】 半導体基板上にＳｉ含有のフォトレジ
ストを一様に塗布し、次いでそのフォトレジスト層の表
面をヘキサメチルジシラザン蒸気に接触させた後、上記
フォトレジスト層の電極形成部に相応する部分以外を露
光し、次いで、０２ プラズマ雰囲気中にさらした後に
、現像液に浸す工程を有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9685591A JPH04326722A (ja) | 1991-04-26 | 1991-04-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9685591A JPH04326722A (ja) | 1991-04-26 | 1991-04-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04326722A true JPH04326722A (ja) | 1992-11-16 |
Family
ID=14176096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9685591A Pending JPH04326722A (ja) | 1991-04-26 | 1991-04-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04326722A (ja) |
-
1991
- 1991-04-26 JP JP9685591A patent/JPH04326722A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4377633A (en) | Methods of simultaneous contact and metal lithography patterning | |
| JPS59211231A (ja) | パタ−ン形成方法 | |
| US6331489B2 (en) | Semiconductor device production method | |
| JPH0143451B2 (ja) | ||
| JPH04326722A (ja) | 半導体装置の製造方法 | |
| JPH08220771A (ja) | パターン形成方法 | |
| JPH04176123A (ja) | 半導体装置の製造方法 | |
| JP2506637B2 (ja) | パタ−ン形成方法 | |
| JPS6137774B2 (ja) | ||
| JPH03119720A (ja) | リフトオフ加工用ホトレジスト、リフトオフ加工用ホトレジストのパターン形成方法及びリフトオフ方法 | |
| JPS58132927A (ja) | パタ−ン形成方法 | |
| JPS6054775B2 (ja) | ドライ現像方法 | |
| KR100269616B1 (ko) | 레지스트패턴형성방법 | |
| JPH01137634A (ja) | 半導体装置の製造方法 | |
| JPH11204414A (ja) | パターン形成法 | |
| JPS63177518A (ja) | パタ−ン形成方法 | |
| JPH0385544A (ja) | レジストパターン形成方法 | |
| JP2000182940A (ja) | レジストパターン形成方法 | |
| JPS58145126A (ja) | 半導体装置の製造方法 | |
| JPS59155933A (ja) | 微細パタ−ン形成方法 | |
| JPH11307525A (ja) | 半導体装置及びその製造方法 | |
| JPH0313583B2 (ja) | ||
| JPH01239928A (ja) | パターン形成方法 | |
| JPH0229657A (ja) | 半導体装置の製造方法 | |
| JPS63271934A (ja) | ２層レジストプロセス |