JPS59211231A - パタ−ン形成方法 - Google Patents
パタ−ン形成方法Info
- Publication number
- JPS59211231A JPS59211231A JP8613283A JP8613283A JPS59211231A JP S59211231 A JPS59211231 A JP S59211231A JP 8613283 A JP8613283 A JP 8613283A JP 8613283 A JP8613283 A JP 8613283A JP S59211231 A JPS59211231 A JP S59211231A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- pattern
- positive resist
- positive
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007261 regionalization Effects 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 239000002904 solvent Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 12
- 239000007788 liquid Substances 0.000 claims description 7
- 238000004381 surface treatment Methods 0.000 claims description 5
- 238000009832 plasma treatment Methods 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 229910052731 fluorine Inorganic materials 0.000 abstract description 3
- 239000011737 fluorine Substances 0.000 abstract description 3
- ZNQVEEAIQZEUHB-UHFFFAOYSA-N 2-ethoxyethanol Chemical compound CCOCCO ZNQVEEAIQZEUHB-UHFFFAOYSA-N 0.000 abstract description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 abstract description 2
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 abstract description 2
- 239000012298 atmosphere Substances 0.000 abstract description 2
- 239000008096 xylene Substances 0.000 abstract description 2
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000011295 pitch Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- XNWFRZJHXBZDAG-UHFFFAOYSA-N 2-METHOXYETHANOL Chemical compound COCCO XNWFRZJHXBZDAG-UHFFFAOYSA-N 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 125000003698 tetramethyl group Chemical group [H]C([H])([H])* 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体集積回路製造における微細パターン形
成および第１の所定領域のレジストパターン上、または
それ以外の第２の所定領域にレジストパターンを、欠陥
なく正確に形成する写真蝕刻法に関する。
成および第１の所定領域のレジストパターン上、または
それ以外の第２の所定領域にレジストパターンを、欠陥
なく正確に形成する写真蝕刻法に関する。
従来例の構成とその問題点
半導体集積回路、特に相補型電界効果トランジスタ（０
ＭＯ８）集積回路の製造プロセスでは、ゲート材とする
多結晶シリコンを、第１のレジストパターンをマスクに
して、ＣＦ４系のガスプラズマにてエツチングを施こし
、ＰチャンネルＭＯ８のソース・ドレイン部形成のため
Ｐ型不純物ヲイオン注入し、工程数およびアライメント
精度の関係から第１のレジストヲ除去せずに第２のレジ
ストを塗布し、ＮチャネルＭＯ８のソース・ドレイン部
にＮ形不純物をイオン注入するためのパターン形成をす
るという２層構造のレジストパターンプロセスが必要で
ある。
ＭＯ８）集積回路の製造プロセスでは、ゲート材とする
多結晶シリコンを、第１のレジストパターンをマスクに
して、ＣＦ４系のガスプラズマにてエツチングを施こし
、ＰチャンネルＭＯ８のソース・ドレイン部形成のため
Ｐ型不純物ヲイオン注入し、工程数およびアライメント
精度の関係から第１のレジストヲ除去せずに第２のレジ
ストを塗布し、ＮチャネルＭＯ８のソース・ドレイン部
にＮ形不純物をイオン注入するためのパターン形成をす
るという２層構造のレジストパターンプロセスが必要で
ある。
また、微細パターン全形成するために、ピッチの異なる
２層のレジストパターンを重ね合わせることによって、
露光装置の解像度よりも、微細なパターンを得ようとい
う提案もある。
２層のレジストパターンを重ね合わせることによって、
露光装置の解像度よりも、微細なパターンを得ようとい
う提案もある。
以上のように、２例とも同一型のポジレジストを２層あ
るいは多層にパターンを重ね合わせる必要がある。同一
型ポジレジストを単に多層に形成することは、当然同じ
溶媒を便用しているため、互いに溶解してしまうので第
１のレジストパターンが消失する不都合がある。したが
って、前述のＣＭＯＳプロセスのように第１のレジスト
パターンにＣＦ４プラズマを照射することによって第１
のレジストパターン衣面土にフッ素変質層を形成し、こ
の第１のレジストパターンに熱処理を施こし、・ 第
２のレジス）ｋ塗布すると第１のレジストパターンの消
失を防ぐことができる。しかし、この方法では第１のレ
ジストパターン表面のフッ素変質層は撥水性が強く、第
２のレジストの塗布性が悪く、均一に塗布することは困
難であった〇第１図によって従来の例を更に説明する。
るいは多層にパターンを重ね合わせる必要がある。同一
型ポジレジストを単に多層に形成することは、当然同じ
溶媒を便用しているため、互いに溶解してしまうので第
１のレジストパターンが消失する不都合がある。したが
って、前述のＣＭＯＳプロセスのように第１のレジスト
パターンにＣＦ４プラズマを照射することによって第１
のレジストパターン衣面土にフッ素変質層を形成し、こ
の第１のレジストパターンに熱処理を施こし、・ 第
２のレジス）ｋ塗布すると第１のレジストパターンの消
失を防ぐことができる。しかし、この方法では第１のレ
ジストパターン表面のフッ素変質層は撥水性が強く、第
２のレジストの塗布性が悪く、均一に塗布することは困
難であった〇第１図によって従来の例を更に説明する。
基板１上に被エツチング膜２が形成されており、第１の
ポジレジストパターン３を第１図（ａ）のように形成す
る。次にＣＦａガスプラズマのフッ素ラジカル４によっ
て被エツチング膜２のエッチパターン２ａを得る。この
時、第１のポジレジストパターン３の表面にはフッ素変
質層３ａが形成される。そして、１４０′Ｃ位のベーク
を施こす〔第１図（ｂ） ’］ ０次に第２のポジレジ
スト６を塗布するが、この時、第１のポジレジスト表面
の変質層３ａの接着性の悪さから、未塗布領域６ａが発
生する〔第１図（Ｃ）〕。
ポジレジストパターン３を第１図（ａ）のように形成す
る。次にＣＦａガスプラズマのフッ素ラジカル４によっ
て被エツチング膜２のエッチパターン２ａを得る。この
時、第１のポジレジストパターン３の表面にはフッ素変
質層３ａが形成される。そして、１４０′Ｃ位のベーク
を施こす〔第１図（ｂ） ’］ ０次に第２のポジレジ
スト６を塗布するが、この時、第１のポジレジスト表面
の変質層３ａの接着性の悪さから、未塗布領域６ａが発
生する〔第１図（Ｃ）〕。
この状態で第２のレジスト６をパターン形成するとパタ
ーン欠陥が未塗布領域６ａのために発生する。
ーン欠陥が未塗布領域６ａのために発生する。
発明の目的
本発明は従来例で述べたように、同一型のレジストにお
いて、多層構造のレジストパターンの形成を、正確かつ
欠陥なく形成することを目的とするＯ 発明の構成 パターンを形成し、前記第１のレジストパターンにフッ
素系ガスプラズマを照射した後、第１のレジストの軟化
点よりも高い温度で熱処理を施こすことで硬化させ、次
に第１のレジストの表面を改質するために、表面処理液
をスピン・オンあるいはデツピングしたあと、第２のレ
ジストヲ塗布し、パターンを第２の所定領域に形成する
ものである。
いて、多層構造のレジストパターンの形成を、正確かつ
欠陥なく形成することを目的とするＯ 発明の構成 パターンを形成し、前記第１のレジストパターンにフッ
素系ガスプラズマを照射した後、第１のレジストの軟化
点よりも高い温度で熱処理を施こすことで硬化させ、次
に第１のレジストの表面を改質するために、表面処理液
をスピン・オンあるいはデツピングしたあと、第２のレ
ジストヲ塗布し、パターンを第２の所定領域に形成する
ものである。
実施例の説明
実施例１
第２図によって実施例１を説明する。
半導体基板１上に被エツチ膜である絶縁膜あるいは多結
晶シリコン等の被エツチング膜が被ふくされており、そ
の上に第１のポジレジスト例えばＡＺ１４７０（シップ
レイ社）のパターン３を形成し、１４０℃ベークを１０
分間施こす。〔第２図（ａ）〕。
晶シリコン等の被エツチング膜が被ふくされており、そ
の上に第１のポジレジスト例えばＡＺ１４７０（シップ
レイ社）のパターン３を形成し、１４０℃ベークを１０
分間施こす。〔第２図（ａ）〕。
次にＣＦ４プラズマ４にて基板全体に照射を行なう。こ
の際、第１のポジレジストパターン３をマスクに多結晶
シリコンパターン２ａが得られると同時に、第１のポジ
レジストパターンの表面にはフッ素変質層３ａが形成さ
れる〔第２図（ｂ）Ｉ］。
の際、第１のポジレジストパターン３をマスクに多結晶
シリコンパターン２ａが得られると同時に、第１のポジ
レジストパターンの表面にはフッ素変質層３ａが形成さ
れる〔第２図（ｂ）Ｉ］。
ここで、イオン注入などの製造プロセスが入るが本発明
の特徴でないので省略する。
の特徴でないので省略する。
次に、第１のポジレジスト３を軟化点以上の温度雰囲気
６例えば２００℃位で硬化する。この時の硬化した第１
のボジレジス）ｉ３ｂとする。なお実験によると熱処理
温度は、ポジレジストの組成に関係するが１６０°Ｃ以
上が好ましい〔第２図（０） 〕。
６例えば２００℃位で硬化する。この時の硬化した第１
のボジレジス）ｉ３ｂとする。なお実験によると熱処理
温度は、ポジレジストの組成に関係するが１６０°Ｃ以
上が好ましい〔第２図（０） 〕。
そして、第１のポジレジスト表面の変質層３ａの一部を
溶解して改質するため、第１のポジレジストのシンナー
溶媒、例えば、エチルセルソルブ。
溶解して改質するため、第１のポジレジストのシンナー
溶媒、例えば、エチルセルソルブ。
キシレン、メチルセルソルブ、あるいはＡＺシンナ（シ
ップレイ社〕な七で、スピンオン処理し、第１のポジレ
ジストの表面改質層３ｄｉ形成する。
ップレイ社〕な七で、スピンオン処理し、第１のポジレ
ジストの表面改質層３ｄｉ形成する。
この時、第２図（Ｃ）の工程で軟化点以上のベーキング
（熱処理）を施こしであるので、第１のポジレジストパ
ターン３ｂが流出や消失することがない。
（熱処理）を施こしであるので、第１のポジレジストパ
ターン３ｂが流出や消失することがない。
次に、第２のポジレジスト６、例えばＡＺ１４７０（シ
ッフＬ／イ社）を塗布する。この時、第１のポジレジス
ト表面３ｄは改質されているため、均一性良く塗布する
ことが可能である〔第２図（ｅ）〕。
ッフＬ／イ社）を塗布する。この時、第１のポジレジス
ト表面３ｄは改質されているため、均一性良く塗布する
ことが可能である〔第２図（ｅ）〕。
そして、最後に第２のボジレジストバｚ−ｙ６ｂを形成
し次のプロセスを施こすことができた〔第２図（ｆ）〕
。
し次のプロセスを施こすことができた〔第２図（ｆ）〕
。
実施例２
実施例１で述へた表面改質液〔第２図（ｄ）〕参照〕を
、第１のポジレジストの現像液、例えばテトラメチルハ
イドロオキサイドアンモニウム水溶液、あるいはＭＦ３
１２ （シップレイ社）と水との１対１液で数十秒間、
スピンオンあるいはティップインクし水洗を施こす。こ
の実施例においても欠陥なく第２のポジレジストパター
ン５ｂ［４２図（ｆ）］が形成可能であった。
、第１のポジレジストの現像液、例えばテトラメチルハ
イドロオキサイドアンモニウム水溶液、あるいはＭＦ３
１２ （シップレイ社）と水との１対１液で数十秒間、
スピンオンあるいはティップインクし水洗を施こす。こ
の実施例においても欠陥なく第２のポジレジストパター
ン５ｂ［４２図（ｆ）］が形成可能であった。
実施例３
実施例１，２同様に表面改質液として、第１゜２のポジ
レジストよりも低粘度例えば１ｏｃｐｌｕ下のボジレジ
ストヲスピンコートを施こし、連続的に第２のボジレジ
ス）１塗布すると、塗布欠陥は発生しなかった。
レジストよりも低粘度例えば１ｏｃｐｌｕ下のボジレジ
ストヲスピンコートを施こし、連続的に第２のボジレジ
ス）１塗布すると、塗布欠陥は発生しなかった。
いずれの実施例においても、第１のポジレジストパター
ン形成後に、何らかのプロセス例えばイオン注入、ドラ
イエツチング工程が入ってもよいとともに、かつ第１ポ
ジレジストパターン形成後数秒間ＣＦ４プラズマを照射
した後、すぐに熱処理。
ン形成後に、何らかのプロセス例えばイオン注入、ドラ
イエツチング工程が入ってもよいとともに、かつ第１ポ
ジレジストパターン形成後数秒間ＣＦ４プラズマを照射
した後、すぐに熱処理。
表面処理を施こし、第２のポジレジストパターンを形成
する場合において、第１ポジレジストパターンのピッチ
と第２ポジレジストのピッチとを変化さぜることにＪ：
９、微細パターンの形成も可能であった。
する場合において、第１ポジレジストパターンのピッチ
と第２ポジレジストのピッチとを変化さぜることにＪ：
９、微細パターンの形成も可能であった。
発明の効果
本発明によると、異種のレジストパターンを破壊、消失
することなく積層が可能であり、微細パターン形成や、
集積回路製造の歩留りに大きく寄与するものである。
することなく積層が可能であり、微細パターン形成や、
集積回路製造の歩留りに大きく寄与するものである。
第１図（ａ）〜（Ｃ）は従来例によるレジストパターン
形成工程断面図、第２図（＆）〜（ｆ）は本発明の一実
施例のレジストパターンの形成工程断面図である。 ３・・・・・・第１のポジレジスト、３ａ・・・・・・
第１のポジレジストフッ素変質層、３ｂ・・・・・・第
１のポジレジスト硬化パターン、３ｄ・・・・・・第１
のポジレジスト改質層、６・・・・・・第２のポジレジ
スト。 代理人の氏名 弁理士 中 尾 敏 男 はが１名１４ 第１図 第２図
形成工程断面図、第２図（＆）〜（ｆ）は本発明の一実
施例のレジストパターンの形成工程断面図である。 ３・・・・・・第１のポジレジスト、３ａ・・・・・・
第１のポジレジストフッ素変質層、３ｂ・・・・・・第
１のポジレジスト硬化パターン、３ｄ・・・・・・第１
のポジレジスト改質層、６・・・・・・第２のポジレジ
スト。 代理人の氏名 弁理士 中 尾 敏 男 はが１名１４ 第１図 第２図
Claims (4)
- （１）基板表面上の第１の所定の領域に、第１のレジス
トパターンを形成したのちプラズマ処理する工程と、前
記第１のポジ型レジストの軟化点以上の熱処理を施こす
工程と、表面処理液にて前記第１のレジストパターンを
処理する工程と、第２のレジストを塗布し、第２の所定
の領域にパターンを形成する工程を含むことを特徴とす
るパターン形成方法。 - （２）表面処理液が、第１のレジストのシンナー溶媒で
あることを特徴とする特許請求の範囲第１項に記載のパ
ターン形成方法。 - （３）表面処理液が、第１のレジストの現像液であるこ
とを特徴とする特許請求の範囲ｔｒｓ１項に記載のパタ
ーン形成方法。 - （４）表面処理液が、１ｏｃｐＨ下の低粘度レジストで
あることを特徴とする特許請求の範囲の第１項に記載の
パターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8613283A JPS59211231A (ja) | 1983-05-16 | 1983-05-16 | パタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8613283A JPS59211231A (ja) | 1983-05-16 | 1983-05-16 | パタ−ン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59211231A true JPS59211231A (ja) | 1984-11-30 |
Family
ID=13878178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8613283A Pending JPS59211231A (ja) | 1983-05-16 | 1983-05-16 | パタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59211231A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62102531A (ja) * | 1985-10-29 | 1987-05-13 | Sony Corp | エツチング方法 |
| US5372677A (en) * | 1991-12-18 | 1994-12-13 | Kawasaki Steel Corporation | Method of manufacturing semiconductor devices |
| US8039399B2 (en) | 2008-10-09 | 2011-10-18 | Micron Technology, Inc. | Methods of forming patterns utilizing lithography and spacers |
| US8409457B2 (en) | 2008-08-29 | 2013-04-02 | Micron Technology, Inc. | Methods of forming a photoresist-comprising pattern on a substrate |
| US8846517B2 (en) | 2012-07-06 | 2014-09-30 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
| US8852851B2 (en) | 2006-07-10 | 2014-10-07 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| US8901700B2 (en) | 2008-05-05 | 2014-12-02 | Micron Technology, Inc. | Semiconductor structures |
| US9076680B2 (en) | 2011-10-18 | 2015-07-07 | Micron Technology, Inc. | Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array |
| US9153458B2 (en) | 2011-05-05 | 2015-10-06 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
| US9177794B2 (en) | 2012-01-13 | 2015-11-03 | Micron Technology, Inc. | Methods of patterning substrates |
| US9330934B2 (en) | 2009-05-18 | 2016-05-03 | Micron Technology, Inc. | Methods of forming patterns on substrates |
| US9653315B2 (en) | 2008-12-04 | 2017-05-16 | Micron Technology, Inc. | Methods of fabricating substrates |
| US10151981B2 (en) | 2008-05-22 | 2018-12-11 | Micron Technology, Inc. | Methods of forming structures supported by semiconductor substrates |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5311845A (en) * | 1976-07-20 | 1978-02-02 | Matsushita Electric Ind Co Ltd | Minutely processing method |
-
1983
- 1983-05-16 JP JP8613283A patent/JPS59211231A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5311845A (en) * | 1976-07-20 | 1978-02-02 | Matsushita Electric Ind Co Ltd | Minutely processing method |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62102531A (ja) * | 1985-10-29 | 1987-05-13 | Sony Corp | エツチング方法 |
| US5372677A (en) * | 1991-12-18 | 1994-12-13 | Kawasaki Steel Corporation | Method of manufacturing semiconductor devices |
| US10607844B2 (en) | 2006-07-10 | 2020-03-31 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| US10096483B2 (en) | 2006-07-10 | 2018-10-09 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| US9761457B2 (en) | 2006-07-10 | 2017-09-12 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| US11935756B2 (en) | 2006-07-10 | 2024-03-19 | Lodestar Licensing Group Llc | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| US8852851B2 (en) | 2006-07-10 | 2014-10-07 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| US9305782B2 (en) | 2006-07-10 | 2016-04-05 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| US11335563B2 (en) | 2006-07-10 | 2022-05-17 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| US8901700B2 (en) | 2008-05-05 | 2014-12-02 | Micron Technology, Inc. | Semiconductor structures |
| US10151981B2 (en) | 2008-05-22 | 2018-12-11 | Micron Technology, Inc. | Methods of forming structures supported by semiconductor substrates |
| US8409457B2 (en) | 2008-08-29 | 2013-04-02 | Micron Technology, Inc. | Methods of forming a photoresist-comprising pattern on a substrate |
| US8039399B2 (en) | 2008-10-09 | 2011-10-18 | Micron Technology, Inc. | Methods of forming patterns utilizing lithography and spacers |
| US9653315B2 (en) | 2008-12-04 | 2017-05-16 | Micron Technology, Inc. | Methods of fabricating substrates |
| US9330934B2 (en) | 2009-05-18 | 2016-05-03 | Micron Technology, Inc. | Methods of forming patterns on substrates |
| US9153458B2 (en) | 2011-05-05 | 2015-10-06 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
| US9076680B2 (en) | 2011-10-18 | 2015-07-07 | Micron Technology, Inc. | Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array |
| US9177794B2 (en) | 2012-01-13 | 2015-11-03 | Micron Technology, Inc. | Methods of patterning substrates |
| US8846517B2 (en) | 2012-07-06 | 2014-09-30 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59211231A (ja) | パタ−ン形成方法 | |
| JPH06326222A (ja) | 光学的画像形成可能材料、フォトレジスト材料等に高い高アスペクト比のｖｉａ及び溝を形成する方法 | |
| DE2227344B2 (de) | Verfahren zum aetzen von oeffnungen in eine schicht aus organischem material | |
| US6753240B2 (en) | Semiconductor device production method | |
| JPH0143451B2 (ja) | ||
| KR980011726A (ko) | 패턴 형성방법 | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| KR100532951B1 (ko) | 반도체 소자의 제조방법 | |
| JP3439488B2 (ja) | 半導体装置の製造方法 | |
| KR100451508B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPH02249226A (ja) | レジスト形成方法 | |
| JPH02181910A (ja) | レジストパターン形成方法 | |
| JPS63215040A (ja) | レジストのハ−ドニング方法 | |
| JPH04326722A (ja) | 半導体装置の製造方法 | |
| JPH0271520A (ja) | レジストの除去方法 | |
| JPS6276724A (ja) | 有機薄膜熱処理方法 | |
| JP2005084312A (ja) | レジストパターニング方法及び半導体装置の製造方法 | |
| JPS62135821A (ja) | パタ−ン形成方法 | |
| JPS59155930A (ja) | 微細パタ−ンの形成方法 | |
| JPS59155933A (ja) | 微細パタ−ン形成方法 | |
| JPS6032047A (ja) | 微細加工方法 | |
| JPS58145126A (ja) | 半導体装置の製造方法 | |
| JPS60247948A (ja) | 半導体装置の製造方法 | |
| JPS6153726A (ja) | パタ−ン形成法 | |
| JPH03108314A (ja) | 半導体素子の製造方法 |