JPH02249226A - レジスト形成方法 - Google Patents

レジスト形成方法

Info

Publication number
JPH02249226A
JPH02249226A JP7080689A JP7080689A JPH02249226A JP H02249226 A JPH02249226 A JP H02249226A JP 7080689 A JP7080689 A JP 7080689A JP 7080689 A JP7080689 A JP 7080689A JP H02249226 A JPH02249226 A JP H02249226A
Authority
JP
Japan
Prior art keywords
film
resist
layer
sog
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7080689A
Other languages
English (en)
Inventor
Taichi Koizumi
太一 小泉
Kazuhiko Hashimoto
和彦 橋本
Kenji Kawakita
川北 憲司
Noboru Nomura
登 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7080689A priority Critical patent/JPH02249226A/ja
Publication of JPH02249226A publication Critical patent/JPH02249226A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体集積回路等の製造に用いるリソグラフ
ィーにおけるレジスト形成方法に係り、特に三層レジス
ト形成方法に関わるものである。
従来の技術 LSIの微細化に伴い、その基板(下地)には段差のき
びしいものが多くなってきた。この段差のある基板に通
常の単層レジストを形成すると、段差上と段差下のレジ
ストの厚みが変わるために、正確なパターン形成を行う
ことができない。そのため、基板の段差を下層薄膜で平
坦化し、上層レジストを均一に塗布することができる三
層レジストは、段差基板上でのパターン形成には、有力
な方法である。また、三層レジストの中間層としてはS
io2膜が多く用いられているが、中でもスピンコード
で形成できるSOGが広く用いられている。
第2図(a) 〜(0)は、中間層としてS OG (
5pin−On−Glass )を用いた三層レジスト
の従来の形成方法の工程断面図である。
まず、第2図(a)のように段差基板8上に下層薄膜9
を形成し、表面を平坦化した後SOG膜10をスピンコ
ードしベーキングを行いSOG膜1゜を硬化させ中間層
を形成する。その後、場合によっては第2図Φ)のよう
に5OG10の表面を02プラズマやDUVl 1で処
理を行う。最後に第2図(C+)のように上層レジスト
12を形成して、三層レジスト構造を形成していた。
発明が解決しようとする課題 しかしながら上記のような方法では、上層レジストとS
OGの組み合わせによっては上層塗布時にレジストが一
部はじかれ、第2図(C)に示すごとくその部分にレジ
ストが塗られていない塗布むら13が発生し、その部分
にパターン形成が出来ないため、歩留りがおちるという
問題点を有している。第3図は実際の塗布むらの一例を
上から見た図を示し、レジスト12がはがれて塗布され
ておらず下の中間層10a、10bが露出している。
このような状態で露光、現像を行いレジストパターンを
形成すると、パターン不良となる。
本発明はかかる点に鑑み、中間層としてSOGを用いた
三層レジスト形成において、上層レジスト形成が塗布む
らなく容易かつ確実に行うことができる方法を提供する
ことを目的とする。
課題を解決するだめの手段 本発明は、下層薄膜上にSOG膜をスピンコードしベー
キング等の処理を行った後、SOG膜表面を水溶液で処
理することにより、上層レジストを塗布むらなく形成す
るものである。
作用 本発明によれば、中間層にSOG膜を用いた三層レジス
トにおいて、下層薄膜上に有機ポリシリコン膜(SOG
)t−スピンコードシ、ベーキング。
o2プラズマ処理等を行った後、800表面を水溶液で
処理することにより、SOG表面に親水性の薄膜もしく
はアルカリ水溶液の場合には、アルカリとSOGとの間
の化学反応により上層レジストと密着性の良い薄膜が形
成され、上層レジストがむらなく塗布形成できる。
実施例 第1図(a)〜(e)は本発明の一実施例における三層
レジスト形成方法を説明する工程断面図である。
第1図(−)において、半導体段差基板1の表面に下層
薄膜としてRG−3900B2を1.7μmの厚さでス
ピンコードし、220Cベーク後、その上にTSIR−
106(SOG)膜3を0.1〜0.15μm厚でスピ
ンコードし、200℃でベークを行い、下層および中間
層を形成する。次に第1図(b)ニ示すように、TSI
R−1053の表面を02プラズマ4で処理する。この
処理は、ベーキング。
紫外線処理等の他の処理でもよい。そしてさらに、第1
図(C)のように02プラズマ処理された表面をアルカ
リ水溶液6で3〜6分間処理を行う。こうすることによ
り、第1図(d)のようにアルカリ水溶液6とTSIR
−1053との化学反応により、TSIR−1053表
面に上層レジストと密着性の良い薄膜6が形成された。
最後に第1図(e)に示すように、処理されたTSIR
−1053上に感光体膜として電子ビームレジストE 
R−77ヲ0 、6μmの厚さで塗布し、塗布むらのな
い三層レジスト構造を形成する。ここで、この実施例に
用いた、上層し゛ジヌトとSOGの組み合わせは、So
Gのアルカリ水溶液による処理がない場合には、上層塗
布時に塗布むらが発生する組み合わせである。本発明を
用いることにより、塗布むらの全くない三層レジスト形
成が確認された。
なお、上記薄膜6の形成は推測ではあるが、アルカリ水
溶液との反応により形成されたものと思われる。さらに
、水溶液処理後、−週間室内に放置しても上層レジスト
を塗布しても、むらがないことがか−舎÷か確認できた
以上のように、本実施例によれば、従来の三層レジスト
形成方法に、SoGをアルカリ水溶液で処理する工程を
加えるだけで塗布むらのない上層レジストを形成するこ
とができる。こうしたのち、三層レジストに電子ビーム
にて所望のパターン露光施し、微細レジストパターンを
形成する。
なお、上記実施例で説明した上層レジストは他の電子ビ
ームレジストやフォトレジスト、X線レジストでもかま
わないし、下層薄膜も他の熱硬化樹脂やレジストでもか
まわない。また、アルカリ水溶液は他の水溶液でもかま
わない。
発明の効果 本発明は、中間層にSOGを用いた三層レジストにおい
て、下層薄膜上にSOGをスピンコードし、ベーキング
、02プラズマ、紫外線処理等の処理を行った後、SO
G表面を水溶液で処理することにより、上層レジストを
塗布むらなく形成することかできる。このように、上層
レジストの塗布むらをなくすことにより、微細レジスト
パターン形成の歩留りを向上することができ、超LSI
製造においてその実用的効果は大なるものがある。
【図面の簡単な説明】
第1図(4)〜(e)は本発明の一実施例における三層
上から見た図を示している。 2−・−・・−RG−3900B、s−・・−’rsI
R−105,4・・・・・・o2プラズマ、6・・・・
・・アルカリ水溶液、6・・・・・・上層と密着性の良
い薄膜、7・・・・・・ER−7,9・・・・・・下層
薄膜、10・・・・・・SOG、12・・・・・・上層
レジスト。 代理人の氏名 弁理士 粟 野 重 孝 ほか1名図 (,6) (C) (b)

Claims (1)

    【特許請求の範囲】
  1. 半導体基板表面上に下層有機高分子膜を形成し、前記高
    分子膜上に有機ポリシリコン膜を塗布し、前記有機ポリ
    シリコン膜に所定の処理を施した後、前記有機ポリシリ
    コン膜表面を水溶液で処理し、前記有機ポリシリコン膜
    上に上層感光体膜を形成することを含むことを特徴とす
    るレジスト形成方法。
JP7080689A 1989-03-23 1989-03-23 レジスト形成方法 Pending JPH02249226A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7080689A JPH02249226A (ja) 1989-03-23 1989-03-23 レジスト形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7080689A JPH02249226A (ja) 1989-03-23 1989-03-23 レジスト形成方法

Publications (1)

Publication Number Publication Date
JPH02249226A true JPH02249226A (ja) 1990-10-05

Family

ID=13442171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7080689A Pending JPH02249226A (ja) 1989-03-23 1989-03-23 レジスト形成方法

Country Status (1)

Country Link
JP (1) JPH02249226A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03126036A (ja) * 1989-10-11 1991-05-29 Oki Electric Ind Co Ltd 3層レジスト法用の中間層形成材
KR20010059734A (ko) * 1999-12-30 2001-07-06 박종섭 반도체 소자의 절연막 형성방법
JP2016018051A (ja) * 2014-07-08 2016-02-01 信越化学工業株式会社 多層膜形成方法及びパターン形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03126036A (ja) * 1989-10-11 1991-05-29 Oki Electric Ind Co Ltd 3層レジスト法用の中間層形成材
KR20010059734A (ko) * 1999-12-30 2001-07-06 박종섭 반도체 소자의 절연막 형성방법
JP2016018051A (ja) * 2014-07-08 2016-02-01 信越化学工業株式会社 多層膜形成方法及びパターン形成方法

Similar Documents

Publication Publication Date Title
JP4556757B2 (ja) 半導体装置の製造方法
JPS59211231A (ja) パタ−ン形成方法
US6833326B2 (en) Method for forming fine patterns in semiconductor device
JPH02249226A (ja) レジスト形成方法
CN107689321B (zh) 图案化光阻的形成方法及其结构
KR100472031B1 (ko) 반도체 소자 제조 방법
JPH01128522A (ja) レジストパターンの形成方法
JPS59141228A (ja) 微細パタ−ン形成方法
JPS5955019A (ja) 微細パタ−ン形成方法
JPH02156244A (ja) パターン形成方法
JPS5974626A (ja) パタ−ン形成方法
JP2005084312A (ja) レジストパターニング方法及び半導体装置の製造方法
JPS62247523A (ja) 半導体装置の製造方法
JP2000040692A (ja) パタン形成法
JP2005354084A (ja) 配線構造の製造方法
JPH03765B2 (ja)
JPH10221851A (ja) パターン形成方法
JPH0737782A (ja) 有機薄膜の製造方法
JPH01137634A (ja) 半導体装置の製造方法
JPS60106132A (ja) パタ−ン形成方法
JP2000277512A (ja) 半導体装置およびその製造方法
JPH04177719A (ja) 半導体装置の製造方法
JPH01239928A (ja) パターン形成方法
JPS62165651A (ja) レジストパタ−ンの形成方法
JPS6273744A (ja) 金属配線パタ−ンの形成方法