KR100472031B1 - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 Download PDF

Info

Publication number
KR100472031B1
KR100472031B1 KR10-2002-0046579A KR20020046579A KR100472031B1 KR 100472031 B1 KR100472031 B1 KR 100472031B1 KR 20020046579 A KR20020046579 A KR 20020046579A KR 100472031 B1 KR100472031 B1 KR 100472031B1
Authority
KR
South Korea
Prior art keywords
film
pattern
photoresist
protective oxide
metal
Prior art date
Application number
KR10-2002-0046579A
Other languages
English (en)
Other versions
KR20040013584A (ko
Inventor
권영민
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2002-0046579A priority Critical patent/KR100472031B1/ko
Priority to US10/636,030 priority patent/US6849538B2/en
Publication of KR20040013584A publication Critical patent/KR20040013584A/ko
Priority to US10/794,200 priority patent/US6876065B2/en
Application granted granted Critical
Publication of KR100472031B1 publication Critical patent/KR100472031B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

원자외선을 이용한 포토리소그래피 공정에 관한 것으로, 그 목적은 감광막 패턴의 들뜸 현상을 방지하는 데 있다. 이를 위해 본 발명에서는 반도체 기판의 구조물 상에 금속막을 형성하는 단계; 금속막 상에 반사방지막을 형성하는 단계; 반사방지막 상에 감광막을 도포하고 원자외선을 이용하여 선택적으로 노광한 후 현상하여 반사방지막의 일부분을 노출시키는 감광막 패턴을 형성하는 단계; 감광막 패턴을 마스크로 하여 노출된 반사방지막 및 금속막을 식각하여 금속 패턴을 형성하는 단계에서, 감광막 도포 전에 N2O 플라즈마 처리를 수행하여 반사방지막의 상면에 요철을 형성하는 단계를 더 포함하여 반도체 소자를 제조하는 것이 특징이다.

Description

반도체 소자 제조 방법 {Method for fabrication of semiconductor device}
본 발명은 반도체 소자 제조 방법에 관한 것으로, 더욱 상세하게는 원자외선을 이용한 포토리소그래피 공정에 관한 것이다.
최근, 반도체 집적 회로는 집적화의 발전으로 대규모 집적 회로 (LSI)나 초대규모 집적 회로(VLSI)가 실용화되고, 이와 함께 집적 회로의 최소 패턴은 서브 미크론 영역이며, 또한 앞으로는 더욱 미세화되는 추세이다. 미세 패턴의 형성은 박막을 형성한 피처리 기판 상을 감광막으로 피복하고 선택 노광을 행하여 원하는 패턴 잠상을 형성한 후에, 현상하여 감광막 패턴을 만들고 이 감광막 패턴을 마스크로 하여 드라이 에칭하고 그 후에 감광막 패턴을 제거함으로써 원하는 패턴을 얻는 포토리소그래피 기술을 사용하는 것이 필수적이다.
이러한 포토리소그래피 기술에서 사용되는 노광 광원으로는 g선(파장 436nm), i선(파장 365nm)의 자외선 광을 사용하고 있지만, 패턴의 미세화에 따라 보다 짧은 파장의 원자외선 광(파장 248nm) 등을 광원으로 사용하고 있다.
그러면, 종래 원자외선 광을 이용한 포토리소그래피 공정에 대해 금속막 패턴 형성의 경우를 예로 들어 개략적으로 설명한다.
먼저, 반도체 기판의 구조물, 즉 개별 소자가 형성된 반도체 기판 또는 금속 배선층 상부에 층간절연막을 형성하고, 층간절연막 상에 금속막을 형성한다.
다음, 금속막을 패터닝하기 위해, 금속막 상에 반사방지막을 250Å 정도 형성하고 반사방지막 상에 보호산화막을 50Å 정도 형성한 후, 그 위에 원자외선용 감광막을 도포하고 노광 및 현상하여 감광막 패턴을 형성하고, 감광막 패턴을 마스크로 하여 노출된 금속막을 식각함으로써 반도체 소자의 회로 형성을 위한 금속 패턴을 형성한다.
도 1에는 종래 방법에 따라 금속막(1) 상에 반사방지막/보호산화막(2)이 형성되고 그 위에 감광막(3)이 도포된 것이 도시되어 있는데, 감광막(3)과 그 하부의 반사방지막/보호산화막(2) 사이의 계면은 매끈하기 때문에 접착력이 약하여 감광막의 현상 후에 감광막 패턴이 들뜨는(lifting) 현상이 종종 발생하는데, 이로 인해 불량 금속 패턴이 형성되는 문제점이 있었다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 감광막 패턴의 들뜸 현상을 방지하는 데 있다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 금속막 상에 반사방지막 및 보호산화막을 형성한 후에 N2O 플라즈마 처리를 수행하여 상면에 요철을 형성한 후, 그 위에 감광막을 도포함으로써 감광막과 보호산화막 사이의 접착력을 향상시키는 것을 특징으로 한다.
즉, 본 발명에 따른 반도체 소자 제조 방법은, 반도체 기판의 구조물 상에 금속막을 형성하는 단계; 금속막 상에 반사방지막을 형성하는 단계; 반사방지막 상에 감광막을 도포하고 원자외선을 이용하여 선택적으로 노광한 후 현상하여 반사방지막의 일부분을 노출시키는 감광막 패턴을 형성하는 단계; 감광막 패턴을 마스크로 하여 노출된 반사방지막 및 금속막을 식각하여 금속 패턴을 형성하는 단계에서, 감광막 도포 전에 N2O 플라즈마 처리를 수행하여 반사방지막의 상면에 요철을 형성하는 단계를 더 포함하는 것이 특징이다.
여기서, 반사방지막 형성 후에 반사방지막 상에 보호산화막을 형성하는 단계를 더 포함할 수 있으며, 반사방지막으로는 SiOxNy을 200~300Å의 두께로 형성하고, 보호산화막은 100Å 이하의 두께로 형성하는 것이 바람직하다.
N2O 플라즈마 처리는 15~30초 동안 수행하는 것이 바람직하다.
이하, 본 발명에 따른 반도체 소자 제조 방법에 대해 상세히 설명한다.
먼저, 반도체 기판의 구조물, 즉 개별 소자가 형성된 반도체 기판 또는 금속 배선층 상부에 층간절연막을 형성하고, 층간절연막 상에 금속막을 형성한다.
다음, 금속막 상에 금속막의 반사도를 줄이기 위해 반사방지막을 형성하는데, 반사방지막으로는 SiOxNy을 200~300Å의 두께로 형성할 수 있다.
그런데, 후속 공정인 노광 공정에서 노광 광원인 원자외선의 아민기가 반사방지막과 반응한 결과 감광막이 완전히 제거되지 않고 잔류되는 푸팅(footing) 현상이 종종 발생하는데, 이러한 푸팅 현상을 방지하기 위해 반사방지막 상에 보호산화막을 100Å 이하의 두께로 형성할 수 있으며, 바람직하게는 50Å의 두께로 보호산화막을 형성한다.
다음, N2O 플라즈마 처리를 수행하여 보호산화막의 상면에 요철을 형성한다. 이 때 N2O 플라즈마 처리는 15~30초 동안 수행하는 것이 바람직하다.
이와 같이 보호산화막의 상면에 요철을 형성한 후 그 위에 감광막을 도포하면 보호산화막과 감광막과의 접착력이 대폭 향상되는 장점이 있다.
다음, 보호산화막 상에 감광막을 도포하고 원자외선을 이용하여 선택적으로 노광한 후 현상하여 보호산화막의 일부분을 노출시키는 감광막 패턴을 형성하고, 이 감광막 패턴을 마스크로 하여 노출된 보호산화막, 반사방지막 및 그 하부의 금속막을 식각함으로써 금속 패턴을 형성한다.
도 2에는 본 발명에 따라 금속막(11) 상에 반사방지막/보호산화막(12)이 형성되고 그 위에 감광막(13)이 도포된 것이 도시되어 있는데, 감광막(13)과 그 하부의 반사방지막/보호산화막(12) 사이의 계면에는 요철이 형성되어 있다.
상술한 바와 같이, 본 발명에서는 감광막 도포 전에 N2O 플라즈마 처리를 수행하여 보호산화막의 상면에 요철을 형성하고, 그 위에 감광막을 도포하기 때문에 보호산화막과 감광막의 접착력을 향상시켜 현상 후 감광막 패턴이 들뜨는 현상이 방지되는 효과가 있다.
도 1은 종래 방법에 따라 금속막 상에 반사방지막/보호산화막이 형성되고 그 위에 감광막이 도포된 것이 도시된 단면도이다.
도 2는 본 발명에 따라 금속막 상에 반사방지막/보호산화막이 형성되고 그 위에 감광막이 도포된 것이 도시된 단면도이다.

Claims (4)

  1. 반도체 기판의 구조물 상에 금속막을 형성하는 단계;
    상기 금속막 상에 반사방지막을 형성하는 단계;
    상기 반사방지막 상에 보호산화막을 형성하는 단계;
    N2O 플라즈마 처리를 수행하여 상기 보호산화막의 상면에 요철을 형성하는 단계;
    상기 요철이 형성된 보호산화막 상에 감광막을 도포하고 원자외선을 이용하여 선택적으로 노광한 후 현상하여 상기 보호산화막의 일부분을 노출시키는 감광막 패턴을 형성하는 단계; 및
    상기 감광막 패턴을 마스크로 하여 노출된 보호산화막, 반사방지막 및 금속막을 식각하여 금속 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 반사방지막으로는 SiOxNy을 200~300Å의 두께로 형성하고, 상기 보호산화막은 100Å 이하의 두께로 형성하는 것을 특징으로 하는 반도체 소자 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 N2O 플라즈마 처리는 15~30초 동안 수행하는 것을 특징으로 하는 반도체 소자 제조 방법.
KR10-2002-0046579A 2002-08-07 2002-08-07 반도체 소자 제조 방법 KR100472031B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0046579A KR100472031B1 (ko) 2002-08-07 2002-08-07 반도체 소자 제조 방법
US10/636,030 US6849538B2 (en) 2002-08-07 2003-08-07 Semiconductor device and a fabrication method thereof
US10/794,200 US6876065B2 (en) 2002-08-07 2004-03-05 Semiconductor device and a fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0046579A KR100472031B1 (ko) 2002-08-07 2002-08-07 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20040013584A KR20040013584A (ko) 2004-02-14
KR100472031B1 true KR100472031B1 (ko) 2005-03-10

Family

ID=31987276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0046579A KR100472031B1 (ko) 2002-08-07 2002-08-07 반도체 소자 제조 방법

Country Status (2)

Country Link
US (2) US6849538B2 (ko)
KR (1) KR100472031B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7365408B2 (en) * 2002-04-30 2008-04-29 International Business Machines Corporation Structure for photolithographic applications using a multi-layer anti-reflection coating
KR100494147B1 (ko) * 2002-10-08 2005-06-13 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
KR100776144B1 (ko) * 2006-07-21 2007-11-16 동부일렉트로닉스 주식회사 반도체 장치의 금속 배선 형성방법
US20140117511A1 (en) * 2012-10-30 2014-05-01 Infineon Technologies Ag Passivation Layer and Method of Making a Passivation Layer
WO2019125952A1 (en) * 2017-12-18 2019-06-27 Tokyo Electron Limited Plasma treatment method to enhance surface adhesion for lithography
CN113296355A (zh) * 2021-05-17 2021-08-24 上海传芯半导体有限公司 一种掩模基版及其制备方法和光罩

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60213025A (ja) * 1984-04-09 1985-10-25 Sanyo Electric Co Ltd レジスト塗布方法
KR0164073B1 (ko) * 1995-09-18 1999-02-01 김주용 반도체 소자 제조방법
JP2001060584A (ja) * 1999-06-18 2001-03-06 Applied Materials Inc 炭素含有層の付着強化と酸化最小限化のためのプラズマ処理
KR20010038407A (ko) * 1999-10-25 2001-05-15 윤종용 플라즈마로 처리된 반사방지막을 이용한 포토레지스트 패턴 형성방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126289A (en) * 1990-07-20 1992-06-30 At&T Bell Laboratories Semiconductor lithography methods using an arc of organic material
US5100503A (en) * 1990-09-14 1992-03-31 Ncr Corporation Silica-based anti-reflective planarizing layer
US5741626A (en) * 1996-04-15 1998-04-21 Motorola, Inc. Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC)
TW350099B (en) * 1998-01-26 1999-01-11 United Microelectronics Corp IC microfilm process
US6380611B1 (en) * 1998-09-03 2002-04-30 Micron Technology, Inc. Treatment for film surface to reduce photo footing
US6268457B1 (en) * 1999-06-10 2001-07-31 Allied Signal, Inc. Spin-on glass anti-reflective coatings for photolithography
TW411503B (en) * 1999-07-23 2000-11-11 Taiwan Semiconductor Mfg Method of forming bottom anti-reflective coating on substrate
US6379014B1 (en) * 2000-04-27 2002-04-30 N & K Technology, Inc. Graded anti-reflective coatings for photolithography
KR100363700B1 (ko) * 2000-06-30 2002-12-05 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법
US6686272B1 (en) * 2001-12-13 2004-02-03 Lsi Logic Corporation Anti-reflective coatings for use at 248 nm and 193 nm

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60213025A (ja) * 1984-04-09 1985-10-25 Sanyo Electric Co Ltd レジスト塗布方法
KR0164073B1 (ko) * 1995-09-18 1999-02-01 김주용 반도체 소자 제조방법
JP2001060584A (ja) * 1999-06-18 2001-03-06 Applied Materials Inc 炭素含有層の付着強化と酸化最小限化のためのプラズマ処理
KR20010038407A (ko) * 1999-10-25 2001-05-15 윤종용 플라즈마로 처리된 반사방지막을 이용한 포토레지스트 패턴 형성방법

Also Published As

Publication number Publication date
US6876065B2 (en) 2005-04-05
KR20040013584A (ko) 2004-02-14
US6849538B2 (en) 2005-02-01
US20040171275A1 (en) 2004-09-02
US20040058515A1 (en) 2004-03-25

Similar Documents

Publication Publication Date Title
US7384728B2 (en) Method of fabricating a semiconductor device
JPH11186235A (ja) 半導体装置の製造方法
KR20100134418A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
JP3373147B2 (ja) フォトレジスト膜及びそのパターン形成方法
KR100472031B1 (ko) 반도체 소자 제조 방법
US5922516A (en) Bi-layer silylation process
US6833326B2 (en) Method for forming fine patterns in semiconductor device
KR20010005154A (ko) 레지스트 플로우 공정을 이용한 미세패턴 형성방법
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
JP3032089B2 (ja) フォトマスク形成方法
KR100532737B1 (ko) 반도체 제조 공정에서의 반사방지막 형성 방법
US6451706B1 (en) Attenuation of reflecting lights by surface treatment
KR100284026B1 (ko) 실릴레이션을이용한미세패턴형성방법
KR100559641B1 (ko) 산화막 하드 마스크를 이용한 서브 마이크론 패턴 형성방법
US20040157168A1 (en) Method of improving pattern profile of thin photoresist layer
KR100399889B1 (ko) 반도체소자의감광층패턴형성방법
JP6028378B2 (ja) フォトマスクの製造方法
KR100401206B1 (ko) 실리카함유 포토 레지스트를 이용한 반도체 및 광소자제조 방법
KR100234182B1 (ko) 박막 자기 헤드의 코일 제조방법
KR970002430B1 (ko) 반도체 소자의 감광막패턴 제조방법
US20040029394A1 (en) Method and structure for preventing wafer edge defocus
JPS60106132A (ja) パタ−ン形成方法
JPH0513325A (ja) パターン形成方法
JPH0620901A (ja) レジストパターン形成方法
JPH05142788A (ja) レジストパターンの形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee