JP3439488B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3439488B2 JP3439488B2 JP18650292A JP18650292A JP3439488B2 JP 3439488 B2 JP3439488 B2 JP 3439488B2 JP 18650292 A JP18650292 A JP 18650292A JP 18650292 A JP18650292 A JP 18650292A JP 3439488 B2 JP3439488 B2 JP 3439488B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- semiconductor device
- manufacturing
- present
- diameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関するものである。
に関するものである。
【０００２】
【従来の技術】従来、光（ｇ，ｉ線）による縮小投影露
光法は、解像度とアライメント精度が他の光露光法と比
較して優れているために利用されている。
光法は、解像度とアライメント精度が他の光露光法と比
較して優れているために利用されている。
【０００３】一般に、レンズの解像度Ｒは、Ｒａｙｌｅ
ｉｇｈの理論式により、以下の式で表される。
ｉｇｈの理論式により、以下の式で表される。
【０００４】Ｒ＝ｋ〔λ／（Ｎ．Ａ．）〕
ここで、λは露光波長、Ｎ．Ａ．はレンズの開口数（Ｎ
ｕｍｅｒｉｃａｌ Ａｐａｒｔｕｒｅ）で、ウエハに対
して入射する開き角度をθとした場合、Ｎ．Ａ．＝ｓｉ
ｎθ、ｋは理論的には０．６１であるが、実際には経験
からわり出した値が多く使われる。解像度を高めるとい
うことは、上記式から明らかなように、Ｒを小さくする
ことであり、そのためには、Ｎ．Ａ．を大きくするか、
λを小さくする必要がある。ところが、Ｎ．Ａ．を大き
くすると、露光フィールドサイズが小さくなるという関
係があるため、露光フィールドサイズを変えずに、いか
にＮ．Ａ．を大きくするかが、問題である。
ｕｍｅｒｉｃａｌ Ａｐａｒｔｕｒｅ）で、ウエハに対
して入射する開き角度をθとした場合、Ｎ．Ａ．＝ｓｉ
ｎθ、ｋは理論的には０．６１であるが、実際には経験
からわり出した値が多く使われる。解像度を高めるとい
うことは、上記式から明らかなように、Ｒを小さくする
ことであり、そのためには、Ｎ．Ａ．を大きくするか、
λを小さくする必要がある。ところが、Ｎ．Ａ．を大き
くすると、露光フィールドサイズが小さくなるという関
係があるため、露光フィールドサイズを変えずに、いか
にＮ．Ａ．を大きくするかが、問題である。
【０００５】このように、光（ｇ，ｉ線）による縮小露
光装置でもってレジストパターニングしても、０．５μ
ｍ程度のコンタクト径しか開口できなかった。これは、
Ｒａｙｌｅｉｇｈの理論式〔Ｒ＝Ｋ（λ／Ｎ・Ａ） Ｋ
＝０．７，λ＝３６５ｎｍ，ＮＡ＝０．５〕からも計算
できる。
光装置でもってレジストパターニングしても、０．５μ
ｍ程度のコンタクト径しか開口できなかった。これは、
Ｒａｙｌｅｉｇｈの理論式〔Ｒ＝Ｋ（λ／Ｎ・Ａ） Ｋ
＝０．７，λ＝３６５ｎｍ，ＮＡ＝０．５〕からも計算
できる。
【０００６】
【発明が解決しようとする課題】このように、上記の方
法では、目標としたレジストパターン寸法よりも大きく
なったり、小さい径では開口しないという露光機の性能
による寸法限界があった。
法では、目標としたレジストパターン寸法よりも大きく
なったり、小さい径では開口しないという露光機の性能
による寸法限界があった。
【０００７】本発明は、以上述べた露光機の性能による
寸法限界があるという問題を除去するため、真空中で紫
外線（ＵＶ）を照射しながらウエハを加熱（キュア）し
て、レジスト形状を変化させて、レジストパターン寸法
を小さくすることができる半導体装置の製造方法を提供
することを目的とする。
寸法限界があるという問題を除去するため、真空中で紫
外線（ＵＶ）を照射しながらウエハを加熱（キュア）し
て、レジスト形状を変化させて、レジストパターン寸法
を小さくすることができる半導体装置の製造方法を提供
することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕半導体装置の製造方法において、下地膜上に開口
部を有するレジストを形成する工程と、前記レジストに
対して、所定の真空度内において、ＵＶ光を照射するこ
とにより、前記開口部を縮小する工程と、縮小された前
記開口部を有す る前記レジストをマスクにして前記下地
膜をエッチングする工程と、を含むことを特徴とする。
成するために、 〔１〕半導体装置の製造方法において、下地膜上に開口
部を有するレジストを形成する工程と、前記レジストに
対して、所定の真空度内において、ＵＶ光を照射するこ
とにより、前記開口部を縮小する工程と、縮小された前
記開口部を有す る前記レジストをマスクにして前記下地
膜をエッチングする工程と、を含むことを特徴とする。
【０００９】〔２〕上記〔１〕記載の半導体装置の製造
方法において、前記ＵＶ照射による照射温度が１０〜１
１０℃であることを特徴としたものである。
方法において、前記ＵＶ照射による照射温度が１０〜１
１０℃であることを特徴としたものである。
【００１０】〔３〕上記〔１〕及び〔２〕記載の半導体
装置の製造方法において、前記レジストの成分がノボラ
ック樹脂を含むものであることを特徴としたものであ
る。
装置の製造方法において、前記レジストの成分がノボラ
ック樹脂を含むものであることを特徴としたものであ
る。
【００１１】
【作用】本発明によれば、上記のように、半導体基板上
のレジストにパターニングを行い、真空中で紫外線（Ｕ
Ｖ）を照射しながらウエハを加熱（キュア）して、レジ
ストのパターンを変形させて、コンタクト径が小さくな
るように調整する。
のレジストにパターニングを行い、真空中で紫外線（Ｕ
Ｖ）を照射しながらウエハを加熱（キュア）して、レジ
ストのパターンを変形させて、コンタクト径が小さくな
るように調整する。
【００１２】したがって、コンタクト径が小さく、エッ
チング後の形状もテーパのついた構造が得られる。
チング後の形状もテーパのついた構造が得られる。
【００１３】
【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。
がら詳細に説明する。
【００１４】図１は本発明の実施例を示す半導体装置の
コンタクトホール径の調整方法を示す断面図である。
コンタクトホール径の調整方法を示す断面図である。
【００１５】まず、図１（ａ）に示すように、シリコン
半導体基板１上部に、ゲート電極となる多結晶シリコン
層２を形成するとともに、フィールド領域となるシリコ
ン酸化膜３の上にも、半導体層である多結晶シリコン層
４を形成し、ソース・ドレインとなる不純物拡散領域５
を形成する。次に、全面にシリコン酸化膜からなる絶縁
膜６を堆積する。
半導体基板１上部に、ゲート電極となる多結晶シリコン
層２を形成するとともに、フィールド領域となるシリコ
ン酸化膜３の上にも、半導体層である多結晶シリコン層
４を形成し、ソース・ドレインとなる不純物拡散領域５
を形成する。次に、全面にシリコン酸化膜からなる絶縁
膜６を堆積する。
【００１６】次に、図１（ｂ）に示すように、レジスト
７を絶縁膜６上に塗り、コンタクトパターン８をパター
ニングする。ここまでの工程は従来の工程と同様であ
る。図２はこの工程でのコンタクトパターンの状態を示
す図である。
７を絶縁膜６上に塗り、コンタクトパターン８をパター
ニングする。ここまでの工程は従来の工程と同様であ
る。図２はこの工程でのコンタクトパターンの状態を示
す図である。
【００１７】次いで、図１（ｃ）に示すように、半導体
基板をチャンバー内へ入れ、真空度１Ｔｏｒｒ、温度１
００℃で、加熱中に５００ｍＷ／ｃｍ2 のＵＶ光９を２
分照射した。すると、径が小さくなるように変形された
レジストパターン８ａが形成される。図３はこの工程で
のレジストパターンの状態を示す図である。
基板をチャンバー内へ入れ、真空度１Ｔｏｒｒ、温度１
００℃で、加熱中に５００ｍＷ／ｃｍ2 のＵＶ光９を２
分照射した。すると、径が小さくなるように変形された
レジストパターン８ａが形成される。図３はこの工程で
のレジストパターンの状態を示す図である。
【００１８】次いで、図１（ｄ）に示すように、図３で
得られたレジストパターン８ａをエッチングすると、図
４に示すように、径の小さいテーパ角が付いたコンタク
トホール８ｂが得られる。
得られたレジストパターン８ａをエッチングすると、図
４に示すように、径の小さいテーパ角が付いたコンタク
トホール８ｂが得られる。
【００１９】なお、上記したレジストパターンの径の寸
法は、真空度によって可変である。このことを利用し
て、各種のパターン寸法の形成が可能となり、各種のコ
ンタクトホール径を得ることができる。
法は、真空度によって可変である。このことを利用し
て、各種のパターン寸法の形成が可能となり、各種のコ
ンタクトホール径を得ることができる。
【００２０】また、紫外線の照射量によって、レジスト
パターン寸法を任意に変化させることにより、所望のコ
ンタクトホール径を得ることができる。
パターン寸法を任意に変化させることにより、所望のコ
ンタクトホール径を得ることができる。
【００２１】更に、ＵＶキュアは、上記実施例に限定さ
れるものではなく、例えば、以下のように実施すること
ができる。すなわち、レジスト成分はノボラック樹脂と
溶媒であり、ＵＶキュアの照射温度は１０℃〜１１０
℃、照射強度は、波長２２０ｎｍ〜３２０ｎｍ（６５０
ｍＷ／ｃｍ2 ）、照射時間１０秒〜１２３秒、紫外線光
源は４ＫＷ×２灯を用いることができる。
れるものではなく、例えば、以下のように実施すること
ができる。すなわち、レジスト成分はノボラック樹脂と
溶媒であり、ＵＶキュアの照射温度は１０℃〜１１０
℃、照射強度は、波長２２０ｎｍ〜３２０ｎｍ（６５０
ｍＷ／ｃｍ2 ）、照射時間１０秒〜１２３秒、紫外線光
源は４ＫＷ×２灯を用いることができる。
【００２２】なお、従来のように、真空ＵＶキュアを施
さない場合には、図５に示すように、径の大きなコンタ
クトホールが形成される。
さない場合には、図５に示すように、径の大きなコンタ
クトホールが形成される。
【００２３】また、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。
【００２４】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、半導体基板上のレジストにパターニングを行い
コンタクトホールを形成した後に、真空ＵＶキュアを導
入したことにより、コンタクト径が小さく、エッチング
後の形状もテーパのついた構造が得られる。
よれば、半導体基板上のレジストにパターニングを行い
コンタクトホールを形成した後に、真空ＵＶキュアを導
入したことにより、コンタクト径が小さく、エッチング
後の形状もテーパのついた構造が得られる。
【００２５】したがって、これからますます小さくなる
微小コンタクトホールの形成に使用することができ、そ
の効果は著大である。
微小コンタクトホールの形成に使用することができ、そ
の効果は著大である。
【図１】本発明の実施例を示す半導体装置のコンタクト
ホールの径の調整方法を示す断面図である。
ホールの径の調整方法を示す断面図である。
【図２】ＵＶキュア前のコンタクトパターンの状態を示
す図である。
す図である。
【図３】本発明の実施例を示すＵＶキュア後のコンタク
トパターンの状態を示す図である。
トパターンの状態を示す図である。
【図４】本発明の実施例を示す半導体装置のコンタクト
ホールの形成後の状態を示す図である。
ホールの形成後の状態を示す図である。
【図５】従来の半導体装置のコンタクトホールの形成後
の状態を示す図である。
の状態を示す図である。
１ シリコン半導体基板
２ 多結晶シリコン層
３ シリコン酸化膜
４ 多結晶シリコン層
５ 不純物拡散領域
６ 絶縁膜
７ レジスト
８ａ レジストパターン
８ｂ コンタクトホール
９ ＵＶ光
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭63−115336（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/302
Claims (3)
- 【請求項１】下地膜上に開口部を有するレジストを形成
する工程と、 前記レジストに対して、所定の真空度内において、ＵＶ
光を照射することにより、前記開口部を縮小する工程
と、縮小された前記開口部を有する前記レジストを マスクに
して前記下地膜をエッチングする工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】前記ＵＶ照射による照射温度が１０〜１１
０℃であることを特徴とする請求項１記載の半導体装置
の製造方法。 - 【請求項３】前記レジストの成分がノボラック樹脂を含
むものであることを特徴とする請求項１又は２記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18650292A JP3439488B2 (ja) | 1992-07-14 | 1992-07-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18650292A JP3439488B2 (ja) | 1992-07-14 | 1992-07-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0637071A JPH0637071A (ja) | 1994-02-10 |
| JP3439488B2 true JP3439488B2 (ja) | 2003-08-25 |
Family
ID=16189619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18650292A Expired - Fee Related JP3439488B2 (ja) | 1992-07-14 | 1992-07-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3439488B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100367696B1 (ko) * | 1995-06-30 | 2003-03-03 | 주식회사 하이닉스반도체 | 반도체소자의미세콘택홀형성방법 |
| JP4439270B2 (ja) | 2003-06-18 | 2010-03-24 | 富士フイルム株式会社 | ポジ型レジスト組成物及びそれを用いたパターン形成方法 |
-
1992
- 1992-07-14 JP JP18650292A patent/JP3439488B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0637071A (ja) | 1994-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0238690B1 (en) | Process for forming sidewalls | |
| US20020064958A1 (en) | Exposure method | |
| JP3439488B2 (ja) | 半導体装置の製造方法 | |
| JP3871923B2 (ja) | パターン形成方法及びそれを用いたアクティブマトリクス基板の製造方法 | |
| KR101078719B1 (ko) | 반도체 소자의 제조방법 | |
| JP2604934B2 (ja) | レジストパターンの形成方法 | |
| JPS6137774B2 (ja) | ||
| KR100451508B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPS60110124A (ja) | 微細パタ−ン加工方法 | |
| US20040157168A1 (en) | Method of improving pattern profile of thin photoresist layer | |
| KR20020001195A (ko) | 반도체 소자의 감광막패턴 형성 방법 | |
| JP2001265011A (ja) | 半導体装置の製造方法 | |
| JPH027413A (ja) | コンタクトホール形成法 | |
| KR100187370B1 (ko) | 반도체장치의 패턴형성방법 | |
| KR0172718B1 (ko) | 반도체 소자의 형성방법 | |
| KR20010027172A (ko) | 반도체 장치의 패턴 형성방법 | |
| JP2647011B2 (ja) | レジストパターンの形成方法 | |
| KR20030002323A (ko) | 반도체 소자의 제조방법 | |
| JP3149601B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH0385544A (ja) | レジストパターン形成方法 | |
| CA1260627A (en) | Lithographic image size reduction photomask | |
| KR100192932B1 (ko) | 반도체소자의 형성방법 | |
| KR20030092865A (ko) | 반도체소자의 미세패턴 형성방법 | |
| JPS63115337A (ja) | フオトレジストの処理方法 | |
| JPH0313949A (ja) | レジストパターンの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011023 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080613 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |