KR101078719B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR101078719B1 KR101078719B1 KR1020070066632A KR20070066632A KR101078719B1 KR 101078719 B1 KR101078719 B1 KR 101078719B1 KR 1020070066632 A KR1020070066632 A KR 1020070066632A KR 20070066632 A KR20070066632 A KR 20070066632A KR 101078719 B1 KR101078719 B1 KR 101078719B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- semiconductor device
- manufacturing
- abandoned
- polysilazene
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 59
- 150000004767 nitrides Chemical class 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 35
- 239000011248 coating agent Substances 0.000 claims abstract description 10
- 238000000576 coating method Methods 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 16
- 229920001709 polysilazane Polymers 0.000 claims description 13
- 229910052739 hydrogen Inorganic materials 0.000 claims description 10
- 239000002904 solvent Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 abstract description 14
- 229910007991 Si-N Inorganic materials 0.000 abstract description 12
- 229910006294 Si—N Inorganic materials 0.000 abstract description 12
- 239000010408 film Substances 0.000 description 70
- 239000010410 layer Substances 0.000 description 20
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000006356 dehydrogenation reaction Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
본 발명에 따른 반도체 소자의 제조방법은, 식각대상층의 상부에 스핀 방식으로 Si-N- 계열의 물질로 코팅막을 형성하는 제1단계와, 상기 Si-N- 계열의 코팅막을 질화막으로 변성하는 제2단계와, 상기 질화막을 하드마스크 막으로 패터닝하여 상기 식각대상층의 식각을 수행하는 제3단계를 포함한다.
Description
도 1a 내지 도 1c는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 반도체 기판 102 : 식각대상층
104 : 폴리실라젠막 106 : 열처리
108 : 질화막
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 자세하게는, 질화막을 하드마스크로 적용하여 반도체 소자의 패터닝 수행시, 상기 질화막의 특성을 향상시켜 패터닝 불량을 방지할 수 있는 반도체 소자의 제조방법에 관한 것이다.
반도체 소자의 고집적화에 따라 제조 공정에서 요구되는 패턴의 임계 치구(Critical Dimension) 및 분리 폭이 미세화되고 있다. 일반적으로 미세 패턴 형상은 리소그래피(Lithography)에 의하여 포토레지스트(Photo Resist : PR) 패턴을 형성하고, 이를 식각 마스크로 이용하여 바탕의 각종 박막을 식각하는 방법에 의하고 있다.
상기와 같은 이유로 미세 패턴의 형성에 있어서 리소그래피 기술이 중요해진다. 종래의 리소그래피는 감광성 레지스트에 KrF나 ArF를 이용하여 레티클의 패턴을 노광하고, 현상 속도차를 이용하여 감광성 레지스트 패턴을 얻게 된다. 그리고, 감광성 레지스트와 하부 식각대상층의 식각 선택비를 이용하여 원하는 패턴을 식각대상층에 전사한다.
그런데, 반도체 소자가 고집적화됨에 따라 단차가 높아지고, ArF를 노광에 사용하면서 감광성 레지스트를 사용한 패턴 형성 방법에 한계를 보이고 있다. 한계의 원인은 짧은 파장에 기인한 광학적인 원인과 화학증폭형 레지스트의 사용에 의한 화학적인 원인으로 구분할 수 있다.
이러한 한계를 해결하기 위해서, 식각대상층 상에 위해 비정질 카본(Amorphous-Carbon) 또는 질화막 계열과 같은 물질을 형성하고 이를 식각 마스크로 이용하여 미세 패턴을 형성하는 방법이 사용되고 있다. 이렇게 감광성 레지스트 이외에 하드한 물질막을 식각 마스크로 사용하는 것을 하드 마스크라고 한다.
상기와 같은 하드마스크는 그 공정 수행에 있어서, 상부에 SiON과 같은 물질로 이루어진 바텀 반사방지막(Bottom Anti Reflective Coating layer)이 추가로 사용된다.
이하에서는, 종래기술에 따른 하드마스크를 이용한 반도체소자의 식각방법을 간략하게 설명하도록 한다.
먼저, 반도체기판 상부에 형성된 식각하고자 하는 재료, 즉 식각대상층 상부에 비정질 카본 또는 질화막 계열과 같은 물질의 하드마스크를 도포하고, 상기 하드마스크 상에 SiON와 같은 물질로 이루어진 바텀 반사방지막을 차례로 형성한 후 포토 마스크 작업을 진행한다.
이어서, 상기 바텀 반사방지막 상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 감광막패턴을 형성하고, 상기 감광막패턴을 식각마스크로 하여 상기 SiON을 식각한다.
그런다음, 상기 감광막패턴을 제거한다. 이때, 감광막의 스트립시 바텀반사방지막도 동시에 제거된다. 이어서, 상기 SiON막을 식각마스크로 하여 하드마스크를 식각한 후, 상기 식각된 하드마스크를 다시 식각마스크로 하여 식각대상층을 식각한다.
그러나, 종래의 하드마스크로서 적용되는 질화막은 일반적으로, PE-CVD(Plasma-Enhanced Chemical Vapor Deposition) 방법을 이용하여 형성하는 데, 상기와 같은 PE-CVD 방법에 의해 형성된 질화막은 그 특성이 좋지 않아 형성시 균일하게 형성되지 않는 단점이 있다.
따라서, 상기와 같은 균일하지 못한 특성은 반도체 소자의 패턴 형성시, 하드마스크로서의 제 기능을 원활하게 수행하지 못해 소망하고자 하는 형상의 패턴이 쓰러짐과 같은 불량이 발생하게 되어, 후속 공정에서 마진이 감소되게 된다.
한편, 상기와 같은 문제점을 해결하고자 LP-CVD(Low-Pressure Chemical Vapor Deposition)의 방식으로 형성된 질화막은, 상기 PE-CVD 방식에 의해 형성된 질화막에 비해 수소의 함량이 상대적으로 적으며, 상대적으로 상기 PE-CVD 방식에 의한 질화막에 비해 균일한 특성을 가지고 있어, 패턴에서의 불량이 발생할 확률은 상기 PE-CVD 방식에 의한 질화막 보다 감소시킬 수 있지만, 상기 LP-CVD 방식에 의한 질화막의 형성은 고온에서 수행되는 공정이기 때문에 하드마스크로서 적용하기에는 그 한계가 발생하게 된다.
따라서, 상기와 같은 PE-CVD 또는 LP-CVD 방식에 의해 형성된 질화막을 하드마스크로 적용하여 반도체 소자의 패턴 수행시, 패턴의 쓰러짐과 같은 불량이 발생하게 되고, 그 결과, 공정의 안정성을 감소시키게 된다.
본 발명은 하드마스크로서 질화막 적용시 패턴의 불량을 방지할 수 있는 반도체 소자의 제조방법을 제공한다.
또한, 본 발명은 상기와 같이 하드마스크로서 질화막 적용시 패턴의 불량을 방지하여 공정의 안정성을 향상시킬 수 있는 반도체 소자의 제조방법을 제공한다.
본 발명에 따른 반도체 소자의 제조방법은, 식각대상층의 상부에 스핀 방식으로 Si-N- 계열의 물질로 코팅막을 형성하는 제1단계; 상기 Si-N- 계열의 코팅막을 질화막으로 변성하는 제2단계; 및 상기 질화막을 하드마스크 막으로 패터닝하여 상기 식각대상층의 식각을 수행하는 제3단계;를 포함한다.
상기 Si-N- 계열의 물질은 폴리실라젠(Si-N-H)막임을 특징으로 한다.
상기 제1단계는, 식각대상층의 상부에 Si-N- 계열의 물질을 코팅하는 단계; 및 상기 Si-N- 계열의 물질이 코팅된 식각대상층에 대해 소프트 베이킹(Soft Baking) 공정을 수행하는 단계;를 포함한다.
상기 소프트 베이킹 공정은 120∼180℃의 온도 범위 내에서 수행한다.
상기 제2단계에서, 상기 Si-N- 계열의 코팅막은 자외선 처리됨으로써 상기 질화막으로 변성됨을 특징으로 한다.
상기 자외선 처리는 320∼420㎚ 영역의 단일 파장을 이용하여 수행한다.
상기 자외선 처리는 320∼420㎚ 영역의 멀티 파장을 이용하여 수행한다.
상기 자외선 처리는 1∼30분의 시간 범위 내에서 수행한다.
상기 자외선 처리는 350∼550℃의 온도 범위 내에서 수행한다.
또한, 본 발명에 따른 반도체 소자의 제조방법은, 식각대상층을 갖는 반도체 기판 상에 스핀 온 방식(Spin On Type)으로 폴리실라젠(Si-N-H)막을 형성하는 단계; 상기 폴리실라젠(Si-N-H)막에 대해 탈 수소를 위하여 열 처리를 수행하는 단계; 및 상기 열 처리된 폴리실라젠(Si-N-H)막을 하드마스크로 이용하여 상기 식각대상층을 식각하는 단계;를 포함한다.
식각대상층을 갖는 반도체 기판 상에 스핀 온 방식(Spin On Type)으로 폴리실라젠(Si-N-H)막을 형성하는 단계는, 반도체 기판 상에 폴리실라젠(Si-N-H)막을 형성하는 단계; 및 상기 폴리실라젠(Si-N-H)막을 형성된 반도체 기판 상에 대해 솔벤트를 제거하기 위한 소프트 베이킹(Soft Baking) 공정을 수행하는 단계;를 포함한다.
상기 소프트 베이킹 공정은 120∼180℃의 온도 범위 내에서 수행한다.
상기 열 처리는 자외선 처리로 수행한다.
상기 자외선 처리는 320∼420㎚ 영역의 단일 파장을 이용하여 수행한다.
상기 자외선 처리는 320∼420㎚ 영역의 멀티 파장을 이용하여 수행한다.
상기 자외선 처리는 1∼30분의 시간 범위 내에서 수행한다.
상기 열 처리는 350∼550℃의 온도 범위 내에서 수행한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은, 반도체 기판 상에 스핀 온 방식(Spin-On Type)으로 폴리실라젠(Si-N-H)막 형성 후, 상기 폴리실라젠(Si-N-H)막에 대해 자외선을 이용한 열 처리를 수행한 다음, 상기 폴리실라젠(Si-N-H)막을 반도체 소자의 패턴 형성시, 하드마스크로서 사용한다.
이렇게 하면, 상기 폴리실라젠(Si-N-H)막에 대해 상기 자외선을 이용한 열 처리를 수행하여, 상기 폴리실라젠(Si-N-H)막 내의 수소의 함량을 최소화시킴으로써, 상기 폴리실라젠(Si-N-H)막 내에서의 Si-H 및 N-H의 결합구조를 Si-N만의 결합구조만을 갖는 질화막으로 변성시킬 수 있다.
따라서, 수소의 함량이 감소할수록 박막의 경화밀도가 증가하는 질화막의 특성으로 인하여 반도체 소자의 패턴을 형성하고자 상기 질화막을 하드마스크로 적용시, 상기 질화막 패턴의 쓰러짐을 방지할 수 있으므로, 그에 따른 반도체 소자의 패턴 공정의 안정성을 향상시킬 수 있다.
또한, 상기와 같이 스핀 온 방식(Spin-On Type)으로 하드마스크를 형성함으로써, 종래의 PE-CVD 또는 LP-CVD 방식에 의해 형성되는 하드마스크와 달리, 고온 공정을 수행하지 않고도, 상기 하드마스크 형성시 그의 균일성을 향상시킬 수 있다.
자세하게, 도 1a 내지 도 1c는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위해 나타낸 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 1a를 참조하면, 식각대상층(102)을 구비한 반도체 기판(100)을 마련한다.
도 1b를 참조하면, 상기 식각대상층(102)을 갖는 반도체 기판(100) 상에 스핀 온 방식(Spin On Type)으로 폴리실라젠(Si-N-H)막(104)을 형성한다. 그런다음, 상기 폴리실라젠(Si-N-H)막(104)이 형성된 반도체 기판(100) 상에 대해 솔벤트를 제거하기 위해 120∼180℃ 정도의 온도 범위 범위 내에서 소프트 베이킹(Soft Baking) 공정을 수행한다.
이어서, 상기 소프트 베이킹 공정에 의해 솔벤트가 제거된 반도체 기판(100) 상의 상기 폴리실라젠(Si-N-H)막(104)에 대해 탈 수소 공정으로 열 처리(106)를 수행하여 SixNy과 같은 구조를 갖는 질화막 계열의 물질로 변성시킨다. 여기서, 상기 폴리실라젠(Si-N-H)막(104)은 Si-N-H 또는 Si-N-X의 물질을 이용하여 형성한다.
상기 탈 수소 공정은 자외선 처리로 수행하며, 상기 폴리실라젠(Si-N-H)막(104)에 함유된 수소 함량을 감소시키기 위하여 수행한다. 상기 자외선 처리는 320∼420㎚ 정도 영역의 단일 파장 또는 320∼420㎚ 정도 영역의 멀티 파장을 이용 하여 수행하며, 1∼30분 정도의 시간 범위 내에서 수행하는 것이 바람직하다.
여기서, 상기 폴리실라젠(Si-N-H)막(104)의 탈 수소 공정을 자세하게 설명하면, 상기 폴리실라젠(Si-N-H)막(104)에서의 Si-N 결합, N-H 결합 및 Si-H 결합은 각각 270nm, 355nm 및 400nm 영역 대의 파장으로 이루어져 있는데,
상기와 같은 영역 대의 파장으로 막내에 조사를 하게 된다면 각 동일한 영역 대의 파장을 갖는 결합은 분리되는 특성을 이용하여 파장의 범위가 340∼420nm 정도의 영역 대의 파장을 갖는 자외선을 이용하여 Si-H 및 N-H의 결합을 분리하여, 최종적으로 Si-N 결합구조만을 갖는 SixNy과 같은 질화막 계열의 물질로 변성시킬 수 있다.
이때, Si-N 결합의 경우에는 270nm 정도 영역 대의 파장을 가지므로, 상기와 같은 자외선 조사에 따른 영향은 최소화되어 그 결합구조가 분리되지 않는다.
여기서, 상기 자외선 처리는 320∼420㎚ 정도 영역의 단일 파장 또는 320∼420㎚ 정도 영역의 멀티 파장을 이용하여 1∼30분 정도의 시간 범위 내에서 수행한다.
상기 열 처리(106)는 상기 폴리실라젠(Si-N-H)막(104)을 경화시키기 위해 수행하며, 350∼550℃ 정도의 온도 범위 내에서 수행한다.
도 1c를 참조하면, 상기 자외선 처리로 인해 수소 함량이 감소되어 변성된 상기 질화막 상에 감광막패턴(도시안됨)을 형성하고, 상기 감광막패턴을 식각마스크로 이용하여 상기 질화막(108)을 소망하는 패턴이 형성되도록 식각한다.
그런다음, 상기 감광막 패턴을 제거하고, 상기와 같이 식각되어 소망하는 일정한 패턴을 갖는 상기 질화막(108)을 하드마스크로 이용하여 상기 반도체 기판(100) 상에 형성된 식각대상층(102)을 식각하여 본 발명의 실시예에 따른 반도체 소자를 제조한다.
전술한 바와 같이 본 발명은, 상기와 같이 스핀 온 방식(Spin-On Type)으로 폴리실라젠(Si-N-H)막을 형성하고, 상기 폴리실라젠(Si-N-H)막에 대해 탈 수소 공정으로 열 처리를 수행함으로써, 상기 폴리실라젠(Si-N-H)막 내의 수소 함량을 최소화시켜 상기 폴리실라젠(Si-N-H)막을 SixNy과 같은 구조를 갖고 박막의 경화밀도가 증가 된 질화막으로 변성시킬 수 있다.
따라서, 상기 질화막을 하드마스크로 적용시, 상기 질화막 하드마스크의 패턴 쓰러짐을 방지할 수 있으므로, 반도체 소자의 패턴 공정의 안정성을 향상시킬 수 있다.
또한, 상기와 같이 스핀 온 방식(Spin-On Type)을 사용하여 하드마스크를 형성함으로써, 종래의 PE-CVD 또는 LP-CVD 방식에 의해 형성되는 하드마스크와 달리, 고온 공정을 수행하지 않고도, 균일성을 향상시킬 수 있다.
이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있 다.
이상에서와 같이, 본 발명은 폴리실라젠(Si-N-H)막을 하드마스크로 적용한 반도체 소자의 패턴 형성 시, 상기 폴리실라젠(Si-N-H)막에 대해 자외선으로 열 처리를 수행하여, 상기 폴리실라젠(Si-N-H)막 내의 수소의 함량을 최소화시켜, 상기 폴리실라젠(Si-N-H)막을 경화밀도가 증가된 질화막으로 변성시킬 수 있다.
따라서, 본 발명은 상기 질화막을 하드마스크로 적용하여 반도체 소자의 패턴 형성시, 상기 질화막 패턴의 쓰러짐을 방지할 수 있으므로, 그에 따른, 반도체 소자의 패턴 공정의 안정성을 향상시킬 수 있다.
또한, 본 발명은 하드마스크 형성시, 스핀-온 방식(Spin-On Type)을 이용함으로써, 고온 공정을 수행하지 않고도, 그의 균일성을 향상시킬 수 있다.
Claims (17)
- 식각대상층의 상부에 스핀 방식으로 폴리실라젠(Si-N-H)막으로 코팅막을 형성하는 제1단계;상기 폴리실라젠(Si-N-H)막 내의 Si-H 및 N-H 결합이 분리되도록 320∼420㎚ 영역 대의 파장을 갖는 자외선을 이용하여 자외선 처리하여 상기 폴리실라젠(Si-N-H)막의 코팅막을 질화막으로 변성하는 제2단계; 및상기 질화막을 하드마스크 막으로 패터닝하여 상기 식각대상층의 식각을 수행하는 제3단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 삭제
- 청구항 3은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 제1단계는,식각대상층의 상부에 폴리실라젠(Si-N-H)막을 코팅하는 단계; 및상기 폴리실라젠(Si-N-H)막이 코팅된 식각대상층에 대해 소프트 베이킹(Soft Baking) 공정을 수행하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 청구항 4은(는) 설정등록료 납부시 포기되었습니다.상기 소프트 베이킹 공정은 120∼180℃의 온도 범위 내에서 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 삭제
- 청구항 6은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 자외선 처리는 320∼420㎚ 영역의 단일 파장을 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 청구항 7은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 자외선 처리는 320∼420㎚ 영역의 멀티 파장을 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 청구항 8은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 자외선 처리는 1∼30분의 시간 범위 내에서 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 청구항 9은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 자외선 처리는 350∼550℃의 온도 범위 내에서 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 식각대상층을 갖는 반도체 기판 상에 스핀 온 방식(Spin On Type)으로 폴리실라젠(Si-N-H)막을 형성하는 단계;상기 폴리실라젠(Si-N-H)막에 대해 탈 수소를 위하여, 상기 폴리실라젠(Si-N-H)막 내의 Si-H 및 N-H 결합이 분리되도록 320∼420㎚ 영역 대의 파장을 갖는 자외선을 이용하여 자외선 처리하는 단계; 및상기 자외선 처리된 폴리실라젠(Si-N-H)막을 하드마스크로 이용하여 상기 식각대상층을 식각하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 청구항 11은(는) 설정등록료 납부시 포기되었습니다.제 10 항에 있어서,식각대상층을 갖는 반도체 기판 상에 스핀 온 방식(Spin On Type)으로 폴리실라젠(Si-N-H)막을 형성하는 단계는,반도체 기판 상에 폴리실라젠(Si-N-H)막을 형성하는 단계; 및상기 폴리실라젠(Si-N-H)막을 형성된 반도체 기판 상에 대해 솔벤트를 제거하기 위한 소프트 베이킹(Soft Baking) 공정을 수행하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 청구항 12은(는) 설정등록료 납부시 포기되었습니다.제 11 항에 있어서,상기 소프트 베이킹 공정은 120∼180℃의 온도 범위 내에서 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 삭제
- 청구항 14은(는) 설정등록료 납부시 포기되었습니다.제 10 항에 있어서,상기 자외선 처리는 320∼420㎚ 영역의 단일 파장을 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 청구항 15은(는) 설정등록료 납부시 포기되었습니다.제 10 항에 있어서,상기 자외선 처리는 320∼420㎚ 영역의 멀티 파장을 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 청구항 16은(는) 설정등록료 납부시 포기되었습니다.제 10 항에 있어서,상기 자외선 처리는 1∼30분의 시간 범위 내에서 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 청구항 17은(는) 설정등록료 납부시 포기되었습니다.제 10 항에 있어서,상기 자외선 처리는 350∼550℃의 온도 범위 내에서 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070066632A KR101078719B1 (ko) | 2007-07-03 | 2007-07-03 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070066632A KR101078719B1 (ko) | 2007-07-03 | 2007-07-03 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090003724A KR20090003724A (ko) | 2009-01-12 |
| KR101078719B1 true KR101078719B1 (ko) | 2011-11-02 |
Family
ID=40486306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070066632A KR101078719B1 (ko) | 2007-07-03 | 2007-07-03 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101078719B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102075891B1 (ko) * | 2017-11-24 | 2020-02-12 | 한국생산기술연구원 | 펄스 자외선을 이용한 폴리실라잔계 소재 박막의 패터닝 및 이의 제조방법 |
| US20210320004A1 (en) * | 2018-11-08 | 2021-10-14 | Lam Research Corporation | Nitride films with improved etch selectivity for 3d nand integration |
| KR102053921B1 (ko) * | 2019-03-13 | 2019-12-09 | 영창케미칼 주식회사 | 반도체 제조 공정에 있어서 식각 패턴 신규 형성 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001288270A (ja) | 2000-04-05 | 2001-10-16 | Tonengeneral Sekiyu Kk | 変性ポリシルセスキアザン、感光性組成物及びパターン化された変性ポリシルセスキアザン膜の形成方法 |
-
2007
- 2007-07-03 KR KR1020070066632A patent/KR101078719B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001288270A (ja) | 2000-04-05 | 2001-10-16 | Tonengeneral Sekiyu Kk | 変性ポリシルセスキアザン、感光性組成物及びパターン化された変性ポリシルセスキアザン膜の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090003724A (ko) | 2009-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8158335B2 (en) | High etch resistant material for double patterning | |
| US8153350B2 (en) | Method and material for forming high etch resistant double exposure patterns | |
| US4738916A (en) | Intermediate layer material of three-layer resist system | |
| US8258056B2 (en) | Method and material for forming a double exposure lithography pattern | |
| US7759253B2 (en) | Method and material for forming a double exposure lithography pattern | |
| US6716570B2 (en) | Low temperature resist trimming process | |
| US9472414B2 (en) | Self-aligned multiple spacer patterning process | |
| US7846843B2 (en) | Method for manufacturing a semiconductor device using a spacer as an etch mask for forming a fine pattern | |
| US7566525B2 (en) | Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication | |
| JP2004530922A (ja) | サブリソグラフィフォトレジストフィーチャーを形成するプロセス | |
| KR101096194B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR101078719B1 (ko) | 반도체 소자의 제조방법 | |
| US9857688B2 (en) | Method of forming fine patterns | |
| KR20090011933A (ko) | 반도체 소자의 제조방법 | |
| KR100843899B1 (ko) | 반도체 소자의 제조방법 | |
| KR100645835B1 (ko) | 반도체 소자의 감광막패턴 형성 방법 | |
| JP3439488B2 (ja) | 半導体装置の製造方法 | |
| US7887875B2 (en) | Method to reduce photoresist poisoning | |
| KR101951456B1 (ko) | 반도체 제조 공정에 있어서 미세 실리콘 패턴을 형성하기 위한 신규 식각방법 | |
| KR100563819B1 (ko) | 반도체소자의 반사방지막 제조방법 | |
| US20040157168A1 (en) | Method of improving pattern profile of thin photoresist layer | |
| KR20020052842A (ko) | 플라즈마 애싱을 이용한 포토레지스트패턴 형성방법 | |
| KR20000003358A (ko) | 반도체 장치의 미세 패턴 형성방법 | |
| JP2002203780A (ja) | 半導体装置の製造方法 | |
| KR20050100537A (ko) | 반도체 장치의 포토레지스트 패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |