JP2647011B2 - レジストパターンの形成方法 - Google Patents

レジストパターンの形成方法

Info

Publication number
JP2647011B2
JP2647011B2 JP6192611A JP19261194A JP2647011B2 JP 2647011 B2 JP2647011 B2 JP 2647011B2 JP 6192611 A JP6192611 A JP 6192611A JP 19261194 A JP19261194 A JP 19261194A JP 2647011 B2 JP2647011 B2 JP 2647011B2
Authority
JP
Japan
Prior art keywords
silylation
resist
diazonaphthoquinone
layer
resolution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6192611A
Other languages
English (en)
Other versions
JPH0862860A (ja
Inventor
宏 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6192611A priority Critical patent/JP2647011B2/ja
Publication of JPH0862860A publication Critical patent/JPH0862860A/ja
Application granted granted Critical
Publication of JP2647011B2 publication Critical patent/JP2647011B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はレジストパターンの形成
方法に関し、特にシリル化工程と乾式現像を用いる微細
なレジストパターンの形成方法に関する。
【0002】
【従来の技術】半導体装置の製造工程で用いられる従来
のレジストパターンの形成方法では、基板上にレジスト
層を塗布し、g線(波長436nm)、i線(波長36
5nm)あるいはKrFエキシマレーザ(波長248n
m)を用いて露光を行い、アルカリ水溶液にて現像を行
う方法が用いられてきた。このような従来の方法では、
下地基板の段差によってレジスト膜厚が変化すると、パ
ターン寸法が変動するといった問題があった。これは一
般に定在波効果と呼ばれ、半導体素子を作製する上で、
トランジスタ特性のばらつき、あるいは断線、ショート
といった問題を引き起こす。
【0003】このような問題を解決する方法として、特
開昭61−107346号公報に記載されている方法が
挙げられる。この方法は、DESIRE(Diffus
ion Enhanced SIlylating R
Esist)法と呼ばれ、シリコン化合物による露光部
分の選択的なシリル化を利用する方法である。このDE
SIRE法について以下図面を用いて説明する。
【0004】図3(a)に示すように、まず基板1上に
ジアゾナフトキノンを有するレジスト層2を形成し、エ
キシマレーザ等の露光光3を用いて露光を行う。レジス
ト中のジアゾナフトキノンは露光によって、インデンカ
ルボン酸に変わり露光部4が形成される。次に、図3
(b)に示すように、ヘキサメチルジシラザン等のシリ
コン化合物雰囲気中でベークを行うことによって、露光
部4に対し選択的にシリル化を行ないシリル化層5を形
成する。選択的なシリル化は、ベークによって未露光の
ジアゾナフトキノンが樹脂のOH基と架橋反応を起こ
し、未露光部と露光部におけるシリコン化合物の拡散速
度差ができるために起こると考えられている。またシリ
ル化は、シリコン化合物と樹脂のOH基との結合反応で
ある。最後に図3(c)に示すように、酸素プラズマ中
でエッチングする乾式現像によって、シリコン導入部分
(シリル化層)が酸化シリコン層6となってエッチング
されずに残り、レジストパターン7が形成される。
【0005】この方法に用いられるレジストの感光剤と
しては、カトウ等(Kato etal)によりSPI
EVol.1672 アドバンセス イン レジスト
テクノロジィ アンド プロセスイング(Advanc
es in ResistTechnology an
d Processing)IX(1992年)415
〜428頁に記載されているような、ο−ジアゾナフト
キノン−4−スルホン酸エステル、ο−ジアゾナフトキ
ノン−5−スルホン酸エステル等が知られている。ま
た、シリル化に用いるシリコン化合物には、ヘキサメチ
ルジシラザン(HMDS)が最も良く用いられており、
シリル化時の条件としては、HMDS分圧を13Tor
r程度(室温におけるHMDSの蒸気圧)とする方法が
とられていた。しかしながら、これらの条件では十分な
感度および解像度が得られていない。
【0006】そこで1993年第40回応用物理学会予
稿集、560頁に記載されているように、HMDSの分
圧をあげて(148Torr)シリル化を行うことによ
って、感度を向上させる方法が提案されている。ただ
し、この場合にも、解像度の向上は報告されていない。
また、HMDSの分圧をあげてシリル化を行った例とし
て、特開昭63−187237号公報に記載されている
実施例もあるが、分圧をあげることによる効果について
は、述べられていない。
【0007】
【発明が解決しようとする課題】半導体装置の微細化に
伴って設計ルールが0.25〜0.30μmとなってき
ており、この場合要求される解像度は0.20〜0.2
2μmとなる。しかしながら、以上述べてきたように、
DESIRE法は光リソグラフィにおいて問題となって
いる定在波効果を抑えることができるものの、これまで
に、十分な解像度を有するレジストおよびシリル化プロ
セスは得られていない。
【0008】本発明の目的は、シリル化工程においてレ
ジスト中へ導入されるシリコン濃度を高めることによっ
て、乾式現像における露光部分のエッチング耐性を高
め、解像度を向上させたレジストパターンの形成方法を
提供することにある。
【0009】
【課題を解決するための手段】本発明のレジストパター
ンの形成方法は、基板上にジアゾナフトキノンとフェノ
ール系樹脂からなるレジスト層を形成する工程と、前記
レジスト層にマスクを介して紫外線または遠紫外線を照
射し露光する工程と、前記レジスト層をヘキサメチルジ
シラザン雰囲気中で熱処理することによってシリコンを
露光された前記レジスト層中に導入しシリル化層を形成
する工程と、前記レジスト層を異方性エッチングしシリ
ル化層を残してレジストパターンを形成する工程とを有
するレジストパターンの形成方法において、前記レジス
ト中のジアゾナフトキノンをο−ジアゾナフトキノン−
4−スルホン酸エステルとし、かつ前記シリル化工程に
おけるヘキサメチルジシラザンの分圧を20〜120T
orr、シリル化温度を185〜210℃とすることを
特徴とするものである。
【0010】
【作用】シリル化法を用いるレジストの解像度は、乾式
現像工程におけるシリル化された露光部分(シリル化
層)のエッチング耐性を上げることによって向上する。
それは以下のように説明することができる。実際のシリ
ル化層5は、図4(a)に示したように、レジスト膜2
を露光しシリル化反応させることにより中心部が厚い形
をしており、エッチング耐性が低い場合、乾式現像中に
シリル化層5が侵食されるため、レジストパターンの形
状は図4(b)に示したようなテーパー形状となる。こ
れに対してエッチング耐性が高い場合には、シリル化層
5の侵食は小さくなるため、図4(c)に示したよう
に、側面が垂直な良好なパターン形状が得られる。エッ
チング耐性は、レジスト内のシリコン濃度によって変化
し、レジスト内のシリル化反応基の濃度、シリル化にお
けるHMDSの分圧、シリル化温度などによって決定さ
れる。
【0011】本発明では、レジスト中のジアゾナフトキ
ノンをο−ジアゾナフトキノン−4−スルホン酸エステ
ルとし、シリル化工程におけるHMDSの分圧とシリル
化温度とを適正な値にすることによって、シリル化層の
エッチング耐性を高め高解像度化している。
【0012】解像度はシリル化におけるコントラスト
(露光部のシリル化量と未露光部のシリル化量との比)
に依存する。
【0013】図1にシリル化温度と解像度との関係を、
また図2にHMDS分圧と解像度との関係を示す。シリ
ル温度が185℃よりも低い範囲ではシリル化反応が起
りにくく、その為解像度は低下する。又210℃より高
い範囲では樹脂の融点以上となる為未露光部もシリル化
され、シリル化のコントラストが下り解像度が低下す
る。
【0014】HMDSの分圧が20Torrよりも低い
範囲では、シリル化反応はHMDS供給律速となってい
る為シリル化層のシリコン濃度は低くなる。その為ドラ
イエッチング耐性が下り解像度が低下する。逆に、HM
DS分圧が120Torr以上になると未露光部もシリ
ル化され易くなる為、シリル化のコントラストが低下
し、解像度が低下する。
【0015】
【実施例】次に本発明の実施例について説明する。ま
ず、フェノール系樹脂およびο−ジアゾナフトキノン−
4−スルホン酸エステルからなるレジストを基板上に塗
布し、KrFエキシマレーザステッパーにより露光を行
った。次いで、真空中、200℃の熱板上で3分間加熱
した後、シリコン含有化合物雰囲気ガスとしてHMDS
を用い、分圧を40Torrとし200℃の熱板上で3
分間加熱してシリル化を行った。そして最後にRIE方
式の乾式エッチング装置を用いて、RFパワー;50
W、酸素流量;80sccm、基板温度;−50℃、圧
力;5mTorrの条件下で乾式現像(エッチング)を
行った。以上の方法によって得られたレジストパターン
を電子顕微鏡にて観察した結果、ラインアンドスペース
パターンの限界解像度は0.20μmであった。
【0016】なお、シリル化工程におけるHMDSの分
圧を、室温におけるHMDSの蒸気圧である13Tor
rとした場合、限界解像度は0.30μmであった。ま
た、上記実施例で用いたレジストの代わりに、感光剤を
ο−ジアゾナフトキノン−5−スルホン酸エステルとし
たものを用い、上記実施例と同じ方法でパターン形成を
行った結果、限界解像度は、0.25μmであった。こ
のように、レジスト中のジアゾナフトキノンをο−ジア
ゾナフトキノン−4−スルホン酸エステルとし、かつシ
リル化工程におけるHMDSの分圧を20〜120To
rr、シリル化温度を185〜210℃とすることによ
って最も高い解像度を得ることができる。これは、以下
のように説明することができる。
【0017】シリル化反応は、先に述べたように、樹脂
のOH基とシリコン含有化合物が反応し、レジスト内に
シリコンが導入される反応であり、同時に未露光のジア
ゾナフトキノンと樹脂のOH基の架橋反応も進む。従っ
て、架橋反応が進行する温度が、シリル化反応が進行す
る温度よりも低い場合、シリル反応よりも架橋反応の方
が進んでしまうため、レジスト内に導入されるシリコン
濃度が低下してしまう。それに対し、架橋反応が進行す
る温度の方が高い場合、レジスト内に導入されるシリコ
ン濃度は高くなる。乾式現像におけるシリル化層のエッ
チング耐性は、シリコン濃度によって決まっているた
め、後者の方がエッチング耐性は高くなる。
【0018】一般に用いられるο−ジアゾナフトキノン
−4−スルホン酸エステルとο−ジアゾナフトキノン−
5−スルホン酸エステルを比較すると、後者の方が架橋
反応が進む温度が低い(約20℃)ため、ο−ジアゾナ
フトキノン−4−スルホン酸エステルを用いた方が架橋
反応が抑えられる。また、シリル化温度は低すぎると、
シリル化反応が進まなくなり、逆に高すぎると、架橋反
応が進み、シリル化が行われ難しくなる。HMDSのレ
ジスト内への拡散が速い場合、HMDSの分圧が低すぎ
ると、HMDSの供給律速となり、シリル化層のシリコ
ン濃度が低くなる。以上説明してきたように、本発明に
おいてはナフトキノンジアジドの種類とシリコン含有化
合物としてのHMDSの分圧、そしてシリル化温度の組
み合わせによって高解像度化することができた訳であ
り、例えば、単にHMDSの分圧を上げただけでは高解
像度化をすすめることは困難である。
【0019】なお、上記実施例では、KrFエキシマレ
ーザで露光を行ったが、水銀ランプのg線で露光しても
同様の効果が得られる。
【0020】
【発明の効果】以上説明したように本発明は、ヘキサメ
チルジシラザンの分圧を20〜120Torr,シリル
化温度を185〜210℃とすることにより、シリル化
工程においてレジスト中へ導入されるシリコン濃度を高
めることができるため、乾式現像における露光部分のエ
ッチング耐性が高まり、解像度を向上させることをでき
る。このため、微細なレジストのパターン形成におい
て、卓越した効果が発揮される。
【図面の簡単な説明】
【図1】シリル化温度と解像度との関係を示す図。
【図2】HMDS分圧と解像度との関係を示す図。
【図3】DESIRE法を説明する為の半導体チップの
断面図。
【図4】シリル化層のエッチング耐性を説明する為の半
導体チップの断面図。
【符号の説明】
1 基板 2 レジスト膜 3 露光光 4 露光部 5 シリル化層 6 酸化シリコン層 7 レジストパターン

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板上にジアゾナフトキノンとフェノー
    ル系樹脂からなるレジスト層を形成する工程と、前記レ
    ジスト層にマスクを介して紫外線または遠紫外線を照射
    し露光する工程と、前記レジスト層をヘキサメチルジシ
    ラザン雰囲気中で熱処理することによってシリコンを露
    光された前記レジスト層中に導入しシリル化層を形成す
    る工程と、前記レジスト層を異方性エッチングしシリル
    化層を残してレジストパターンを形成する工程とを有す
    るレジストパターンの形成方法において、前記レジスト
    中のジアゾナフトキノンをο−ジアゾナフトキノン−4
    −スルホン酸エステルとし、かつ前記シリル化工程にお
    けるヘキサメチルジシラザンの分圧を20〜120To
    rr、シリル化温度を185〜210℃とすることを特
    徴とするレジストパターンの形成方法。
JP6192611A 1994-08-16 1994-08-16 レジストパターンの形成方法 Expired - Fee Related JP2647011B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6192611A JP2647011B2 (ja) 1994-08-16 1994-08-16 レジストパターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6192611A JP2647011B2 (ja) 1994-08-16 1994-08-16 レジストパターンの形成方法

Publications (2)

Publication Number Publication Date
JPH0862860A JPH0862860A (ja) 1996-03-08
JP2647011B2 true JP2647011B2 (ja) 1997-08-27

Family

ID=16294144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6192611A Expired - Fee Related JP2647011B2 (ja) 1994-08-16 1994-08-16 レジストパターンの形成方法

Country Status (1)

Country Link
JP (1) JP2647011B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014159427A1 (en) 2013-03-14 2014-10-02 Applied Materials, Inc Resist hardening and development processes for semiconductor device manufacturing

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02213850A (ja) * 1989-02-15 1990-08-24 Toshiba Corp レジスト膜のシリル化方法
JP2650792B2 (ja) * 1991-02-12 1997-09-03 シャープ株式会社 露光精度の測定方法
JPH0513384A (ja) * 1991-07-02 1993-01-22 Sharp Corp 微細パターンの形成方法
JP2943138B2 (ja) * 1991-07-09 1999-08-30 ジェイエスアール株式会社 パターン形成方法
JPH05100440A (ja) * 1991-10-04 1993-04-23 Japan Synthetic Rubber Co Ltd シリル化方法
JPH05303211A (ja) * 1992-04-28 1993-11-16 Matsushita Electric Ind Co Ltd パターン形成方法

Also Published As

Publication number Publication date
JPH0862860A (ja) 1996-03-08

Similar Documents

Publication Publication Date Title
US6451512B1 (en) UV-enhanced silylation process to increase etch resistance of ultra thin resists
US6514672B2 (en) Dry development process for a bi-layer resist system
TWI251856B (en) Patterning method and manufacturing method of semiconductor devices
JPH0777809A (ja) シリレーションを利用したパターン形成方法
JPH07219237A (ja) 微細レジストパターン形成方法
US5922516A (en) Bi-layer silylation process
KR100415091B1 (ko) 미세패턴 형성 방법
JP2674589B2 (ja) レジストパターンの形成方法
US5322764A (en) Method for forming a patterned resist
JP2647011B2 (ja) レジストパターンの形成方法
JPH10150027A (ja) 半導体装置の微細レジストパターンの形成方法
JP3660280B2 (ja) 微細レジストパターンの形成方法
US7387869B2 (en) Method of forming pattern for semiconductor device
JPH10261628A (ja) 半導体素子のコンタクトホール製造方法
JP2643879B2 (ja) 微細パターン形成方法
JP3113040B2 (ja) 半導体装置の製造方法
KR100359787B1 (ko) 패턴 형성 방법
JP3257126B2 (ja) パターン形成方法
JP2867975B2 (ja) レジストパターンの形成方法
JP3179068B2 (ja) パターン形成方法
KR920005782B1 (ko) O₂/He 플라즈마를 이용한 실리레이티드 포토레지스트(silylated photoresist)의 RIE 건식현상공정
JP3354901B2 (ja) 微細パターンの形成方法、半導体装置および半導体装置の製造方法
JP2000091309A (ja) 半導体パターン形成装置及び半導体パターン形成方法
JP3363679B2 (ja) パターン形成方法
KR950014944B1 (ko) 감광막패턴 형성방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970408

LAPS Cancellation because of no payment of annual fees