JP3354901B2 - 微細パターンの形成方法、半導体装置および半導体装置の製造方法 - Google Patents
微細パターンの形成方法、半導体装置および半導体装置の製造方法Info
- Publication number
- JP3354901B2 JP3354901B2 JP17476199A JP17476199A JP3354901B2 JP 3354901 B2 JP3354901 B2 JP 3354901B2 JP 17476199 A JP17476199 A JP 17476199A JP 17476199 A JP17476199 A JP 17476199A JP 3354901 B2 JP3354901 B2 JP 3354901B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- film
- silicon oxide
- forming
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 49
- 239000004065 semiconductor Substances 0.000 title description 12
- 238000004519 manufacturing process Methods 0.000 title description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 71
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 65
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 48
- 239000007789 gas Substances 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 27
- 229910052757 nitrogen Inorganic materials 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 23
- 230000001590 oxidative effect Effects 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 239000002994 raw material Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 2
- 230000000052 comparative effect Effects 0.000 description 37
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 8
- 229910000077 silane Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 7
- 239000007864 aqueous solution Substances 0.000 description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000002585 base Substances 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- 125000004433 nitrogen atom Chemical group N* 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 229910003902 SiCl 4 Inorganic materials 0.000 description 3
- 239000002253 acid Substances 0.000 description 3
- 239000003513 alkali Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000001015 X-ray lithography Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000009957 hemming Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920000636 poly(norbornene) polymer Polymers 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
- H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
- H01L21/31612—Deposition of SiO2 on a silicon body
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/0045—Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Structural Engineering (AREA)
- Architecture (AREA)
- Materials For Photolithography (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、酸化シリコン系膜
の新規な形成および処理方法を用いた微細パターン形成
方法に関する。本発明は、例えば、半導体装置等を製造
する際の微細パターンを形成する方法として利用するこ
とができる。
の新規な形成および処理方法を用いた微細パターン形成
方法に関する。本発明は、例えば、半導体装置等を製造
する際の微細パターンを形成する方法として利用するこ
とができる。
【０００２】
【従来の技術】ＬＳＩ等の回路パターン形成では、縮小
投影露光法が広く用いられている。近年、露光法におい
て、露光光の短波長化による解像度の向上が進みつつあ
る。従来から広く用いられてきたＫｒＦエキシマレーザ
（波長２４８ｎｍ）に代わってＡｒＦエキシマレーザ
（波長１９３ｎｍ）を用いることによって０.１μｍ レ
ベルの加工が可能になると考えられている。また、さら
に微細なパターンを形成するために、Ｘ線および電子線
リソグラフィの検討も進められている。
投影露光法が広く用いられている。近年、露光法におい
て、露光光の短波長化による解像度の向上が進みつつあ
る。従来から広く用いられてきたＫｒＦエキシマレーザ
（波長２４８ｎｍ）に代わってＡｒＦエキシマレーザ
（波長１９３ｎｍ）を用いることによって０.１μｍ レ
ベルの加工が可能になると考えられている。また、さら
に微細なパターンを形成するために、Ｘ線および電子線
リソグラフィの検討も進められている。
【０００３】短波長光やＸ線および電子線による露光で
は、レジストの光吸収によるパターン形状劣化や感度が
問題となるため、光吸収が少なくかつ高感度な化学増幅
型レジストが開発され、実用化に向けて様々な検討がな
されてきた。その中で、化学増幅型レジストの量産レベ
ルでの実用化を阻む問題点が明らかになってきた。
は、レジストの光吸収によるパターン形状劣化や感度が
問題となるため、光吸収が少なくかつ高感度な化学増幅
型レジストが開発され、実用化に向けて様々な検討がな
されてきた。その中で、化学増幅型レジストの量産レベ
ルでの実用化を阻む問題点が明らかになってきた。
【０００４】化学増幅型レジストにおける代表的な問題
の一つに、種々の下地膜上におけるパターン断面異常が
挙げられる。特に下地膜が窒化シリコン、窒化チタンな
どの窒素原子を含有する膜であった場合に、ポジ型のレ
ジストが示す裾引き形状は深刻な問題である。窒化シリ
コン膜はエッチングマスクあるいは無機反射防止膜とし
て幅広く用いられる。そのため、窒化膜系材料上におけ
るパターニングは必須であり、前記のようなパターン形
状異常を解決する必要がある。
の一つに、種々の下地膜上におけるパターン断面異常が
挙げられる。特に下地膜が窒化シリコン、窒化チタンな
どの窒素原子を含有する膜であった場合に、ポジ型のレ
ジストが示す裾引き形状は深刻な問題である。窒化シリ
コン膜はエッチングマスクあるいは無機反射防止膜とし
て幅広く用いられる。そのため、窒化膜系材料上におけ
るパターニングは必須であり、前記のようなパターン形
状異常を解決する必要がある。
【０００５】
【発明が解決しようとする課題】このようなパターン形
状異常の原因として窒化膜表面の残留アンモニアや環境
による汚染アンモニアによる酸のトラップ、あるいは膜
中の窒素原子の非共有電子対による酸のトラップなどが
考えられてきた。また、解決法としては、窒化シリコン
膜表面を酸素プラズマ等によって酸化膜化する方法（特
開平8-83786,特開平9-134867）および窒化シリコン膜上
に酸化シリコン膜を堆積する方法（特開平10-189441）
が提案されている。しかし、本願発明者らが行った実験
では、レジスト直下の基板に対して上記に示すような処
理を行ってもレジストパターンの形状が悪化する場合が
あることがわかった。
状異常の原因として窒化膜表面の残留アンモニアや環境
による汚染アンモニアによる酸のトラップ、あるいは膜
中の窒素原子の非共有電子対による酸のトラップなどが
考えられてきた。また、解決法としては、窒化シリコン
膜表面を酸素プラズマ等によって酸化膜化する方法（特
開平8-83786,特開平9-134867）および窒化シリコン膜上
に酸化シリコン膜を堆積する方法（特開平10-189441）
が提案されている。しかし、本願発明者らが行った実験
では、レジスト直下の基板に対して上記に示すような処
理を行ってもレジストパターンの形状が悪化する場合が
あることがわかった。
【０００６】このようなレジストパターン形状異常を解
決するために、本願発明者らはまず、その原因について
検討を重ねた。その結果、高解像度の化学増幅型レジス
トを採用する場合には、酸化シリコン膜表面に微量の窒
素が存在するだけでもレジスト形状の悪化を引き起こす
ことがわかった。これは基板表面に存在する窒素が持つ
非共有電子対に酸がトラップされていることに起因する
ものと考えられる。
決するために、本願発明者らはまず、その原因について
検討を重ねた。その結果、高解像度の化学増幅型レジス
トを採用する場合には、酸化シリコン膜表面に微量の窒
素が存在するだけでもレジスト形状の悪化を引き起こす
ことがわかった。これは基板表面に存在する窒素が持つ
非共有電子対に酸がトラップされていることに起因する
ものと考えられる。
【０００７】酸化膜中に窒素成分を含まないようにする
ためにはCVD工程において原材料ガスから窒素を含む成
分を除去することが考えられる。例えばプラズマCVDを
用いて原材料ガスにシランと酸素を用いればよい。しか
し、シランと酸素を用いた場合、プラズマが存在しない
条件であっても常温で容易に反応が進行してしまい、チ
ャンバー内およびプロセスガス導入配管等にSiO2の微粉
末を生じてしまう。発生した微粉末はウェーハ上にパー
ティクルを発生させるため望ましくない。したがって、
プラズマ等のエネルギーアシストが存在して初めて反応
を引き起こすN2O及びNO等を酸化ガスとして使用するこ
とにより、パーティクル等を伴うことなくプラズマ生成
領域でのみシリコン酸化膜を得ることが望ましい。
ためにはCVD工程において原材料ガスから窒素を含む成
分を除去することが考えられる。例えばプラズマCVDを
用いて原材料ガスにシランと酸素を用いればよい。しか
し、シランと酸素を用いた場合、プラズマが存在しない
条件であっても常温で容易に反応が進行してしまい、チ
ャンバー内およびプロセスガス導入配管等にSiO2の微粉
末を生じてしまう。発生した微粉末はウェーハ上にパー
ティクルを発生させるため望ましくない。したがって、
プラズマ等のエネルギーアシストが存在して初めて反応
を引き起こすN2O及びNO等を酸化ガスとして使用するこ
とにより、パーティクル等を伴うことなくプラズマ生成
領域でのみシリコン酸化膜を得ることが望ましい。
【０００８】本発明は、上述したような従来の課題を解
決するためになされたもので、リソグラフィー工程にお
いて高精度な微細パターンを形成する方法を得ることを
目的とする。また、酸化シリコン系膜の高精度な微細パ
ターンを形成する方法を得ることを目的とする。また、
化学増幅型レジストパターンを形成する際のレジスト−
基板界面におけるレジストパターンの裾引きを抑制する
ことができる微細パターンの形成方法を得ることを目的
とする。また、酸化シリコン系の膜を形成する工程にお
いて、酸化膜表面に存在する窒素を減少させることがで
きる方法を得ることを目的とする。
決するためになされたもので、リソグラフィー工程にお
いて高精度な微細パターンを形成する方法を得ることを
目的とする。また、酸化シリコン系膜の高精度な微細パ
ターンを形成する方法を得ることを目的とする。また、
化学増幅型レジストパターンを形成する際のレジスト−
基板界面におけるレジストパターンの裾引きを抑制する
ことができる微細パターンの形成方法を得ることを目的
とする。また、酸化シリコン系の膜を形成する工程にお
いて、酸化膜表面に存在する窒素を減少させることがで
きる方法を得ることを目的とする。
【０００９】
【課題を解決する為の手段】上記目的を達成するため
に、本発明にかかる微細パターン形成方法は、下地基板
上に、直接またはその他の層を介して、酸化シリコン系
の膜を製膜する工程と、前記の膜の上にフォトレジスト
を形成する工程と、前記フォトレジストに露光を行い、
マスクパターンを転写する工程を有する微細パターンの
形成方法であって、酸化シリコン系膜の製膜工程におい
て原材料ガスの１つに窒素を含む酸化性ガスを用いて酸
化シリコン系の膜表面に含まれる窒素の含有率を0.1atm
%以下にすることを特徴とする。また、窒素を含む前記
酸化性ガスがＮ ２ ＯまたはＮＯであることを特徴とす
る。
に、本発明にかかる微細パターン形成方法は、下地基板
上に、直接またはその他の層を介して、酸化シリコン系
の膜を製膜する工程と、前記の膜の上にフォトレジスト
を形成する工程と、前記フォトレジストに露光を行い、
マスクパターンを転写する工程を有する微細パターンの
形成方法であって、酸化シリコン系膜の製膜工程におい
て原材料ガスの１つに窒素を含む酸化性ガスを用いて酸
化シリコン系の膜表面に含まれる窒素の含有率を0.1atm
%以下にすることを特徴とする。また、窒素を含む前記
酸化性ガスがＮ ２ ＯまたはＮＯであることを特徴とす
る。
【００１０】また、前記酸化シリコン系の膜を堆積する
工程においてはプラズマCVDを用い、かつ、製膜工程で
前記基板が配置される部分の温度を400℃以上に設定す
ることが望ましい。本条件を満たせば前記酸化シリコン
系の膜はパターニング後のフォトレジスト形状の悪化を
十分防止することができる。
工程においてはプラズマCVDを用い、かつ、製膜工程で
前記基板が配置される部分の温度を400℃以上に設定す
ることが望ましい。本条件を満たせば前記酸化シリコン
系の膜はパターニング後のフォトレジスト形状の悪化を
十分防止することができる。
【００１１】また、前記酸化シリコン系の膜を堆積する
工程の後に酸化シリコン表面を酸素プラズマまたはN2O
プラズマに晒すことが望ましい。この工程を追加するこ
とにより酸化シリコン系膜の表面における窒素の含有量
を低減させることができる。
工程の後に酸化シリコン表面を酸素プラズマまたはN2O
プラズマに晒すことが望ましい。この工程を追加するこ
とにより酸化シリコン系膜の表面における窒素の含有量
を低減させることができる。
【００１２】本発明によれば膜表面の窒素濃度が小さい
酸化シリコン系の膜を形成することができ、化学増幅型
レジストパターン形成時のレジスト−基板界面における
パターン形状の悪化を抑制することができる。
酸化シリコン系の膜を形成することができ、化学増幅型
レジストパターン形成時のレジスト−基板界面における
パターン形状の悪化を抑制することができる。
【００１３】
【００１４】また、本発明にかかる半導体装置の製造方
法は、下地基板上に、直接またはその他の層を介して、
原材料ガスの１つに窒素を含む酸化性ガスを用いて窒素
の含有率が0.1atm%以下の酸化シリコン系の膜を製膜す
る工程と、前記の膜の上に化学増幅型フォトレジストを
形成する工程と、前記化学増幅型フォトレジストにマス
クを通して露光を行い、マスクパターンを転写してレジ
ストパターンを形成する工程と、前記レジストパターン
を介して下地層をエッチングして微細パターンを形成す
る工程とを有することを特徴とする。
法は、下地基板上に、直接またはその他の層を介して、
原材料ガスの１つに窒素を含む酸化性ガスを用いて窒素
の含有率が0.1atm%以下の酸化シリコン系の膜を製膜す
る工程と、前記の膜の上に化学増幅型フォトレジストを
形成する工程と、前記化学増幅型フォトレジストにマス
クを通して露光を行い、マスクパターンを転写してレジ
ストパターンを形成する工程と、前記レジストパターン
を介して下地層をエッチングして微細パターンを形成す
る工程とを有することを特徴とする。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。 実施の形態１． （実施例１〜３、比較例１〜４）以下、図１〜図３およ
び表１を用いて、本発明の実施の形態１における実施例
１〜３について、比較例１〜４と比較して説明する。図
１は、本実施の形態の実施例１〜３および比較例１〜４
における微細パターン形成方法の工程を説明するための
図である。また、表１は、実施例１〜３および比較例１
〜４における微細パターン形成方法の条件と結果を示す
ものである。
て図面を参照して説明する。 実施の形態１． （実施例１〜３、比較例１〜４）以下、図１〜図３およ
び表１を用いて、本発明の実施の形態１における実施例
１〜３について、比較例１〜４と比較して説明する。図
１は、本実施の形態の実施例１〜３および比較例１〜４
における微細パターン形成方法の工程を説明するための
図である。また、表１は、実施例１〜３および比較例１
〜４における微細パターン形成方法の条件と結果を示す
ものである。
【００１６】図１において、符号１および１’はそれぞ
れフォトレジストおよびフォトレジストパターンを、符
号２は酸化シリコン膜を、符号３はシリコン窒化酸化膜
(SiON膜)を、符号４はシリコン基板を、符号５および符
号６はフォトレジスト１の露光に用いられるマスクおよ
び露光光を示す。
れフォトレジストおよびフォトレジストパターンを、符
号２は酸化シリコン膜を、符号３はシリコン窒化酸化膜
(SiON膜)を、符号４はシリコン基板を、符号５および符
号６はフォトレジスト１の露光に用いられるマスクおよ
び露光光を示す。
【００１７】本実施の形態の実施例１〜３および比較例
１〜４の微細パターン形成方法では、図１（ａ）に示す
ように、基板４上にプラズマＣＶＤ法によりSiON膜３が
25nm堆積され、つづいて酸化シリコン膜２が10nm形成さ
れた。実施例１〜３および比較例１〜４における酸化シ
リコン膜の製膜条件を表１に示す。なお、本実施例にお
いて使用したプラズマCVD装置は日本ASM社製の平行平板
型プラズマCVD装置(Eagle-10)を用い、RF周波数を13.56
MHz、RF電力を350W、チャンバー内圧力を380Paに設定し
た。また、本実施例で使用した熱CVD装置は東京エレク
トロン社製のプロトタイプ装置である。
１〜４の微細パターン形成方法では、図１（ａ）に示す
ように、基板４上にプラズマＣＶＤ法によりSiON膜３が
25nm堆積され、つづいて酸化シリコン膜２が10nm形成さ
れた。実施例１〜３および比較例１〜４における酸化シ
リコン膜の製膜条件を表１に示す。なお、本実施例にお
いて使用したプラズマCVD装置は日本ASM社製の平行平板
型プラズマCVD装置(Eagle-10)を用い、RF周波数を13.56
MHz、RF電力を350W、チャンバー内圧力を380Paに設定し
た。また、本実施例で使用した熱CVD装置は東京エレク
トロン社製のプロトタイプ装置である。
【００１８】酸化シリコン堆積後にフォトレジスト１が
回転塗布法により形成されるが、レジストの塗布工程に
ついて詳細に説明すると、まず酸化シリコン膜２を形成
した基板を、ヘキサメチルジシラザン(HMDS)雰囲気に90
℃の加熱状態で60秒間暴露する。その後、クラリアント
社製ポリアクリル系ポジ型ArFレジスト(AX-1000)を480n
mの厚さでスピン塗布し、ホットプレート上にて115℃で
90秒間加熱する。
回転塗布法により形成されるが、レジストの塗布工程に
ついて詳細に説明すると、まず酸化シリコン膜２を形成
した基板を、ヘキサメチルジシラザン(HMDS)雰囲気に90
℃の加熱状態で60秒間暴露する。その後、クラリアント
社製ポリアクリル系ポジ型ArFレジスト(AX-1000)を480n
mの厚さでスピン塗布し、ホットプレート上にて115℃で
90秒間加熱する。
【００１９】次に、ISI社製プロトタイプArFエキシマレ
ーザーステッパーにより、図１（ｂ）に示すようにマス
ク５を通して露光光６を照射しパターン露光が実行され
る。露光装置のNAは0.6,σは0.7であった。その後、ホ
ットプレート上にて110℃で60秒間加熱し、テトラメチ
ルアンモニウムヒドロキシド水溶液等の有機アルカリ系
水溶液を現像液としてパドル法で現像処理が実行される
ことにより、図１（ｃ）に示すように、150nm幅のレジ
ストパターン（ラインパターン）１’が形成される。
ーザーステッパーにより、図１（ｂ）に示すようにマス
ク５を通して露光光６を照射しパターン露光が実行され
る。露光装置のNAは0.6,σは0.7であった。その後、ホ
ットプレート上にて110℃で60秒間加熱し、テトラメチ
ルアンモニウムヒドロキシド水溶液等の有機アルカリ系
水溶液を現像液としてパドル法で現像処理が実行される
ことにより、図１（ｃ）に示すように、150nm幅のレジ
ストパターン（ラインパターン）１’が形成される。
【００２０】このようにして得られたレジストパターン
１’を走査型電子線顕微鏡（日立製作所製 S-5000）で
観察した結果、実施例１〜３と比較例１〜４の間でレジ
ストパターンの形状に明瞭な相違が見られた。図３は、
実施例１〜８および比較例１〜７におけるパターニング
された150nm幅のレジストパターンの断面形状の差異を
示す図で、（ａ）図は 実施例１〜８の場合、（ｂ）図
は比較例１〜７の場合を示す。実施例１〜３ではレジス
ト−基板界面付近においてレジストパターンは垂直に切
れており、正確に転写がなされていることがわかる。一
方、比較例１〜４ではレジストパターンが裾引き状の形
状を示す。このような裾引き形状はパターンの寸法精度
を低下させるため望ましくない。
１’を走査型電子線顕微鏡（日立製作所製 S-5000）で
観察した結果、実施例１〜３と比較例１〜４の間でレジ
ストパターンの形状に明瞭な相違が見られた。図３は、
実施例１〜８および比較例１〜７におけるパターニング
された150nm幅のレジストパターンの断面形状の差異を
示す図で、（ａ）図は 実施例１〜８の場合、（ｂ）図
は比較例１〜７の場合を示す。実施例１〜３ではレジス
ト−基板界面付近においてレジストパターンは垂直に切
れており、正確に転写がなされていることがわかる。一
方、比較例１〜４ではレジストパターンが裾引き状の形
状を示す。このような裾引き形状はパターンの寸法精度
を低下させるため望ましくない。
【００２１】次に、本願発明者らは図２で示されるよう
に裾引き量を定義することにより裾引きの度合いを定量
化した。図２に示すように、Wbはレジスト−基板界面に
おけるレジスト線幅、Wmは基板界面からH/4上方におけ
るレジスト線幅である。ここでHはレジストの高さであ
る。本実施例の場合、Wmは基板界面から120nm上方での
レジスト線幅である。本願発明者らの実験より裾引き量
が20nm以下であればパターンの寸法精度が低下しないこ
とがわかっている。
に裾引き量を定義することにより裾引きの度合いを定量
化した。図２に示すように、Wbはレジスト−基板界面に
おけるレジスト線幅、Wmは基板界面からH/4上方におけ
るレジスト線幅である。ここでHはレジストの高さであ
る。本実施例の場合、Wmは基板界面から120nm上方での
レジスト線幅である。本願発明者らの実験より裾引き量
が20nm以下であればパターンの寸法精度が低下しないこ
とがわかっている。
【００２２】表１に裾引き量の測定結果を示す。本表よ
り明らかなように、酸化シリコン膜表面の窒素原子の濃
度が0.1atm%以下であればレジストパターンの裾引きが
十分小さくなることがわかる。尚、本実施例において酸
化シリコン膜中および表面の窒素原子の濃度は２次イオ
ン質量分析法（SIMS）により測定した。
り明らかなように、酸化シリコン膜表面の窒素原子の濃
度が0.1atm%以下であればレジストパターンの裾引きが
十分小さくなることがわかる。尚、本実施例において酸
化シリコン膜中および表面の窒素原子の濃度は２次イオ
ン質量分析法（SIMS）により測定した。
【００２３】
【表１】
【００２４】本実施例ではパターン露光にＡｒＦエキシ
マレーザ縮小露光を用いたが、他の方法を用いても良
い。例えば、電子線露光、ＫｒＦエキシマレーザ密着露
光あるいは縮小投影露光、Ｆ2エキシマレーザ密着露光
あるいは縮小投影露光、紫外線を光源とするステップア
ンドスキャン反射型縮小投影露光または軟Ｘ線等を用い
ることができる。また、ＮＡおよびσもこれに限るもの
ではない。また、露光するパターンはラインパターンの
みに限らず、ホールパターン、ドットパターン等でもよ
い。
マレーザ縮小露光を用いたが、他の方法を用いても良
い。例えば、電子線露光、ＫｒＦエキシマレーザ密着露
光あるいは縮小投影露光、Ｆ2エキシマレーザ密着露光
あるいは縮小投影露光、紫外線を光源とするステップア
ンドスキャン反射型縮小投影露光または軟Ｘ線等を用い
ることができる。また、ＮＡおよびσもこれに限るもの
ではない。また、露光するパターンはラインパターンの
みに限らず、ホールパターン、ドットパターン等でもよ
い。
【００２５】また、上記実施例および比較例において
は、レジスト膜塗布直前にウェーハをHMDS雰囲気に暴露
し、密着層を形成している。レジスト膜と下地との密着
が十分な場合には、この密着層形成は省略してもよい。
は、レジスト膜塗布直前にウェーハをHMDS雰囲気に暴露
し、密着層を形成している。レジスト膜と下地との密着
が十分な場合には、この密着層形成は省略してもよい。
【００２６】また、上記実施例においては酸化シリコン
膜の直下に酸化窒化シリコン膜が堆積されているが窒化
シリコン膜でもよい。また、この層は必ずしも必要では
ない。また、本実施例においては原材料ガスとしてシラ
ンが用いられているが、例えばSi2H6, SiH3(CH3), SiH2
(CH3)2, SiCl2H2, SiCl4などのシラン系のガスであれば
何でもよい。また、本実施例および比較例においては、
もう１つの原材料ガスとしN2Oを用いているが、NO, CO
等の酸化性ガスであれば何でもよい。また、上記実施例
および比較例においてはプラズマCVD装置として平行平
板型を用いたが、ECRプラズマCVD装置またはバイアスEC
RプラズマCVD装置を用いてもよい。その他、種々の変
更、改良、組み合わせ等が可能なことは当業者に自明で
あろう。
膜の直下に酸化窒化シリコン膜が堆積されているが窒化
シリコン膜でもよい。また、この層は必ずしも必要では
ない。また、本実施例においては原材料ガスとしてシラ
ンが用いられているが、例えばSi2H6, SiH3(CH3), SiH2
(CH3)2, SiCl2H2, SiCl4などのシラン系のガスであれば
何でもよい。また、本実施例および比較例においては、
もう１つの原材料ガスとしN2Oを用いているが、NO, CO
等の酸化性ガスであれば何でもよい。また、上記実施例
および比較例においてはプラズマCVD装置として平行平
板型を用いたが、ECRプラズマCVD装置またはバイアスEC
RプラズマCVD装置を用いてもよい。その他、種々の変
更、改良、組み合わせ等が可能なことは当業者に自明で
あろう。
【００２７】なお、半導体装置などの製造工程として
は、図３（ｃ）に示すような微細レジストパターン１’
が形成された後、このレジストパターン１’を介して下
地の酸化シリコン膜２、あるいは酸化シリコン膜２とSi
ON膜３とをエッチングして絶縁膜の微細パターンを形成
することができる。また、下地が導電膜の場合は、導電
膜の微細パターンを形成することができる。また、その
他、一連の製造工程を経て半導体装置が製造されるが、
説明は省略する。なお、この実施の形態によれば、０．
１μｍレベルのパターンを有する半導体装置を製造する
ことができ、一般的には０．１８μｍ以下のパターンの
形成に好適に適用できる。
は、図３（ｃ）に示すような微細レジストパターン１’
が形成された後、このレジストパターン１’を介して下
地の酸化シリコン膜２、あるいは酸化シリコン膜２とSi
ON膜３とをエッチングして絶縁膜の微細パターンを形成
することができる。また、下地が導電膜の場合は、導電
膜の微細パターンを形成することができる。また、その
他、一連の製造工程を経て半導体装置が製造されるが、
説明は省略する。なお、この実施の形態によれば、０．
１μｍレベルのパターンを有する半導体装置を製造する
ことができ、一般的には０．１８μｍ以下のパターンの
形成に好適に適用できる。
【００２８】以上説明したように、この実施の形態によ
れば、表面での窒素の含有率が0.1atm%以下の酸化シリ
コン系の膜を形成し、この上に化学増幅型フォトレジス
トを形成してレジストパターンを形成する。これによ
り、化学増幅型レジストのパターン形成時におけるレジ
スト−基板界面におけるパターン形状の悪化を防止し、
微細で高精度なレジストパターンを形成することができ
る。また、これにより微細で高精度な絶縁膜あるいは導
電膜のパターンを形成することができる。さらに、その
ような微細パターンを有する半導体装置などを製造する
ことができる。
れば、表面での窒素の含有率が0.1atm%以下の酸化シリ
コン系の膜を形成し、この上に化学増幅型フォトレジス
トを形成してレジストパターンを形成する。これによ
り、化学増幅型レジストのパターン形成時におけるレジ
スト−基板界面におけるパターン形状の悪化を防止し、
微細で高精度なレジストパターンを形成することができ
る。また、これにより微細で高精度な絶縁膜あるいは導
電膜のパターンを形成することができる。さらに、その
ような微細パターンを有する半導体装置などを製造する
ことができる。
【００２９】実施の形態２． （実施例４〜８、比較例５〜７）以下、図４および表２
を参照して、本発明の実施の形態２における実施例４〜
８について、比較例５〜７と比較して説明する。図４
は、実施例４〜８および比較例５〜７における微細パタ
ーンの形成方法の工程を説明するための図である。ま
た、表２は、実施例４〜８および比較例５〜７における
微細パターン形成方法の条件と結果を示すものである。
を参照して、本発明の実施の形態２における実施例４〜
８について、比較例５〜７と比較して説明する。図４
は、実施例４〜８および比較例５〜７における微細パタ
ーンの形成方法の工程を説明するための図である。ま
た、表２は、実施例４〜８および比較例５〜７における
微細パターン形成方法の条件と結果を示すものである。
【００３０】図４において、符号１〜６および１’は、
実施の形態１の図１で説明したものと同様のものである
から、説明を省略する。また、符号７はBPSG膜を示す。
実施の形態１の図１で説明したものと同様のものである
から、説明を省略する。また、符号７はBPSG膜を示す。
【００３１】本実施の形態の実施例４〜８および比較例
５〜７の微細パターン形成方法では、図４（ａ）に示す
ように、基板４上にプラズマＣＶＤ法によりSiON膜３が
25nm堆積され、つづいて常圧CＶＤ法によりＢＰＳＧ膜
７を700nm形成した。つづいて、プラズマＣＶＤ法によ
り酸化シリコン膜２を10nm堆積した。なお、本実施例に
おいて使用したプラズマCVD装置は日本ASM社製のプロト
タイプ機（平行平板型）である。実施例４〜８および比
較例５〜７においては，酸化シリコン膜の製膜条件を表
２に示すように変化させている。
５〜７の微細パターン形成方法では、図４（ａ）に示す
ように、基板４上にプラズマＣＶＤ法によりSiON膜３が
25nm堆積され、つづいて常圧CＶＤ法によりＢＰＳＧ膜
７を700nm形成した。つづいて、プラズマＣＶＤ法によ
り酸化シリコン膜２を10nm堆積した。なお、本実施例に
おいて使用したプラズマCVD装置は日本ASM社製のプロト
タイプ機（平行平板型）である。実施例４〜８および比
較例５〜７においては，酸化シリコン膜の製膜条件を表
２に示すように変化させている。
【００３２】酸化シリコン堆積後にはフォトレジスト１
が塗布される。レジストの塗布工程について詳細に説明
すると、まず酸化シリコン膜２を形成した基板を、ヘキ
サメチルジシラザン(HMDS)雰囲気に90℃の加熱状態で60
秒間暴露する。その後、住友化学工業（株）製ポリアク
リル系ポジ型ArFレジスト(PAR-101)を480nmの厚さでス
ピン塗布し、ホットプレート上にて120℃で60秒間加熱
する。
が塗布される。レジストの塗布工程について詳細に説明
すると、まず酸化シリコン膜２を形成した基板を、ヘキ
サメチルジシラザン(HMDS)雰囲気に90℃の加熱状態で60
秒間暴露する。その後、住友化学工業（株）製ポリアク
リル系ポジ型ArFレジスト(PAR-101)を480nmの厚さでス
ピン塗布し、ホットプレート上にて120℃で60秒間加熱
する。
【００３３】次にISI社製プロトタイプArFエキシマレー
ザーステッパーにより、図４（ｂ）に示されるように、
マスク５を通して露光光６を照射しパターン露光が実行
される。 露光装置のNAは0.6,σは0.7であった。その
後、ホットプレート上にて120℃で60秒間加熱し、テト
ラメチルアンモニウムヒドロキシド水溶液等の有機アル
カリ系水溶液を現像液としてパドル法で現像処理が実行
されることにより、図４（ｃ）に示すように、150nm幅
のレジストパターン（ラインパターン）１’が形成され
る。
ザーステッパーにより、図４（ｂ）に示されるように、
マスク５を通して露光光６を照射しパターン露光が実行
される。 露光装置のNAは0.6,σは0.7であった。その
後、ホットプレート上にて120℃で60秒間加熱し、テト
ラメチルアンモニウムヒドロキシド水溶液等の有機アル
カリ系水溶液を現像液としてパドル法で現像処理が実行
されることにより、図４（ｃ）に示すように、150nm幅
のレジストパターン（ラインパターン）１’が形成され
る。
【００３４】このようにして得られたレジストパターン
１’を走査型電子線顕微鏡（日立製作所製 S-5000）で
観察した結果、実施例４〜８と比較例５〜７の間でレジ
ストパターンの形状に明瞭な相違が見られた。図３は、
前述したように、実施例１〜８および比較例１〜７にお
けるパターニングされた150nm幅のレジストパターンの
断面形状の差異を示す図である。実施例４〜８ではレジ
スト−基板界面付近においてレジストパターンは垂直に
切れており、正確に転写がなされていることがわかる。
一方、比較例５〜７ではレジストパターンが裾引き状の
形状を示す。このような裾引き形状はパターンの寸法精
度を低下させるため望ましくない。
１’を走査型電子線顕微鏡（日立製作所製 S-5000）で
観察した結果、実施例４〜８と比較例５〜７の間でレジ
ストパターンの形状に明瞭な相違が見られた。図３は、
前述したように、実施例１〜８および比較例１〜７にお
けるパターニングされた150nm幅のレジストパターンの
断面形状の差異を示す図である。実施例４〜８ではレジ
スト−基板界面付近においてレジストパターンは垂直に
切れており、正確に転写がなされていることがわかる。
一方、比較例５〜７ではレジストパターンが裾引き状の
形状を示す。このような裾引き形状はパターンの寸法精
度を低下させるため望ましくない。
【００３５】次に、各実施例および比較例におけるレジ
ストパターンの裾引き量を図２の定義を用いて定量化し
た。結果を表２に示す。この結果よりプラズマＣＶＤ工
程の反応温度を400℃以上に設定することにより酸化シ
リコン膜表面の窒素含有量を0.1atm%以下に抑制し、か
つ、レジストの裾引きを20nm以下に抑制できることがわ
かった。
ストパターンの裾引き量を図２の定義を用いて定量化し
た。結果を表２に示す。この結果よりプラズマＣＶＤ工
程の反応温度を400℃以上に設定することにより酸化シ
リコン膜表面の窒素含有量を0.1atm%以下に抑制し、か
つ、レジストの裾引きを20nm以下に抑制できることがわ
かった。
【００３６】本実施例ではパターン露光にＡｒＦエキシ
マレーザ縮小露光を用いたが、他の方法を用いても良
い。例えば、電子線露光、ＫｒＦエキシマレーザ密着露
光あるいは縮小投影露光、Ｆ2エキシマレーザ密着露光
あるいは縮小投影露光、遠紫外線を光源とするステップ
アンドスキャン反射型縮小投影露光または軟Ｘ線等を用
いることができる。また、ＮＡおよびσもこれに限るも
のではない。また、露光するパターンはラインパターン
のみに限らず、ホールパターン、ドットパターン等でも
よい。
マレーザ縮小露光を用いたが、他の方法を用いても良
い。例えば、電子線露光、ＫｒＦエキシマレーザ密着露
光あるいは縮小投影露光、Ｆ2エキシマレーザ密着露光
あるいは縮小投影露光、遠紫外線を光源とするステップ
アンドスキャン反射型縮小投影露光または軟Ｘ線等を用
いることができる。また、ＮＡおよびσもこれに限るも
のではない。また、露光するパターンはラインパターン
のみに限らず、ホールパターン、ドットパターン等でも
よい。
【００３７】また、上記実施例においては、レジスト膜
塗布直前にウェーハをHMDS雰囲気に暴露し、密着層を形
成している。レジスト膜と下地との密着が十分な場合に
は、この密着層形成は省略してもよい。
塗布直前にウェーハをHMDS雰囲気に暴露し、密着層を形
成している。レジスト膜と下地との密着が十分な場合に
は、この密着層形成は省略してもよい。
【００３８】また、上記実施例においては酸化シリコン
膜２の下層にBPSG膜７および酸化窒化シリコン膜３が堆
積されているが、これらの層は他の材料に置き換えるこ
とも可能である。たとえばBPSG膜はTEOS膜に置き換えて
もよいし、SiON膜は窒化シリコン系の膜に変更してもよ
い。また、これらの層は必ずしも必要ではない。
膜２の下層にBPSG膜７および酸化窒化シリコン膜３が堆
積されているが、これらの層は他の材料に置き換えるこ
とも可能である。たとえばBPSG膜はTEOS膜に置き換えて
もよいし、SiON膜は窒化シリコン系の膜に変更してもよ
い。また、これらの層は必ずしも必要ではない。
【００３９】また、本実施例においては酸化シリコン膜
の形成に平行平板型プラズマCVD装置を用いたが、ECRプ
ラズマCVD装置またはバイアスECRプラズマCVD装置を用
いてもよい。また、本実施例においては原材料ガスとし
てシランを用いたが、例えばSi2H6,SiH3(CH3), SiH2(CH
3)2, SiCl2H2, SiCl4などのシラン系のガスであれば何
でもよい。また、本実施例および比較例においては、も
う１つの原材料ガスとしN2Oを用いているが、NO, CO等
の酸化性ガスであれば何でもよい。その他、種々の変
更、改良、組み合わせ等が可能なことは当業者に自明で
あろう。
の形成に平行平板型プラズマCVD装置を用いたが、ECRプ
ラズマCVD装置またはバイアスECRプラズマCVD装置を用
いてもよい。また、本実施例においては原材料ガスとし
てシランを用いたが、例えばSi2H6,SiH3(CH3), SiH2(CH
3)2, SiCl2H2, SiCl4などのシラン系のガスであれば何
でもよい。また、本実施例および比較例においては、も
う１つの原材料ガスとしN2Oを用いているが、NO, CO等
の酸化性ガスであれば何でもよい。その他、種々の変
更、改良、組み合わせ等が可能なことは当業者に自明で
あろう。
【００４０】
【表２】
【００４１】以上説明したように、この実施の形態によ
れば、プラズマＣＶＤ工程の反応温度を400℃以上に設
定することにより、表面における窒素の含有率が0.1atm%
以下の酸化シリコン系の膜を形成し、この上に化学増幅
型フォトレジストを形成してレジストパターンを形成す
る。 これにより、化学増幅型レジストのパターン形成時にお
けるレジスト−基板界面におけるパターン形状の悪化を
防止し、微細で高精度なレジストパターンを形成するこ
とができる。また、これにより微細で高精度な絶縁膜あ
るいは導電膜のパターンを形成することができる。さら
に、そのような微細パターンを有する半導体装置などを
製造することができる。
れば、プラズマＣＶＤ工程の反応温度を400℃以上に設
定することにより、表面における窒素の含有率が0.1atm%
以下の酸化シリコン系の膜を形成し、この上に化学増幅
型フォトレジストを形成してレジストパターンを形成す
る。 これにより、化学増幅型レジストのパターン形成時にお
けるレジスト−基板界面におけるパターン形状の悪化を
防止し、微細で高精度なレジストパターンを形成するこ
とができる。また、これにより微細で高精度な絶縁膜あ
るいは導電膜のパターンを形成することができる。さら
に、そのような微細パターンを有する半導体装置などを
製造することができる。
【００４２】実施の形態３． （実施例９〜１４、比較例８〜１０）以下、図１および
表３を用いて、本発明の実施の形態３における実施例９
〜１４について、比較例８〜１０と比較して説明する。
図１は、本実施の形態の実施例９〜１４および比較例８
〜１０における微細パターン形成方法の工程を説明する
ための図である。また、表３は、実施例９〜１４および
比較例８〜１０における微細パターン形成方法の条件と
結果を示すものである。図１については、実施の形態１
で既に説明したので重複説明は省略する。
表３を用いて、本発明の実施の形態３における実施例９
〜１４について、比較例８〜１０と比較して説明する。
図１は、本実施の形態の実施例９〜１４および比較例８
〜１０における微細パターン形成方法の工程を説明する
ための図である。また、表３は、実施例９〜１４および
比較例８〜１０における微細パターン形成方法の条件と
結果を示すものである。図１については、実施の形態１
で既に説明したので重複説明は省略する。
【００４３】本実施の形態の実施例９〜１４および比較
例８〜１０の微細パターン形成方法は、実施の形態１の
実施例１〜３および比較例１〜４と同じである。ただ
し、実施例９〜１４においては、酸化シリコン膜製膜後
に膜表面を酸素プラズマあるいはN2Oプラズマに晒す工
程を挿入することを特徴とする。また、比較例８〜１０
ではプラズマに晒す工程が省略される。
例８〜１０の微細パターン形成方法は、実施の形態１の
実施例１〜３および比較例１〜４と同じである。ただ
し、実施例９〜１４においては、酸化シリコン膜製膜後
に膜表面を酸素プラズマあるいはN2Oプラズマに晒す工
程を挿入することを特徴とする。また、比較例８〜１０
ではプラズマに晒す工程が省略される。
【００４４】なお、実施例９〜１４および比較例８〜１
０では、図１に示すSiON膜３の膜厚は100nmであり、酸
化シリコン膜２の膜厚は30nmとした。なお、本実施例に
おいて使用したプラズマCVD装置は日本ASM社製のEagle-
10を用い、RF周波数を13.56MHz、RF電力を400W、チャン
バー内圧力を400Paに設定した。実施例９〜１４および
比較例８〜１０においては、酸化シリコン膜の製膜条件
および酸化シリコン膜表面の処理条件を表３に示すよう
に変化させている。
０では、図１に示すSiON膜３の膜厚は100nmであり、酸
化シリコン膜２の膜厚は30nmとした。なお、本実施例に
おいて使用したプラズマCVD装置は日本ASM社製のEagle-
10を用い、RF周波数を13.56MHz、RF電力を400W、チャン
バー内圧力を400Paに設定した。実施例９〜１４および
比較例８〜１０においては、酸化シリコン膜の製膜条件
および酸化シリコン膜表面の処理条件を表３に示すよう
に変化させている。
【００４５】また、酸化シリコン膜表面製膜後の表面処
理は、酸化シリコン膜製膜工程で使用したチャンバー内
で行った。より詳しく記述すると、酸化シリコン膜製膜
工程が終了した後に、引き続いて導入ガスを酸素または
N2Oのみに変更して処理を引き続き60秒程度継続した。
この際N2Oまたは酸素の流量を1500sccm, チャンバー圧
力を400Paとした。
理は、酸化シリコン膜製膜工程で使用したチャンバー内
で行った。より詳しく記述すると、酸化シリコン膜製膜
工程が終了した後に、引き続いて導入ガスを酸素または
N2Oのみに変更して処理を引き続き60秒程度継続した。
この際N2Oまたは酸素の流量を1500sccm, チャンバー圧
力を400Paとした。
【００４６】酸化シリコン堆積後にはフォトレジスト１
が塗布される。レジストの塗布工程について詳細に説明
すると、まず酸化シリコン膜２を形成した基板を、ヘキ
サメチルジシラザン(HMDS)雰囲気に90℃の加熱状態で60
秒間暴露する。その後、信越化学工業（株）製ポリノル
ボルネン系ポジ型化学増幅ArFレジストを480nmの厚さで
スピン塗布し、ホットプレート上にて130℃で60秒間加
熱する。
が塗布される。レジストの塗布工程について詳細に説明
すると、まず酸化シリコン膜２を形成した基板を、ヘキ
サメチルジシラザン(HMDS)雰囲気に90℃の加熱状態で60
秒間暴露する。その後、信越化学工業（株）製ポリノル
ボルネン系ポジ型化学増幅ArFレジストを480nmの厚さで
スピン塗布し、ホットプレート上にて130℃で60秒間加
熱する。
【００４７】次にニコン社製ArFエキシマレーザーステ
ッパー(NSR-S302A)により、図１（ｂ）に示すように、
パターン露光が実行される。露光装置のNAは0.6,σは0.
7であった。その後、ホットプレート上にて110℃で60秒
間加熱し、テトラメチルアンモニウムヒドロキシド水溶
液等の有機アルカリ系水溶液を現像液としてパドル法で
現像処理が実行されることにより、図１（ｃ）に示すよ
うに、150nm幅のレジストパターン（ラインパターン）
１’が形成される。
ッパー(NSR-S302A)により、図１（ｂ）に示すように、
パターン露光が実行される。露光装置のNAは0.6,σは0.
7であった。その後、ホットプレート上にて110℃で60秒
間加熱し、テトラメチルアンモニウムヒドロキシド水溶
液等の有機アルカリ系水溶液を現像液としてパドル法で
現像処理が実行されることにより、図１（ｃ）に示すよ
うに、150nm幅のレジストパターン（ラインパターン）
１’が形成される。
【００４８】このようにして得られたレジストパターン
１’を走査型電子線顕微鏡（日立製作所製 S-5000）で
観察し、レジストパターンの裾引き量を図２の定義を用
いて定量した。結果を表３に示す。O2およびN2O等の酸
化性ガスのプラズマ雰囲気にさらすことにより酸化シリ
コン膜表面の窒素含有量を減少させ、かつ、レジストの
裾引きを小さくすることができた。レジストの裾引きの
減少によりパターン制御性のさらなる向上が達成され
た。
１’を走査型電子線顕微鏡（日立製作所製 S-5000）で
観察し、レジストパターンの裾引き量を図２の定義を用
いて定量した。結果を表３に示す。O2およびN2O等の酸
化性ガスのプラズマ雰囲気にさらすことにより酸化シリ
コン膜表面の窒素含有量を減少させ、かつ、レジストの
裾引きを小さくすることができた。レジストの裾引きの
減少によりパターン制御性のさらなる向上が達成され
た。
【００４９】本実施例ではパターン露光にＡｒＦエキシ
マレーザ縮小露光を用いたが、他の方法を用いても良
い。例えば、電子線露光、ＫｒＦエキシマレーザ密着露
光あるいは縮小投影露光、Ｆ2エキシマレーザ密着露光
あるいは縮小投影露光、遠紫外線を光源とするステップ
アンドスキャン反射型縮小投影露光または軟Ｘ線等を用
いることができる。また、ＮＡおよびσもこれに限るも
のではない。また、露光するパターンはラインパターン
のみに限らず、ホールパターン、ドットパターン等でも
よい。
マレーザ縮小露光を用いたが、他の方法を用いても良
い。例えば、電子線露光、ＫｒＦエキシマレーザ密着露
光あるいは縮小投影露光、Ｆ2エキシマレーザ密着露光
あるいは縮小投影露光、遠紫外線を光源とするステップ
アンドスキャン反射型縮小投影露光または軟Ｘ線等を用
いることができる。また、ＮＡおよびσもこれに限るも
のではない。また、露光するパターンはラインパターン
のみに限らず、ホールパターン、ドットパターン等でも
よい。
【００５０】また、上記実施例においては、レジスト膜
塗布直前にウェーハをHMDS雰囲気に暴露し、密着層を形
成している。レジスト膜と下地との密着が十分な場合に
は、この密着層形成は省略してもよい。また、上記実施
例においては酸化シリコン膜の直下に酸化窒化シリコン
膜が堆積されているが窒化シリコン膜でもよい。また、
この層は必ずしも必要ではない。
塗布直前にウェーハをHMDS雰囲気に暴露し、密着層を形
成している。レジスト膜と下地との密着が十分な場合に
は、この密着層形成は省略してもよい。また、上記実施
例においては酸化シリコン膜の直下に酸化窒化シリコン
膜が堆積されているが窒化シリコン膜でもよい。また、
この層は必ずしも必要ではない。
【００５１】また、本実施例においては酸化シリコン膜
の形成に平行平板型プラズマCVD装置を用いたが、ECRプ
ラズマCVD装置またはバイアスECRプラズマCVD装置を用
いてもよい。また、本実施例においては酸化シリコン膜
の表面処理に平行平板型プラズマCVD装置を用いたが、E
CRプラズマエッチング装置またはアッシャー装置を用い
てもよい。また、本実施例においては、酸化シリコン膜
の表面処理にN2OおよびO2を用いたが、CO, NO等の酸化
性のガスであれば何でもよい。また、本実施例において
は原材料ガスとしてシランを用いたが、例えばSi2H6,Si
H3(CH3), SiH2(CH3)2, SiCl2H2, SiCl4などのシラン系
のガスであれば何でもよい。その他、種々の変更、改
良、組み合わせ等が可能なことは当業者に自明であろ
う。
の形成に平行平板型プラズマCVD装置を用いたが、ECRプ
ラズマCVD装置またはバイアスECRプラズマCVD装置を用
いてもよい。また、本実施例においては酸化シリコン膜
の表面処理に平行平板型プラズマCVD装置を用いたが、E
CRプラズマエッチング装置またはアッシャー装置を用い
てもよい。また、本実施例においては、酸化シリコン膜
の表面処理にN2OおよびO2を用いたが、CO, NO等の酸化
性のガスであれば何でもよい。また、本実施例において
は原材料ガスとしてシランを用いたが、例えばSi2H6,Si
H3(CH3), SiH2(CH3)2, SiCl2H2, SiCl4などのシラン系
のガスであれば何でもよい。その他、種々の変更、改
良、組み合わせ等が可能なことは当業者に自明であろ
う。
【００５２】
【表３】
【００５３】以上説明したように、この実施の形態によ
れば、表面における窒素の含有率が0.1atm%以下の酸化
シリコン系の膜を形成し、酸化シリコン系の膜を製膜後
に膜表面を酸素やN2O等の酸化性ガスのプラズマ雰囲気
に晒すことにより酸化シリコン表面の窒素含有量を減少
させ、この上に化学増幅型フォトレジストを塗布してレ
ジストパターンを形成する。これにより、化学増幅型レ
ジストのパターン形成時におけるレジスト−基板界面に
おけるパターン形状の悪化を防止し、微細で高精度なレ
ジストパターンを形成することができる。また、これに
より微細で高精度な絶縁膜あるいは導電膜のパターンを
形成することができる。さらに、そのような微細パター
ンを有する半導体装置などを製造することができる。
れば、表面における窒素の含有率が0.1atm%以下の酸化
シリコン系の膜を形成し、酸化シリコン系の膜を製膜後
に膜表面を酸素やN2O等の酸化性ガスのプラズマ雰囲気
に晒すことにより酸化シリコン表面の窒素含有量を減少
させ、この上に化学増幅型フォトレジストを塗布してレ
ジストパターンを形成する。これにより、化学増幅型レ
ジストのパターン形成時におけるレジスト−基板界面に
おけるパターン形状の悪化を防止し、微細で高精度なレ
ジストパターンを形成することができる。また、これに
より微細で高精度な絶縁膜あるいは導電膜のパターンを
形成することができる。さらに、そのような微細パター
ンを有する半導体装置などを製造することができる。
【００５４】
【発明の効果】この発明は以上説明したように構成され
ているので、以下に示すような効果を奏する。本発明の
微細パターンの形成方法によれば、下地基板上に、直接
またはその他の層を介して、原材料ガスの１つに窒素を
含む酸化性ガスを用いて酸化シリコン系の膜を製膜する
工程と、前記の膜の上に化学増幅型フォトレジストを形
成する工程と、前記化学増幅型フォトレジストに露光を
行い、マスクパターンを転写する工程を有し、前記酸化
シリコン系の膜表面に含まれる窒素の含有率を0.1atm%
以下にするので、リソグラフィー工程において高精度な
微細パターンを形成することができる。
ているので、以下に示すような効果を奏する。本発明の
微細パターンの形成方法によれば、下地基板上に、直接
またはその他の層を介して、原材料ガスの１つに窒素を
含む酸化性ガスを用いて酸化シリコン系の膜を製膜する
工程と、前記の膜の上に化学増幅型フォトレジストを形
成する工程と、前記化学増幅型フォトレジストに露光を
行い、マスクパターンを転写する工程を有し、前記酸化
シリコン系の膜表面に含まれる窒素の含有率を0.1atm%
以下にするので、リソグラフィー工程において高精度な
微細パターンを形成することができる。
【００５５】また、前記酸化シリコン系の膜を堆積する
工程においてプラズマCVDを用い、かつ、製膜工程で前
記基板が配置される部分の温度を400℃以上に設定して
実行されることにより、酸化シリコン膜中および膜表面
の窒素の含有量を小さくすることができる。これによ
り、レジストパターン形状の悪化を防止し、微細で高精
度なパターンを形成することができる。
工程においてプラズマCVDを用い、かつ、製膜工程で前
記基板が配置される部分の温度を400℃以上に設定して
実行されることにより、酸化シリコン膜中および膜表面
の窒素の含有量を小さくすることができる。これによ
り、レジストパターン形状の悪化を防止し、微細で高精
度なパターンを形成することができる。
【００５６】また、前記酸化シリコン系の膜を堆積する
工程の後に酸化シリコン表面を酸素またはN2O等の酸化
性ガスのプラズマ雰囲気に晒す工程を挿入することによ
り、酸化シリコン膜表面の窒素の含有量を小さくするこ
とができる。これにより、レジストパターン形状の悪化
を防止し、微細で高精度なパターンを形成することがで
きる。
工程の後に酸化シリコン表面を酸素またはN2O等の酸化
性ガスのプラズマ雰囲気に晒す工程を挿入することによ
り、酸化シリコン膜表面の窒素の含有量を小さくするこ
とができる。これにより、レジストパターン形状の悪化
を防止し、微細で高精度なパターンを形成することがで
きる。
【００５７】また、微細で高精度な絶縁膜あるいは導電
膜のパターンを形成することができ、さらにそのような
微細パターンを有する半導体装置などを製造することが
できる。
膜のパターンを形成することができ、さらにそのような
微細パターンを有する半導体装置などを製造することが
できる。
【図１】 本発明の実施の形態１（実施例１〜３、比較
例１〜４）および実施の形態３（実施例９〜１４、比較
例５〜７）における微細パターン形成工程を示す断面図
である。
例１〜４）および実施の形態３（実施例９〜１４、比較
例５〜７）における微細パターン形成工程を示す断面図
である。
【図２】 レジストパターンの裾引き量についての定義
を示す図である。
を示す図である。
【図３】 本発明の実施の形態１（実施例１〜３、比較
例１〜４）および実施の形態２（実施例４〜８、比較例
５〜７）におけるパターニングされた150nm幅のレジス
トパターンの断面形状の差異を説明するための図であ
る。
例１〜４）および実施の形態２（実施例４〜８、比較例
５〜７）におけるパターニングされた150nm幅のレジス
トパターンの断面形状の差異を説明するための図であ
る。
【図４】 本発明の実施の形態２（実施例４〜８、比較
例５〜７）の微細パターン形成工程を示す断面図であ
る。
例５〜７）の微細パターン形成工程を示す断面図であ
る。
１…フォトレジスト １’…フォトレジストパターン ２…酸化シリコン膜 ３…SiON膜 ４…シリコン基板 ５…マスク ６…露光光 ７…BPSG膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 21/30 ５７４ (56)参考文献 特開 平８−162460（ＪＰ，Ａ) 特開 平11−97442（ＪＰ，Ａ) 特開 平８−83786（ＪＰ，Ａ) 特開 平11−317395（ＪＰ，Ａ) 特開 平10−189410（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G03F 7/11 G03F 7/039 H01L 21/027 H01L 21/31
Claims (5)
- 【請求項１】 下地基板上に、直接またはその他の層を
介して、酸化シリコン系の膜を製膜する工程と、前記の
膜の上に化学増幅型フォトレジストを形成する工程と、
前記化学増幅型フォトレジストにマスクを介して露光を
行い、マスクパターンを転写する工程を有する微細パタ
ーンの形成方法であって、前記酸化シリコン系の膜を製
膜する工程において原材料ガスの１つに窒素を含む酸化
性ガスを用いて膜表面中に含まれる窒素の含有率を0.1a
tm%以下にすることを特徴とする微細パターンの形成方
法。 - 【請求項２】 窒素を含む前記酸化性ガスがＮ２Ｏまた
はＮＯであることを特徴とする請求項１に記載の微細パ
ターンの形成方法。 - 【請求項３】 前記酸化シリコン系の膜を堆積する工程
を、プラズマCVD法により400℃以上の温度で行うことを
特徴とする請求項１又は２に記載の微細パターンの形成
方法。 - 【請求項４】 前記酸化シリコン系の膜を堆積する工程
の後に、前記化学増幅型フォトレジストを形成する工程
に先立ち、堆積された酸化シリコン系の膜の表面を酸化
性ガスのプラズマ雰囲気に晒すことを特徴とする請求項
１〜３のいずれかに記載の微細パターンの形成方法。 - 【請求項５】 下地基板上に、直接またはその他の層を
介して、原材料ガスの１つに窒素を含む酸化性ガスを用
いて表面における窒素の含有率が0.1atm%以下の酸化シ
リコン系の膜を製膜する工程と、前記の膜の上に化学増
幅型フォトレジストを形成する工程と、前記化学増幅型
フォトレジストにマスクを通して露光を行い、マスクパ
ターンを転写してレジストパターンを形成する工程と、
前記レジストパターンを介して下地層をエッチングして
微細パターンを形成する工程とを有することを特徴とす
る半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17476199A JP3354901B2 (ja) | 1999-06-21 | 1999-06-21 | 微細パターンの形成方法、半導体装置および半導体装置の製造方法 |
| TW089110562A TW521302B (en) | 1999-06-21 | 2000-05-31 | Method of forming fine pattern, semiconductor device and manufacture of semiconductor device |
| EP00112783A EP1063568B1 (en) | 1999-06-21 | 2000-06-16 | Method of forming a fine pattern and method of manufacturing a semiconductor device |
| DE60036155T DE60036155T2 (de) | 1999-06-21 | 2000-06-16 | Verfahren zur Erzeugung eines feinen Musters und Verfahren zur Herstellung eines Halbleiterelements |
| US09/597,161 US6992013B1 (en) | 1999-06-21 | 2000-06-20 | Method of forming a fine pattern using a silicon-oxide-based film, semiconductor device with a silicon-oxide-based film and method of manufacture thereof |
| KR1020000033795A KR100596606B1 (ko) | 1999-06-21 | 2000-06-20 | 미세 패턴의 형성 방법, 반도체 장치 및 반도체 장치의제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17476199A JP3354901B2 (ja) | 1999-06-21 | 1999-06-21 | 微細パターンの形成方法、半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001007115A JP2001007115A (ja) | 2001-01-12 |
| JP3354901B2 true JP3354901B2 (ja) | 2002-12-09 |
Family
ID=15984220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17476199A Expired - Fee Related JP3354901B2 (ja) | 1999-06-21 | 1999-06-21 | 微細パターンの形成方法、半導体装置および半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6992013B1 (ja) |
| EP (1) | EP1063568B1 (ja) |
| JP (1) | JP3354901B2 (ja) |
| KR (1) | KR100596606B1 (ja) |
| DE (1) | DE60036155T2 (ja) |
| TW (1) | TW521302B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4778660B2 (ja) * | 2001-11-27 | 2011-09-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5001083A (en) * | 1988-07-12 | 1991-03-19 | Microwave Modules & Devices Inc. | Method of priming semiconductor substrate for subsequent photoresist masking and etching |
| JPH06302539A (ja) * | 1993-04-15 | 1994-10-28 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| US5486267A (en) * | 1994-02-28 | 1996-01-23 | International Business Machines Corporation | Method for applying photoresist |
| KR100366910B1 (ko) * | 1994-04-05 | 2003-03-04 | 소니 가부시끼 가이샤 | 반도체장치의제조방법 |
| JPH0822945A (ja) * | 1994-07-07 | 1996-01-23 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0883786A (ja) | 1994-09-12 | 1996-03-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH08162460A (ja) | 1994-12-09 | 1996-06-21 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| JP3422580B2 (ja) * | 1994-12-16 | 2003-06-30 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5955244A (en) * | 1996-08-20 | 1999-09-21 | Quantum Corporation | Method for forming photoresist features having reentrant profiles using a basic agent |
| US6562544B1 (en) * | 1996-11-04 | 2003-05-13 | Applied Materials, Inc. | Method and apparatus for improving accuracy in photolithographic processing of substrates |
| JPH10189410A (ja) * | 1996-12-20 | 1998-07-21 | Sony Corp | 半導体装置の製造方法 |
| US5807660A (en) * | 1997-02-03 | 1998-09-15 | Taiwan Semiconductor Manufacturing Company Ltd. | Avoid photoresist lifting by post-oxide-dep plasma treatment |
| KR100230429B1 (ko) * | 1997-06-27 | 1999-11-15 | 윤종용 | 반도체장치의 실리콘 옥시나이트라이드막 형성방법 |
| JPH1197442A (ja) | 1997-09-24 | 1999-04-09 | Sony Corp | パターン形成方法およびそれを用いた半導体装置の製造方法並びに半導体装置 |
| US6103630A (en) * | 1998-02-09 | 2000-08-15 | Taiwan Semiconductor Manufacturing Company | Adding SF6 gas to improve metal undercut for hardmask metal etching |
| JP3185871B2 (ja) | 1998-05-01 | 2001-07-11 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6171764B1 (en) * | 1998-08-22 | 2001-01-09 | Chia-Lin Ku | Method for reducing intensity of reflected rays encountered during process of photolithography |
| US6093973A (en) * | 1998-09-30 | 2000-07-25 | Advanced Micro Devices, Inc. | Hard mask for metal patterning |
| US6255717B1 (en) * | 1998-11-25 | 2001-07-03 | Advanced Micro Devices, Inc. | Shallow trench isolation using antireflection layer |
| US6156485A (en) * | 1999-01-19 | 2000-12-05 | Taiwan Semiconductor Manufacturing Company Ltd. | Film scheme to solve high aspect ratio metal etch masking layer selectivity and improve photo I-line PR resolution capability in quarter-micron technology |
| US6004853A (en) * | 1999-05-27 | 1999-12-21 | Vanguard International Semiconductor Corporation | Method to improve uniformity and the critical dimensions of a DRAM gate structure |
| JP3320685B2 (ja) * | 1999-06-02 | 2002-09-03 | 株式会社半導体先端テクノロジーズ | 微細パターン形成方法 |
| US6153504A (en) * | 1999-08-16 | 2000-11-28 | Advanced Micro Devices, Inc. | Method of using a silicon oxynitride ARC for final metal layer |
-
1999
- 1999-06-21 JP JP17476199A patent/JP3354901B2/ja not_active Expired - Fee Related
-
2000
- 2000-05-31 TW TW089110562A patent/TW521302B/zh not_active IP Right Cessation
- 2000-06-16 DE DE60036155T patent/DE60036155T2/de not_active Expired - Lifetime
- 2000-06-16 EP EP00112783A patent/EP1063568B1/en not_active Expired - Lifetime
- 2000-06-20 KR KR1020000033795A patent/KR100596606B1/ko not_active IP Right Cessation
- 2000-06-20 US US09/597,161 patent/US6992013B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE60036155T2 (de) | 2008-01-03 |
| US6992013B1 (en) | 2006-01-31 |
| KR100596606B1 (ko) | 2006-07-06 |
| EP1063568B1 (en) | 2007-08-29 |
| KR20010007441A (ko) | 2001-01-26 |
| JP2001007115A (ja) | 2001-01-12 |
| DE60036155D1 (de) | 2007-10-11 |
| EP1063568A1 (en) | 2000-12-27 |
| TW521302B (en) | 2003-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4808511A (en) | Vapor phase photoresist silylation process | |
| JP3320685B2 (ja) | 微細パターン形成方法 | |
| CN1881078B (zh) | 形成抗蚀刻保护层的方法 | |
| US8501394B2 (en) | Superfine-patterned mask, method for production thereof, and method employing the same for forming superfine-pattern | |
| US6878646B1 (en) | Method to control critical dimension of a hard masked pattern | |
| US6806021B2 (en) | Method for forming a pattern and method of manufacturing semiconductor device | |
| JP3872928B2 (ja) | パターン形成方法 | |
| US6818383B2 (en) | Method for forming a resist pattern and method for manufacturing a semiconductor device | |
| TW200421429A (en) | Manufacturing method of semiconductor device | |
| JPH10251519A (ja) | 珪素組成物、これを用いたパターン形成方法、および電子部品の製造方法 | |
| JP3354901B2 (ja) | 微細パターンの形成方法、半導体装置および半導体装置の製造方法 | |
| JPH0883786A (ja) | 半導体装置の製造方法 | |
| JP2002296791A (ja) | パターン形成方法 | |
| JP2002343767A (ja) | パターン形成方法 | |
| JP3660280B2 (ja) | 微細レジストパターンの形成方法 | |
| KR950004910B1 (ko) | 다층감광막 사진식각방법 | |
| JP2001176788A (ja) | パターン形成方法および半導体装置 | |
| JPH1083989A (ja) | パターン形成方法 | |
| US20060127815A1 (en) | Pattern forming method and method of manufacturing semiconductor device | |
| JP2954442B2 (ja) | 配線パターン形成方法 | |
| JPH09260246A (ja) | パターン形成方法および成膜装置 | |
| JP3257126B2 (ja) | パターン形成方法 | |
| JP2647011B2 (ja) | レジストパターンの形成方法 | |
| JP2023524969A (ja) | 中間凍結工程による有機金属光パターニング可能層を用いたマルチパターニング | |
| JP2005150222A (ja) | パターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100927 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100927 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110927 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120927 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120927 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130927 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |