JP3354901B2 - 微細パターンの形成方法、半導体装置および半導体装置の製造方法 - Google Patents

微細パターンの形成方法、半導体装置および半導体装置の製造方法

Info

Publication number
JP3354901B2
JP3354901B2 JP17476199A JP17476199A JP3354901B2 JP 3354901 B2 JP3354901 B2 JP 3354901B2 JP 17476199 A JP17476199 A JP 17476199A JP 17476199 A JP17476199 A JP 17476199A JP 3354901 B2 JP3354901 B2 JP 3354901B2
Authority
JP
Japan
Prior art keywords
pattern
film
silicon oxide
forming
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17476199A
Other languages
English (en)
Other versions
JP2001007115A (ja
Inventor
一朗 岡部
宏貴 荒井
Original Assignee
株式会社半導体先端テクノロジーズ
日本エー・エス・エム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体先端テクノロジーズ, 日本エー・エス・エム株式会社 filed Critical 株式会社半導体先端テクノロジーズ
Priority to JP17476199A priority Critical patent/JP3354901B2/ja
Priority to TW089110562A priority patent/TW521302B/zh
Priority to EP00112783A priority patent/EP1063568B1/en
Priority to DE60036155T priority patent/DE60036155T2/de
Priority to US09/597,161 priority patent/US6992013B1/en
Priority to KR1020000033795A priority patent/KR100596606B1/ko
Publication of JP2001007115A publication Critical patent/JP2001007115A/ja
Application granted granted Critical
Publication of JP3354901B2 publication Critical patent/JP3354901B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604Deposition from a gas or vapour
    • H01L21/31608Deposition of SiO2
    • H01L21/31612Deposition of SiO2 on a silicon body
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/0045Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Materials For Photolithography (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、酸化シリコン系膜
の新規な形成および処理方法を用いた微細パターン形成
方法に関する。本発明は、例えば、半導体装置等を製造
する際の微細パターンを形成する方法として利用するこ
とができる。
【0002】
【従来の技術】LSI等の回路パターン形成では、縮小
投影露光法が広く用いられている。近年、露光法におい
て、露光光の短波長化による解像度の向上が進みつつあ
る。従来から広く用いられてきたKrFエキシマレーザ
(波長248nm)に代わってArFエキシマレーザ
(波長193nm)を用いることによって0.1μm レ
ベルの加工が可能になると考えられている。また、さら
に微細なパターンを形成するために、X線および電子線
リソグラフィの検討も進められている。
【0003】短波長光やX線および電子線による露光で
は、レジストの光吸収によるパターン形状劣化や感度が
問題となるため、光吸収が少なくかつ高感度な化学増幅
型レジストが開発され、実用化に向けて様々な検討がな
されてきた。その中で、化学増幅型レジストの量産レベ
ルでの実用化を阻む問題点が明らかになってきた。
【0004】化学増幅型レジストにおける代表的な問題
の一つに、種々の下地膜上におけるパターン断面異常が
挙げられる。特に下地膜が窒化シリコン、窒化チタンな
どの窒素原子を含有する膜であった場合に、ポジ型のレ
ジストが示す裾引き形状は深刻な問題である。窒化シリ
コン膜はエッチングマスクあるいは無機反射防止膜とし
て幅広く用いられる。そのため、窒化膜系材料上におけ
るパターニングは必須であり、前記のようなパターン形
状異常を解決する必要がある。
【0005】
【発明が解決しようとする課題】このようなパターン形
状異常の原因として窒化膜表面の残留アンモニアや環境
による汚染アンモニアによる酸のトラップ、あるいは膜
中の窒素原子の非共有電子対による酸のトラップなどが
考えられてきた。また、解決法としては、窒化シリコン
膜表面を酸素プラズマ等によって酸化膜化する方法(特
開平8-83786,特開平9-134867)および窒化シリコン膜上
に酸化シリコン膜を堆積する方法(特開平10-189441)
が提案されている。しかし、本願発明者らが行った実験
では、レジスト直下の基板に対して上記に示すような処
理を行ってもレジストパターンの形状が悪化する場合が
あることがわかった。
【0006】このようなレジストパターン形状異常を解
決するために、本願発明者らはまず、その原因について
検討を重ねた。その結果、高解像度の化学増幅型レジス
トを採用する場合には、酸化シリコン膜表面に微量の窒
素が存在するだけでもレジスト形状の悪化を引き起こす
ことがわかった。これは基板表面に存在する窒素が持つ
非共有電子対に酸がトラップされていることに起因する
ものと考えられる。
【0007】酸化膜中に窒素成分を含まないようにする
ためにはCVD工程において原材料ガスから窒素を含む成
分を除去することが考えられる。例えばプラズマCVDを
用いて原材料ガスにシランと酸素を用いればよい。しか
し、シランと酸素を用いた場合、プラズマが存在しない
条件であっても常温で容易に反応が進行してしまい、チ
ャンバー内およびプロセスガス導入配管等にSiO2の微粉
末を生じてしまう。発生した微粉末はウェーハ上にパー
ティクルを発生させるため望ましくない。したがって、
プラズマ等のエネルギーアシストが存在して初めて反応
を引き起こすN2O及びNO等を酸化ガスとして使用するこ
とにより、パーティクル等を伴うことなくプラズマ生成
領域でのみシリコン酸化膜を得ることが望ましい。
【0008】本発明は、上述したような従来の課題を解
決するためになされたもので、リソグラフィー工程にお
いて高精度な微細パターンを形成する方法を得ることを
目的とする。また、酸化シリコン系膜の高精度な微細パ
ターンを形成する方法を得ることを目的とする。また、
化学増幅型レジストパターンを形成する際のレジスト−
基板界面におけるレジストパターンの裾引きを抑制する
ことができる微細パターンの形成方法を得ることを目的
とする。また、酸化シリコン系の膜を形成する工程にお
いて、酸化膜表面に存在する窒素を減少させることがで
きる方法を得ることを目的とする。
【0009】
【課題を解決する為の手段】上記目的を達成するため
に、本発明にかかる微細パターン形成方法は、下地基板
上に、直接またはその他の層を介して、酸化シリコン系
の膜を製膜する工程と、前記の膜の上にフォトレジスト
を形成する工程と、前記フォトレジストに露光を行い、
マスクパターンを転写する工程を有する微細パターンの
形成方法であって、酸化シリコン系膜の製膜工程におい
原材料ガスの1つに窒素を含む酸化性ガスを用いて
化シリコン系の膜表面に含まれる窒素の含有率を0.1atm
%以下にすることを特徴とする。また、窒素を含む前記
酸化性ガスがN OまたはNOであることを特徴とす
る。
【0010】また、前記酸化シリコン系の膜を堆積する
工程においてはプラズマCVDを用い、かつ、製膜工程で
前記基板が配置される部分の温度を400℃以上に設定す
ることが望ましい。本条件を満たせば前記酸化シリコン
系の膜はパターニング後のフォトレジスト形状の悪化を
十分防止することができる。
【0011】また、前記酸化シリコン系の膜を堆積する
工程の後に酸化シリコン表面を酸素プラズマまたはN2O
プラズマに晒すことが望ましい。この工程を追加するこ
とにより酸化シリコン系膜の表面における窒素の含有量
を低減させることができる。
【0012】本発明によれば膜表面の窒素濃度が小さい
酸化シリコン系の膜を形成することができ、化学増幅型
レジストパターン形成時のレジスト−基板界面における
パターン形状の悪化を抑制することができる。
【0013】
【0014】また、本発明にかかる半導体装置の製造方
法は、下地基板上に、直接またはその他の層を介して、
原材料ガスの1つに窒素を含む酸化性ガスを用いて窒素
の含有率が0.1atm%以下の酸化シリコン系の膜を製膜す
る工程と、前記の膜の上に化学増幅型フォトレジストを
形成する工程と、前記化学増幅型フォトレジストにマス
クを通して露光を行い、マスクパターンを転写してレジ
ストパターンを形成する工程と、前記レジストパターン
を介して下地層をエッチングして微細パターンを形成す
る工程とを有することを特徴とする
【0015】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。 実施の形態1. (実施例1〜3、比較例1〜4)以下、図1〜図3およ
び表1を用いて、本発明の実施の形態1における実施例
1〜3について、比較例1〜4と比較して説明する。図
1は、本実施の形態の実施例1〜3および比較例1〜4
における微細パターン形成方法の工程を説明するための
図である。また、表1は、実施例1〜3および比較例1
〜4における微細パターン形成方法の条件と結果を示す
ものである。
【0016】図1において、符号1および1’はそれぞ
れフォトレジストおよびフォトレジストパターンを、符
号2は酸化シリコン膜を、符号3はシリコン窒化酸化膜
(SiON膜)を、符号4はシリコン基板を、符号5および符
号6はフォトレジスト1の露光に用いられるマスクおよ
び露光光を示す。
【0017】本実施の形態の実施例1〜3および比較例
1〜4の微細パターン形成方法では、図1(a)に示す
ように、基板4上にプラズマCVD法によりSiON膜3が
25nm堆積され、つづいて酸化シリコン膜2が10nm形成さ
れた。実施例1〜3および比較例1〜4における酸化シ
リコン膜の製膜条件を表1に示す。なお、本実施例にお
いて使用したプラズマCVD装置は日本ASM社製の平行平板
型プラズマCVD装置(Eagle-10)を用い、RF周波数を13.56
MHz、RF電力を350W、チャンバー内圧力を380Paに設定し
た。また、本実施例で使用した熱CVD装置は東京エレク
トロン社製のプロトタイプ装置である。
【0018】酸化シリコン堆積後にフォトレジスト1が
回転塗布法により形成されるが、レジストの塗布工程に
ついて詳細に説明すると、まず酸化シリコン膜2を形成
した基板を、ヘキサメチルジシラザン(HMDS)雰囲気に90
℃の加熱状態で60秒間暴露する。その後、クラリアント
社製ポリアクリル系ポジ型ArFレジスト(AX-1000)を480n
mの厚さでスピン塗布し、ホットプレート上にて115℃で
90秒間加熱する。
【0019】次に、ISI社製プロトタイプArFエキシマレ
ーザーステッパーにより、図1(b)に示すようにマス
ク5を通して露光光6を照射しパターン露光が実行され
る。露光装置のNAは0.6,σは0.7であった。その後、ホ
ットプレート上にて110℃で60秒間加熱し、テトラメチ
ルアンモニウムヒドロキシド水溶液等の有機アルカリ系
水溶液を現像液としてパドル法で現像処理が実行される
ことにより、図1(c)に示すように、150nm幅のレジ
ストパターン(ラインパターン)1’が形成される。
【0020】このようにして得られたレジストパターン
1’を走査型電子線顕微鏡(日立製作所製 S-5000)で
観察した結果、実施例1〜3と比較例1〜4の間でレジ
ストパターンの形状に明瞭な相違が見られた。図3は、
実施例1〜8および比較例1〜7におけるパターニング
された150nm幅のレジストパターンの断面形状の差異を
示す図で、(a)図は 実施例1〜8の場合、(b)図
は比較例1〜7の場合を示す。実施例1〜3ではレジス
ト−基板界面付近においてレジストパターンは垂直に切
れており、正確に転写がなされていることがわかる。一
方、比較例1〜4ではレジストパターンが裾引き状の形
状を示す。このような裾引き形状はパターンの寸法精度
を低下させるため望ましくない。
【0021】次に、本願発明者らは図2で示されるよう
に裾引き量を定義することにより裾引きの度合いを定量
化した。図2に示すように、Wbはレジスト−基板界面に
おけるレジスト線幅、Wmは基板界面からH/4上方におけ
るレジスト線幅である。ここでHはレジストの高さであ
る。本実施例の場合、Wmは基板界面から120nm上方での
レジスト線幅である。本願発明者らの実験より裾引き量
が20nm以下であればパターンの寸法精度が低下しないこ
とがわかっている。
【0022】表1に裾引き量の測定結果を示す。本表よ
り明らかなように、酸化シリコン膜表面の窒素原子の濃
度が0.1atm%以下であればレジストパターンの裾引きが
十分小さくなることがわかる。尚、本実施例において酸
化シリコン膜中および表面の窒素原子の濃度は2次イオ
ン質量分析法(SIMS)により測定した。
【0023】
【表1】
【0024】本実施例ではパターン露光にArFエキシ
マレーザ縮小露光を用いたが、他の方法を用いても良
い。例えば、電子線露光、KrFエキシマレーザ密着露
光あるいは縮小投影露光、F2エキシマレーザ密着露光
あるいは縮小投影露光、紫外線を光源とするステップア
ンドスキャン反射型縮小投影露光または軟X線等を用い
ることができる。また、NAおよびσもこれに限るもの
ではない。また、露光するパターンはラインパターンの
みに限らず、ホールパターン、ドットパターン等でもよ
い。
【0025】また、上記実施例および比較例において
は、レジスト膜塗布直前にウェーハをHMDS雰囲気に暴露
し、密着層を形成している。レジスト膜と下地との密着
が十分な場合には、この密着層形成は省略してもよい。
【0026】また、上記実施例においては酸化シリコン
膜の直下に酸化窒化シリコン膜が堆積されているが窒化
シリコン膜でもよい。また、この層は必ずしも必要では
ない。また、本実施例においては原材料ガスとしてシラ
ンが用いられているが、例えばSi2H6, SiH3(CH3), SiH2
(CH3)2, SiCl2H2, SiCl4などのシラン系のガスであれば
何でもよい。また、本実施例および比較例においては、
もう1つの原材料ガスとしN2Oを用いているが、NO, CO
等の酸化性ガスであれば何でもよい。また、上記実施例
および比較例においてはプラズマCVD装置として平行平
板型を用いたが、ECRプラズマCVD装置またはバイアスEC
RプラズマCVD装置を用いてもよい。その他、種々の変
更、改良、組み合わせ等が可能なことは当業者に自明で
あろう。
【0027】なお、半導体装置などの製造工程として
は、図3(c)に示すような微細レジストパターン1’
が形成された後、このレジストパターン1’を介して下
地の酸化シリコン膜2、あるいは酸化シリコン膜2とSi
ON膜3とをエッチングして絶縁膜の微細パターンを形成
することができる。また、下地が導電膜の場合は、導電
膜の微細パターンを形成することができる。また、その
他、一連の製造工程を経て半導体装置が製造されるが、
説明は省略する。なお、この実施の形態によれば、0.
1μmレベルのパターンを有する半導体装置を製造する
ことができ、一般的には0.18μm以下のパターンの
形成に好適に適用できる。
【0028】以上説明したように、この実施の形態によ
れば、表面での窒素の含有率が0.1atm%以下の酸化シリ
コン系の膜を形成し、この上に化学増幅型フォトレジス
トを形成してレジストパターンを形成する。これによ
り、化学増幅型レジストのパターン形成時におけるレジ
スト−基板界面におけるパターン形状の悪化を防止し、
微細で高精度なレジストパターンを形成することができ
る。また、これにより微細で高精度な絶縁膜あるいは導
電膜のパターンを形成することができる。さらに、その
ような微細パターンを有する半導体装置などを製造する
ことができる。
【0029】実施の形態2. (実施例4〜8、比較例5〜7)以下、図4および表2
を参照して、本発明の実施の形態2における実施例4〜
8について、比較例5〜7と比較して説明する。図4
は、実施例4〜8および比較例5〜7における微細パタ
ーンの形成方法の工程を説明するための図である。ま
た、表2は、実施例4〜8および比較例5〜7における
微細パターン形成方法の条件と結果を示すものである。
【0030】図4において、符号1〜6および1’は、
実施の形態1の図1で説明したものと同様のものである
から、説明を省略する。また、符号7はBPSG膜を示す。
【0031】本実施の形態の実施例4〜8および比較例
5〜7の微細パターン形成方法では、図4(a)に示す
ように、基板4上にプラズマCVD法によりSiON膜3が
25nm堆積され、つづいて常圧CVD法によりBPSG膜
7を700nm形成した。つづいて、プラズマCVD法によ
り酸化シリコン膜2を10nm堆積した。なお、本実施例に
おいて使用したプラズマCVD装置は日本ASM社製のプロト
タイプ機(平行平板型)である。実施例4〜8および比
較例5〜7においては,酸化シリコン膜の製膜条件を表
2に示すように変化させている。
【0032】酸化シリコン堆積後にはフォトレジスト1
が塗布される。レジストの塗布工程について詳細に説明
すると、まず酸化シリコン膜2を形成した基板を、ヘキ
サメチルジシラザン(HMDS)雰囲気に90℃の加熱状態で60
秒間暴露する。その後、住友化学工業(株)製ポリアク
リル系ポジ型ArFレジスト(PAR-101)を480nmの厚さでス
ピン塗布し、ホットプレート上にて120℃で60秒間加熱
する。
【0033】次にISI社製プロトタイプArFエキシマレー
ザーステッパーにより、図4(b)に示されるように、
マスク5を通して露光光6を照射しパターン露光が実行
される。 露光装置のNAは0.6,σは0.7であった。その
後、ホットプレート上にて120℃で60秒間加熱し、テト
ラメチルアンモニウムヒドロキシド水溶液等の有機アル
カリ系水溶液を現像液としてパドル法で現像処理が実行
されることにより、図4(c)に示すように、150nm幅
のレジストパターン(ラインパターン)1’が形成され
る。
【0034】このようにして得られたレジストパターン
1’を走査型電子線顕微鏡(日立製作所製 S-5000)で
観察した結果、実施例4〜8と比較例5〜7の間でレジ
ストパターンの形状に明瞭な相違が見られた。図3は、
前述したように、実施例1〜8および比較例1〜7にお
けるパターニングされた150nm幅のレジストパターンの
断面形状の差異を示す図である。実施例4〜8ではレジ
スト−基板界面付近においてレジストパターンは垂直に
切れており、正確に転写がなされていることがわかる。
一方、比較例5〜7ではレジストパターンが裾引き状の
形状を示す。このような裾引き形状はパターンの寸法精
度を低下させるため望ましくない。
【0035】次に、各実施例および比較例におけるレジ
ストパターンの裾引き量を図2の定義を用いて定量化し
た。結果を表2に示す。この結果よりプラズマCVD工
程の反応温度を400℃以上に設定することにより酸化シ
リコン膜表面の窒素含有量を0.1atm%以下に抑制し、か
つ、レジストの裾引きを20nm以下に抑制できることがわ
かった。
【0036】本実施例ではパターン露光にArFエキシ
マレーザ縮小露光を用いたが、他の方法を用いても良
い。例えば、電子線露光、KrFエキシマレーザ密着露
光あるいは縮小投影露光、F2エキシマレーザ密着露光
あるいは縮小投影露光、遠紫外線を光源とするステップ
アンドスキャン反射型縮小投影露光または軟X線等を用
いることができる。また、NAおよびσもこれに限るも
のではない。また、露光するパターンはラインパターン
のみに限らず、ホールパターン、ドットパターン等でも
よい。
【0037】また、上記実施例においては、レジスト膜
塗布直前にウェーハをHMDS雰囲気に暴露し、密着層を形
成している。レジスト膜と下地との密着が十分な場合に
は、この密着層形成は省略してもよい。
【0038】また、上記実施例においては酸化シリコン
膜2の下層にBPSG膜7および酸化窒化シリコン膜3が堆
積されているが、これらの層は他の材料に置き換えるこ
とも可能である。たとえばBPSG膜はTEOS膜に置き換えて
もよいし、SiON膜は窒化シリコン系の膜に変更してもよ
い。また、これらの層は必ずしも必要ではない。
【0039】また、本実施例においては酸化シリコン膜
の形成に平行平板型プラズマCVD装置を用いたが、ECRプ
ラズマCVD装置またはバイアスECRプラズマCVD装置を用
いてもよい。また、本実施例においては原材料ガスとし
てシランを用いたが、例えばSi2H6,SiH3(CH3), SiH2(CH
3)2, SiCl2H2, SiCl4などのシラン系のガスであれば何
でもよい。また、本実施例および比較例においては、も
う1つの原材料ガスとしN2Oを用いているが、NO, CO等
の酸化性ガスであれば何でもよい。その他、種々の変
更、改良、組み合わせ等が可能なことは当業者に自明で
あろう。
【0040】
【表2】
【0041】以上説明したように、この実施の形態によ
れば、プラズマCVD工程の反応温度を400℃以上に設
定することにより、表面における窒素の含有率が0.1atm%
以下の酸化シリコン系の膜を形成し、この上に化学増幅
型フォトレジストを形成してレジストパターンを形成す
る。 これにより、化学増幅型レジストのパターン形成時にお
けるレジスト−基板界面におけるパターン形状の悪化を
防止し、微細で高精度なレジストパターンを形成するこ
とができる。また、これにより微細で高精度な絶縁膜あ
るいは導電膜のパターンを形成することができる。さら
に、そのような微細パターンを有する半導体装置などを
製造することができる。
【0042】実施の形態3. (実施例9〜14、比較例8〜10)以下、図1および
表3を用いて、本発明の実施の形態3における実施例9
〜14について、比較例8〜10と比較して説明する。
図1は、本実施の形態の実施例9〜14および比較例8
〜10における微細パターン形成方法の工程を説明する
ための図である。また、表3は、実施例9〜14および
比較例8〜10における微細パターン形成方法の条件と
結果を示すものである。図1については、実施の形態1
で既に説明したので重複説明は省略する。
【0043】本実施の形態の実施例9〜14および比較
例8〜10の微細パターン形成方法は、実施の形態1の
実施例1〜3および比較例1〜4と同じである。ただ
し、実施例9〜14においては、酸化シリコン膜製膜後
に膜表面を酸素プラズマあるいはN2Oプラズマに晒す工
程を挿入することを特徴とする。また、比較例8〜10
ではプラズマに晒す工程が省略される。
【0044】なお、実施例9〜14および比較例8〜1
0では、図1に示すSiON膜3の膜厚は100nmであり、酸
化シリコン膜2の膜厚は30nmとした。なお、本実施例に
おいて使用したプラズマCVD装置は日本ASM社製のEagle-
10を用い、RF周波数を13.56MHz、RF電力を400W、チャン
バー内圧力を400Paに設定した。実施例9〜14および
比較例8〜10においては、酸化シリコン膜の製膜条件
および酸化シリコン膜表面の処理条件を表3に示すよう
に変化させている。
【0045】また、酸化シリコン膜表面製膜後の表面処
理は、酸化シリコン膜製膜工程で使用したチャンバー内
で行った。より詳しく記述すると、酸化シリコン膜製膜
工程が終了した後に、引き続いて導入ガスを酸素または
N2Oのみに変更して処理を引き続き60秒程度継続した。
この際N2Oまたは酸素の流量を1500sccm, チャンバー圧
力を400Paとした。
【0046】酸化シリコン堆積後にはフォトレジスト1
が塗布される。レジストの塗布工程について詳細に説明
すると、まず酸化シリコン膜2を形成した基板を、ヘキ
サメチルジシラザン(HMDS)雰囲気に90℃の加熱状態で60
秒間暴露する。その後、信越化学工業(株)製ポリノル
ボルネン系ポジ型化学増幅ArFレジストを480nmの厚さで
スピン塗布し、ホットプレート上にて130℃で60秒間加
熱する。
【0047】次にニコン社製ArFエキシマレーザーステ
ッパー(NSR-S302A)により、図1(b)に示すように、
パターン露光が実行される。露光装置のNAは0.6,σは0.
7であった。その後、ホットプレート上にて110℃で60秒
間加熱し、テトラメチルアンモニウムヒドロキシド水溶
液等の有機アルカリ系水溶液を現像液としてパドル法で
現像処理が実行されることにより、図1(c)に示すよ
うに、150nm幅のレジストパターン(ラインパターン)
1’が形成される。
【0048】このようにして得られたレジストパターン
1’を走査型電子線顕微鏡(日立製作所製 S-5000)で
観察し、レジストパターンの裾引き量を図2の定義を用
いて定量した。結果を表3に示す。O2およびN2O等の酸
化性ガスのプラズマ雰囲気にさらすことにより酸化シリ
コン膜表面の窒素含有量を減少させ、かつ、レジストの
裾引きを小さくすることができた。レジストの裾引きの
減少によりパターン制御性のさらなる向上が達成され
た。
【0049】本実施例ではパターン露光にArFエキシ
マレーザ縮小露光を用いたが、他の方法を用いても良
い。例えば、電子線露光、KrFエキシマレーザ密着露
光あるいは縮小投影露光、F2エキシマレーザ密着露光
あるいは縮小投影露光、遠紫外線を光源とするステップ
アンドスキャン反射型縮小投影露光または軟X線等を用
いることができる。また、NAおよびσもこれに限るも
のではない。また、露光するパターンはラインパターン
のみに限らず、ホールパターン、ドットパターン等でも
よい。
【0050】また、上記実施例においては、レジスト膜
塗布直前にウェーハをHMDS雰囲気に暴露し、密着層を形
成している。レジスト膜と下地との密着が十分な場合に
は、この密着層形成は省略してもよい。また、上記実施
例においては酸化シリコン膜の直下に酸化窒化シリコン
膜が堆積されているが窒化シリコン膜でもよい。また、
この層は必ずしも必要ではない。
【0051】また、本実施例においては酸化シリコン膜
の形成に平行平板型プラズマCVD装置を用いたが、ECRプ
ラズマCVD装置またはバイアスECRプラズマCVD装置を用
いてもよい。また、本実施例においては酸化シリコン膜
の表面処理に平行平板型プラズマCVD装置を用いたが、E
CRプラズマエッチング装置またはアッシャー装置を用い
てもよい。また、本実施例においては、酸化シリコン膜
の表面処理にN2OおよびO2を用いたが、CO, NO等の酸化
性のガスであれば何でもよい。また、本実施例において
は原材料ガスとしてシランを用いたが、例えばSi2H6,Si
H3(CH3), SiH2(CH3)2, SiCl2H2, SiCl4などのシラン系
のガスであれば何でもよい。その他、種々の変更、改
良、組み合わせ等が可能なことは当業者に自明であろ
う。
【0052】
【表3】
【0053】以上説明したように、この実施の形態によ
れば、表面における窒素の含有率が0.1atm%以下の酸化
シリコン系の膜を形成し、酸化シリコン系の膜を製膜後
に膜表面を酸素やN2O等の酸化性ガスのプラズマ雰囲気
に晒すことにより酸化シリコン表面の窒素含有量を減少
させ、この上に化学増幅型フォトレジストを塗布してレ
ジストパターンを形成する。これにより、化学増幅型レ
ジストのパターン形成時におけるレジスト−基板界面に
おけるパターン形状の悪化を防止し、微細で高精度なレ
ジストパターンを形成することができる。また、これに
より微細で高精度な絶縁膜あるいは導電膜のパターンを
形成することができる。さらに、そのような微細パター
ンを有する半導体装置などを製造することができる。
【0054】
【発明の効果】この発明は以上説明したように構成され
ているので、以下に示すような効果を奏する。本発明の
微細パターンの形成方法によれば、下地基板上に、直接
またはその他の層を介して、原材料ガスの1つに窒素を
含む酸化性ガスを用いて酸化シリコン系の膜を製膜する
工程と、前記の膜の上に化学増幅型フォトレジストを形
成する工程と、前記化学増幅型フォトレジストに露光を
行い、マスクパターンを転写する工程を有し、前記酸化
シリコン系の膜表面に含まれる窒素の含有率を0.1atm%
以下にするので、リソグラフィー工程において高精度な
微細パターンを形成することができる。
【0055】また、前記酸化シリコン系の膜を堆積する
工程においてプラズマCVDを用い、かつ、製膜工程で前
記基板が配置される部分の温度を400℃以上に設定して
実行されることにより、酸化シリコン膜中および膜表面
の窒素の含有量を小さくすることができる。これによ
り、レジストパターン形状の悪化を防止し、微細で高精
度なパターンを形成することができる。
【0056】また、前記酸化シリコン系の膜を堆積する
工程の後に酸化シリコン表面を酸素またはN2O等の酸化
性ガスのプラズマ雰囲気に晒す工程を挿入することによ
り、酸化シリコン膜表面の窒素の含有量を小さくするこ
とができる。これにより、レジストパターン形状の悪化
を防止し、微細で高精度なパターンを形成することがで
きる。
【0057】また、微細で高精度な絶縁膜あるいは導電
膜のパターンを形成することができ、さらにそのような
微細パターンを有する半導体装置などを製造することが
できる
【図面の簡単な説明】
【図1】 本発明の実施の形態1(実施例1〜3、比較
例1〜4)および実施の形態3(実施例9〜14、比較
例5〜7)における微細パターン形成工程を示す断面図
である。
【図2】 レジストパターンの裾引き量についての定義
を示す図である。
【図3】 本発明の実施の形態1(実施例1〜3、比較
例1〜4)および実施の形態2(実施例4〜8、比較例
5〜7)におけるパターニングされた150nm幅のレジス
トパターンの断面形状の差異を説明するための図であ
る。
【図4】 本発明の実施の形態2(実施例4〜8、比較
例5〜7)の微細パターン形成工程を示す断面図であ
る。
【符号の説明】
1…フォトレジスト 1’…フォトレジストパターン 2…酸化シリコン膜 3…SiON膜 4…シリコン基板 5…マスク 6…露光光 7…BPSG膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 21/30 574 (56)参考文献 特開 平8−162460(JP,A) 特開 平11−97442(JP,A) 特開 平8−83786(JP,A) 特開 平11−317395(JP,A) 特開 平10−189410(JP,A) (58)調査した分野(Int.Cl.7,DB名) G03F 7/11 G03F 7/039 H01L 21/027 H01L 21/31

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 下地基板上に、直接またはその他の層を
    介して、酸化シリコン系の膜を製膜する工程と、前記の
    膜の上に化学増幅型フォトレジストを形成する工程と、
    前記化学増幅型フォトレジストにマスクを介して露光を
    行い、マスクパターンを転写する工程を有する微細パタ
    ーンの形成方法であって、前記酸化シリコン系の膜を製
    膜する工程において原材料ガスの1つに窒素を含む酸化
    性ガスを用いて膜表面中に含まれる窒素の含有率を0.1a
    tm%以下にすることを特徴とする微細パターンの形成方
    法。
  2. 【請求項2】 窒素を含む前記酸化性ガスがNOまた
    はNOであることを特徴とする請求項1に記載の微細パ
    ターンの形成方法。
  3. 【請求項3】 前記酸化シリコン系の膜を堆積する工程
    を、プラズマCVD法により400℃以上の温度で行うことを
    特徴とする請求項1又は2に記載の微細パターンの形成
    方法。
  4. 【請求項4】 前記酸化シリコン系の膜を堆積する工程
    の後に、前記化学増幅型フォトレジストを形成する工程
    に先立ち、堆積された酸化シリコン系の膜の表面を酸化
    性ガスのプラズマ雰囲気に晒すことを特徴とする請求項
    1〜3のいずれかに記載の微細パターンの形成方法。
  5. 【請求項5】 下地基板上に、直接またはその他の層を
    介して、原材料ガスの1つに窒素を含む酸化性ガスを用
    いて表面における窒素の含有率が0.1atm%以下の酸化シ
    リコン系の膜を製膜する工程と、前記の膜の上に化学増
    幅型フォトレジストを形成する工程と、前記化学増幅型
    フォトレジストにマスクを通して露光を行い、マスクパ
    ターンを転写してレジストパターンを形成する工程と、
    前記レジストパターンを介して下地層をエッチングして
    微細パターンを形成する工程とを有することを特徴とす
    る半導体装置の製造方法
JP17476199A 1999-06-21 1999-06-21 微細パターンの形成方法、半導体装置および半導体装置の製造方法 Expired - Fee Related JP3354901B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP17476199A JP3354901B2 (ja) 1999-06-21 1999-06-21 微細パターンの形成方法、半導体装置および半導体装置の製造方法
TW089110562A TW521302B (en) 1999-06-21 2000-05-31 Method of forming fine pattern, semiconductor device and manufacture of semiconductor device
EP00112783A EP1063568B1 (en) 1999-06-21 2000-06-16 Method of forming a fine pattern and method of manufacturing a semiconductor device
DE60036155T DE60036155T2 (de) 1999-06-21 2000-06-16 Verfahren zur Erzeugung eines feinen Musters und Verfahren zur Herstellung eines Halbleiterelements
US09/597,161 US6992013B1 (en) 1999-06-21 2000-06-20 Method of forming a fine pattern using a silicon-oxide-based film, semiconductor device with a silicon-oxide-based film and method of manufacture thereof
KR1020000033795A KR100596606B1 (ko) 1999-06-21 2000-06-20 미세 패턴의 형성 방법, 반도체 장치 및 반도체 장치의제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17476199A JP3354901B2 (ja) 1999-06-21 1999-06-21 微細パターンの形成方法、半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001007115A JP2001007115A (ja) 2001-01-12
JP3354901B2 true JP3354901B2 (ja) 2002-12-09

Family

ID=15984220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17476199A Expired - Fee Related JP3354901B2 (ja) 1999-06-21 1999-06-21 微細パターンの形成方法、半導体装置および半導体装置の製造方法

Country Status (6)

Country Link
US (1) US6992013B1 (ja)
EP (1) EP1063568B1 (ja)
JP (1) JP3354901B2 (ja)
KR (1) KR100596606B1 (ja)
DE (1) DE60036155T2 (ja)
TW (1) TW521302B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4778660B2 (ja) * 2001-11-27 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001083A (en) * 1988-07-12 1991-03-19 Microwave Modules & Devices Inc. Method of priming semiconductor substrate for subsequent photoresist masking and etching
JPH06302539A (ja) * 1993-04-15 1994-10-28 Toshiba Corp 半導体装置及び半導体装置の製造方法
US5486267A (en) * 1994-02-28 1996-01-23 International Business Machines Corporation Method for applying photoresist
KR100366910B1 (ko) * 1994-04-05 2003-03-04 소니 가부시끼 가이샤 반도체장치의제조방법
JPH0822945A (ja) * 1994-07-07 1996-01-23 Fujitsu Ltd 半導体装置の製造方法
JPH0883786A (ja) 1994-09-12 1996-03-26 Fujitsu Ltd 半導体装置の製造方法
JPH08162460A (ja) 1994-12-09 1996-06-21 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP3422580B2 (ja) * 1994-12-16 2003-06-30 三菱電機株式会社 半導体装置の製造方法
US5955244A (en) * 1996-08-20 1999-09-21 Quantum Corporation Method for forming photoresist features having reentrant profiles using a basic agent
US6562544B1 (en) * 1996-11-04 2003-05-13 Applied Materials, Inc. Method and apparatus for improving accuracy in photolithographic processing of substrates
JPH10189410A (ja) * 1996-12-20 1998-07-21 Sony Corp 半導体装置の製造方法
US5807660A (en) * 1997-02-03 1998-09-15 Taiwan Semiconductor Manufacturing Company Ltd. Avoid photoresist lifting by post-oxide-dep plasma treatment
KR100230429B1 (ko) * 1997-06-27 1999-11-15 윤종용 반도체장치의 실리콘 옥시나이트라이드막 형성방법
JPH1197442A (ja) 1997-09-24 1999-04-09 Sony Corp パターン形成方法およびそれを用いた半導体装置の製造方法並びに半導体装置
US6103630A (en) * 1998-02-09 2000-08-15 Taiwan Semiconductor Manufacturing Company Adding SF6 gas to improve metal undercut for hardmask metal etching
JP3185871B2 (ja) 1998-05-01 2001-07-11 日本電気株式会社 半導体装置の製造方法
US6171764B1 (en) * 1998-08-22 2001-01-09 Chia-Lin Ku Method for reducing intensity of reflected rays encountered during process of photolithography
US6093973A (en) * 1998-09-30 2000-07-25 Advanced Micro Devices, Inc. Hard mask for metal patterning
US6255717B1 (en) * 1998-11-25 2001-07-03 Advanced Micro Devices, Inc. Shallow trench isolation using antireflection layer
US6156485A (en) * 1999-01-19 2000-12-05 Taiwan Semiconductor Manufacturing Company Ltd. Film scheme to solve high aspect ratio metal etch masking layer selectivity and improve photo I-line PR resolution capability in quarter-micron technology
US6004853A (en) * 1999-05-27 1999-12-21 Vanguard International Semiconductor Corporation Method to improve uniformity and the critical dimensions of a DRAM gate structure
JP3320685B2 (ja) * 1999-06-02 2002-09-03 株式会社半導体先端テクノロジーズ 微細パターン形成方法
US6153504A (en) * 1999-08-16 2000-11-28 Advanced Micro Devices, Inc. Method of using a silicon oxynitride ARC for final metal layer

Also Published As

Publication number Publication date
DE60036155T2 (de) 2008-01-03
US6992013B1 (en) 2006-01-31
KR100596606B1 (ko) 2006-07-06
EP1063568B1 (en) 2007-08-29
KR20010007441A (ko) 2001-01-26
JP2001007115A (ja) 2001-01-12
DE60036155D1 (de) 2007-10-11
EP1063568A1 (en) 2000-12-27
TW521302B (en) 2003-02-21

Similar Documents

Publication Publication Date Title
US4808511A (en) Vapor phase photoresist silylation process
JP3320685B2 (ja) 微細パターン形成方法
CN1881078B (zh) 形成抗蚀刻保护层的方法
US8501394B2 (en) Superfine-patterned mask, method for production thereof, and method employing the same for forming superfine-pattern
US6878646B1 (en) Method to control critical dimension of a hard masked pattern
US6806021B2 (en) Method for forming a pattern and method of manufacturing semiconductor device
JP3872928B2 (ja) パターン形成方法
US6818383B2 (en) Method for forming a resist pattern and method for manufacturing a semiconductor device
TW200421429A (en) Manufacturing method of semiconductor device
JPH10251519A (ja) 珪素組成物、これを用いたパターン形成方法、および電子部品の製造方法
JP3354901B2 (ja) 微細パターンの形成方法、半導体装置および半導体装置の製造方法
JPH0883786A (ja) 半導体装置の製造方法
JP2002296791A (ja) パターン形成方法
JP2002343767A (ja) パターン形成方法
JP3660280B2 (ja) 微細レジストパターンの形成方法
KR950004910B1 (ko) 다층감광막 사진식각방법
JP2001176788A (ja) パターン形成方法および半導体装置
JPH1083989A (ja) パターン形成方法
US20060127815A1 (en) Pattern forming method and method of manufacturing semiconductor device
JP2954442B2 (ja) 配線パターン形成方法
JPH09260246A (ja) パターン形成方法および成膜装置
JP3257126B2 (ja) パターン形成方法
JP2647011B2 (ja) レジストパターンの形成方法
JP2023524969A (ja) 中間凍結工程による有機金属光パターニング可能層を用いたマルチパターニング
JP2005150222A (ja) パターン形成方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090927

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110927

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120927

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120927

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130927

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees