JPH08162460A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法Info
- Publication number
- JPH08162460A JPH08162460A JP30613394A JP30613394A JPH08162460A JP H08162460 A JPH08162460 A JP H08162460A JP 30613394 A JP30613394 A JP 30613394A JP 30613394 A JP30613394 A JP 30613394A JP H08162460 A JPH08162460 A JP H08162460A
- Authority
- JP
- Japan
- Prior art keywords
- film
- nitride film
- wiring layer
- titanium nitride
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 84
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000010410 layer Substances 0.000 claims abstract description 91
- NRTOMJZYCJJWKI-UHFFFAOYSA-N titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 81
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 60
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 60
- 239000011229 interlayer Substances 0.000 claims abstract description 29
- 238000000059 patterning Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminum Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 15
- 210000002381 Plasma Anatomy 0.000 claims description 34
- TWXTWZIUMCFMSG-UHFFFAOYSA-N nitride(3-) Chemical compound [N-3] TWXTWZIUMCFMSG-UHFFFAOYSA-N 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 21
- 238000000206 photolithography Methods 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 230000001590 oxidative Effects 0.000 claims 1
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 11
- 238000006243 chemical reaction Methods 0.000 abstract description 8
- 230000003321 amplification Effects 0.000 abstract description 6
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 6
- 239000000126 substance Substances 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000005755 formation reaction Methods 0.000 abstract 1
- 230000003449 preventive Effects 0.000 abstract 1
- 239000002253 acid Substances 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Abstract
(57)【要約】
【目的】 配線層の信頼性を向上させることができる半
導体装置を得る。 【構成】 半導体基板１上に形成されたアルミニウムを
含む配線層６と、配線層６上のみに形成された窒化チタ
ン膜７と、窒化チタン膜７上のみに形成されたシリコン
酸化膜８とを備える。
導体装置を得る。 【構成】 半導体基板１上に形成されたアルミニウムを
含む配線層６と、配線層６上のみに形成された窒化チタ
ン膜７と、窒化チタン膜７上のみに形成されたシリコン
酸化膜８とを備える。
Description
【０００１】
【産業上の利用分野】この発明は配線層の信頼性を向上
させるための半導体装置および半導体装置の製造方法に
関するものである。
させるための半導体装置および半導体装置の製造方法に
関するものである。
【０００２】
【従来の技術】図６は従来の半導体装置の構成を示す断
面図である。図において、１は半導体基板、２はこの半
導体基板１上に形成された層間絶縁膜、３はこの層間絶
縁膜２上に形成されたＡｌの合金から成る配線層、４は
この配線層３のエレクトロマイグレーションを防止する
ため配線層３上に形成された窒化チタン膜である。
面図である。図において、１は半導体基板、２はこの半
導体基板１上に形成された層間絶縁膜、３はこの層間絶
縁膜２上に形成されたＡｌの合金から成る配線層、４は
この配線層３のエレクトロマイグレーションを防止する
ため配線層３上に形成された窒化チタン膜である。
【０００３】次に上記のように構成された従来の半導体
装置の製造工程について図６および図７を用いて説明す
る。まず、半導体基板１の層間絶縁膜２上にＡｌ合金膜
３ａおよび窒化チタン膜４を順次積層する（図７
（ａ））。次に、窒化チタン膜４上に化学増幅型レジス
ト５ａを塗布し（図７（ｂ））、これをパターニングし
て化学増幅型レジスト膜５を形成する（図７（ｃ））。
この際、窒化チタン膜４はＡｌ合金膜３ａより反射防止
性が優れているため、化学増幅型レジスト５ａのパター
ニングの感度は向上される。しかしながら、化学増幅型
レジスト５ａの写真製版時に生じる酸と、塩基性の窒化
チタン膜４とが反応し「酸の失活」という現象が発生す
るため、図７（ｃ）に示すようにパターニングされた化
学増幅型レジスト膜５は窒化チタン膜４と接する側がス
ソを引いたような状態となる。
装置の製造工程について図６および図７を用いて説明す
る。まず、半導体基板１の層間絶縁膜２上にＡｌ合金膜
３ａおよび窒化チタン膜４を順次積層する（図７
（ａ））。次に、窒化チタン膜４上に化学増幅型レジス
ト５ａを塗布し（図７（ｂ））、これをパターニングし
て化学増幅型レジスト膜５を形成する（図７（ｃ））。
この際、窒化チタン膜４はＡｌ合金膜３ａより反射防止
性が優れているため、化学増幅型レジスト５ａのパター
ニングの感度は向上される。しかしながら、化学増幅型
レジスト５ａの写真製版時に生じる酸と、塩基性の窒化
チタン膜４とが反応し「酸の失活」という現象が発生す
るため、図７（ｃ）に示すようにパターニングされた化
学増幅型レジスト膜５は窒化チタン膜４と接する側がス
ソを引いたような状態となる。
【０００４】次に、化学増幅型レジスト膜５をマスクと
してＡｌ合金膜３ａおよび窒化チタン膜４のエッチング
を行い、窒化チタン膜４が積層された配線層３を形成す
る（図６）。
してＡｌ合金膜３ａおよび窒化チタン膜４のエッチング
を行い、窒化チタン膜４が積層された配線層３を形成す
る（図６）。
【０００５】
【発明が解決しようとする課題】従来の半導体装置は以
上のように、化学増幅型レジスト５ａのパターニング時
に窒化チタン膜４と化学増幅型レジスト５ａとが反応
し、化学増幅型レジスト膜５のパターニングの精度が低
下するので、配線層３のエレクトロマイグレーションは
防止されるものの配線層３が短絡を起こしたり、配線層
３の断面形状が斜めに形成され腐食されやすくなる等、
配線層３の信頼性が低下するという問題点があった。
上のように、化学増幅型レジスト５ａのパターニング時
に窒化チタン膜４と化学増幅型レジスト５ａとが反応
し、化学増幅型レジスト膜５のパターニングの精度が低
下するので、配線層３のエレクトロマイグレーションは
防止されるものの配線層３が短絡を起こしたり、配線層
３の断面形状が斜めに形成され腐食されやすくなる等、
配線層３の信頼性が低下するという問題点があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、配線層の信頼性を向上させるこ
とができる半導体装置および半導体装置の製造方法を提
供することを目的とする。
ためになされたもので、配線層の信頼性を向上させるこ
とができる半導体装置および半導体装置の製造方法を提
供することを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る請求項１
の半導体装置は、半導体基板上に形成されたアルミニウ
ムを含む配線層と、配線層上のみに形成された窒化チタ
ン膜と、窒化チタン膜上のみに形成されたシリコン酸化
膜とを備えたものである。
の半導体装置は、半導体基板上に形成されたアルミニウ
ムを含む配線層と、配線層上のみに形成された窒化チタ
ン膜と、窒化チタン膜上のみに形成されたシリコン酸化
膜とを備えたものである。
【０００８】又、この発明に係る請求項２の半導体装置
は、請求項１において、シリコン酸化膜の膜厚を、シリ
コン酸化膜および窒化チタン膜の境界面で反射した光
と、シリコン酸化膜の上面で反射した光とが位相の反転
により打ち消し合う厚みに設定したものである。
は、請求項１において、シリコン酸化膜の膜厚を、シリ
コン酸化膜および窒化チタン膜の境界面で反射した光
と、シリコン酸化膜の上面で反射した光とが位相の反転
により打ち消し合う厚みに設定したものである。
【０００９】又、この発明に係る請求項３の半導体装置
は、半導体基板上に形成されたアルミニウムを含む配線
層と、配線層上のみに形成された窒化チタン膜と、窒化
チタン膜上のみに形成されたプラズマ窒化膜と、プラズ
マ窒化膜上のみに形成された酸化膜とを備えたものであ
る。
は、半導体基板上に形成されたアルミニウムを含む配線
層と、配線層上のみに形成された窒化チタン膜と、窒化
チタン膜上のみに形成されたプラズマ窒化膜と、プラズ
マ窒化膜上のみに形成された酸化膜とを備えたものであ
る。
【００１０】又、この発明に係る請求項４の半導体装置
の製造方法は、半導体基板上にアルミニウムを含む導電
膜および窒化チタン膜およびシリコン酸化膜を順次積層
し、シリコン酸化膜上に化学増幅型レジストを塗布し写
真製版によりパターニングを行う。そして、化学増幅型
レジストをマスクとして導電膜および窒化チタン膜およ
びシリコン酸化膜のエッチングを行いパターニングされ
た導電膜から成る配線層を形成するものである。
の製造方法は、半導体基板上にアルミニウムを含む導電
膜および窒化チタン膜およびシリコン酸化膜を順次積層
し、シリコン酸化膜上に化学増幅型レジストを塗布し写
真製版によりパターニングを行う。そして、化学増幅型
レジストをマスクとして導電膜および窒化チタン膜およ
びシリコン酸化膜のエッチングを行いパターニングされ
た導電膜から成る配線層を形成するものである。
【００１１】又、この発明に係る請求項５の半導体装置
の製造方法は、請求項４において、配線層を形成した後
シリコン酸化膜をエッチング除去し、配線層を覆うよう
に層間絶縁膜を形成し、層間絶縁膜のエッチングを行い
窒化チタン膜に至るまでのコンタクトホールを形成する
ものである。
の製造方法は、請求項４において、配線層を形成した後
シリコン酸化膜をエッチング除去し、配線層を覆うよう
に層間絶縁膜を形成し、層間絶縁膜のエッチングを行い
窒化チタン膜に至るまでのコンタクトホールを形成する
ものである。
【００１２】又、この発明に係る請求項６の半導体装置
の製造方法は、請求項４または請求項５において、シリ
コン酸化膜の膜厚を、シリコン酸化膜および窒化チタン
膜の境界面で反射した光と、シリコン酸化膜の上面で反
射した光とが位相の反転により打ち消し合う厚みに形成
するようにしたものである。
の製造方法は、請求項４または請求項５において、シリ
コン酸化膜の膜厚を、シリコン酸化膜および窒化チタン
膜の境界面で反射した光と、シリコン酸化膜の上面で反
射した光とが位相の反転により打ち消し合う厚みに形成
するようにしたものである。
【００１３】又、この発明に係る請求項７の半導体装置
の製造方法は、半導体基板上にアルミニウムを含む導電
膜および窒化チタン膜およびプラズマ窒化膜を順次積層
し、プラズマ窒化膜の上面を酸化して酸化膜を形成す
る。そして、酸化膜上に化学増幅型レジストを塗布し写
真製版によりパターニングを行い、化学増幅型レジスト
をマスクとして導電膜および窒化チタン膜およびプラズ
マ窒化膜および酸化膜のエッチングを行いパターニング
された導電膜から成る配線層を形成するものである。
の製造方法は、半導体基板上にアルミニウムを含む導電
膜および窒化チタン膜およびプラズマ窒化膜を順次積層
し、プラズマ窒化膜の上面を酸化して酸化膜を形成す
る。そして、酸化膜上に化学増幅型レジストを塗布し写
真製版によりパターニングを行い、化学増幅型レジスト
をマスクとして導電膜および窒化チタン膜およびプラズ
マ窒化膜および酸化膜のエッチングを行いパターニング
された導電膜から成る配線層を形成するものである。
【００１４】又、この発明に係る請求項８の半導体装置
の製造方法は、請求項７において、配線層を形成した後
プラズマ窒化膜および酸化膜をエッチング除去し、配線
層を覆うように層間絶縁膜を形成し、層間絶縁膜のエッ
チングを行い窒化チタン膜に至るまでのコンタクトホー
ルを形成するものである。
の製造方法は、請求項７において、配線層を形成した後
プラズマ窒化膜および酸化膜をエッチング除去し、配線
層を覆うように層間絶縁膜を形成し、層間絶縁膜のエッ
チングを行い窒化チタン膜に至るまでのコンタクトホー
ルを形成するものである。
【００１５】
【作用】この発明の請求項１における半導体装置は、配
線層のパターニングの精度が向上するとともに、配線層
のエレクトロマイグレーションを防止する。
線層のパターニングの精度が向上するとともに、配線層
のエレクトロマイグレーションを防止する。
【００１６】又、この発明の請求項２における半導体装
置は、配線層のパターニングの精度が向上しかつ微細化
が計れるとともに、配線層のエレクトロマイグレーショ
ンを防止する。
置は、配線層のパターニングの精度が向上しかつ微細化
が計れるとともに、配線層のエレクトロマイグレーショ
ンを防止する。
【００１７】又、この発明の請求項３における半導体装
置は、配線層のパターニングの精度が向上しかつ微細化
が計れるとともに、配線層のエレクトロマイグレーショ
ンを防止する。
置は、配線層のパターニングの精度が向上しかつ微細化
が計れるとともに、配線層のエレクトロマイグレーショ
ンを防止する。
【００１８】又、この発明の請求項４における半導体装
置の製造方法は、半導体基板上にアルミニウムを含む導
電膜および窒化チタン膜およびシリコン酸化膜を順次積
層し、シリコン酸化膜上に化学増幅型レジストを塗布し
写真製版によりパターニングを行う。そして、化学増幅
型レジストをマスクとして導電膜および窒化チタン膜お
よびシリコン酸化膜のエッチングを行いパターニングさ
れた導電膜から成る配線層を形成するので、シリコン酸
化膜により化学増幅型レジストと窒化チタン膜との反応
が防止される。
置の製造方法は、半導体基板上にアルミニウムを含む導
電膜および窒化チタン膜およびシリコン酸化膜を順次積
層し、シリコン酸化膜上に化学増幅型レジストを塗布し
写真製版によりパターニングを行う。そして、化学増幅
型レジストをマスクとして導電膜および窒化チタン膜お
よびシリコン酸化膜のエッチングを行いパターニングさ
れた導電膜から成る配線層を形成するので、シリコン酸
化膜により化学増幅型レジストと窒化チタン膜との反応
が防止される。
【００１９】又、この発明の請求項５における半導体装
置の製造方法は、配線層を形成した後シリコン酸化膜を
エッチング除去し、配線層を覆うように層間絶縁膜を形
成し、層間絶縁膜のエッチングを行い窒化チタン膜に至
るまでのコンタクトホールを形成するので、層間絶縁膜
のエッチングのみにてコンタクトホールを形成する。
置の製造方法は、配線層を形成した後シリコン酸化膜を
エッチング除去し、配線層を覆うように層間絶縁膜を形
成し、層間絶縁膜のエッチングを行い窒化チタン膜に至
るまでのコンタクトホールを形成するので、層間絶縁膜
のエッチングのみにてコンタクトホールを形成する。
【００２０】又、この発明の請求項６における半導体装
置の製造方法は、シリコン酸化膜の膜厚を、シリコン酸
化膜および窒化チタン膜の境界面で反射した光と、シリ
コン酸化膜の上面で反射した光とが位相の反転により打
ち消し合う厚みに形成するようにしたので、化学増幅型
レジストのパターニング時の露光の光の反射が低減され
る。
置の製造方法は、シリコン酸化膜の膜厚を、シリコン酸
化膜および窒化チタン膜の境界面で反射した光と、シリ
コン酸化膜の上面で反射した光とが位相の反転により打
ち消し合う厚みに形成するようにしたので、化学増幅型
レジストのパターニング時の露光の光の反射が低減され
る。
【００２１】又、この発明の請求項７における半導体装
置の製造方法は、半導体基板上にアルミニウムを含む導
電膜および窒化チタン膜およびプラズマ窒化膜を順次積
層し、プラズマ窒化膜の上面を酸化して酸化膜を形成す
る。そして、酸化膜上に化学増幅型レジストを塗布し写
真製版によりパターニングを行い、化学増幅型レジスト
をマスクとして導電膜および窒化チタン膜およびプラズ
マ窒化膜および酸化膜のエッチングを行いパターニング
された導電膜から成る配線層を形成するので、酸化膜に
より化学増幅型レジストと窒化チタン膜との反応が防止
されるとともに、化学増幅型レジストのパターニング時
の露光の光の反射が低減される。
置の製造方法は、半導体基板上にアルミニウムを含む導
電膜および窒化チタン膜およびプラズマ窒化膜を順次積
層し、プラズマ窒化膜の上面を酸化して酸化膜を形成す
る。そして、酸化膜上に化学増幅型レジストを塗布し写
真製版によりパターニングを行い、化学増幅型レジスト
をマスクとして導電膜および窒化チタン膜およびプラズ
マ窒化膜および酸化膜のエッチングを行いパターニング
された導電膜から成る配線層を形成するので、酸化膜に
より化学増幅型レジストと窒化チタン膜との反応が防止
されるとともに、化学増幅型レジストのパターニング時
の露光の光の反射が低減される。
【００２２】又、この発明の請求項８における半導体装
置の製造方法は、配線層を形成した後プラズマ窒化膜お
よび酸化膜をエッチング除去し、配線層を覆うように層
間絶縁膜を形成し、層間絶縁膜のエッチングを行い窒化
チタン膜に至るまでのコンタクトホールを形成するの
で、層間絶縁膜のエッチングのみにてコンタクトホール
を形成する。
置の製造方法は、配線層を形成した後プラズマ窒化膜お
よび酸化膜をエッチング除去し、配線層を覆うように層
間絶縁膜を形成し、層間絶縁膜のエッチングを行い窒化
チタン膜に至るまでのコンタクトホールを形成するの
で、層間絶縁膜のエッチングのみにてコンタクトホール
を形成する。
【００２３】
実施例１．以下、この発明の実施例を図について説明す
る。図１はこの発明の実施例１における半導体装置の構
成を示す断面図である。図において、従来の場合と同様
の部分は同一符号を付して説明を省略する。６は層間絶
縁膜２上に形成されたＡｌの合金から成る配線層、７は
この配線層６のエレクトロマイグレーションを防止する
ため配線層６上に形成された窒化チタン膜、８はこの窒
化チタン膜７上に例えば１０〜１０００オングストロー
ムの厚みにて形成されたシリコン酸化膜である。
る。図１はこの発明の実施例１における半導体装置の構
成を示す断面図である。図において、従来の場合と同様
の部分は同一符号を付して説明を省略する。６は層間絶
縁膜２上に形成されたＡｌの合金から成る配線層、７は
この配線層６のエレクトロマイグレーションを防止する
ため配線層６上に形成された窒化チタン膜、８はこの窒
化チタン膜７上に例えば１０〜１０００オングストロー
ムの厚みにて形成されたシリコン酸化膜である。
【００２４】次に上記のように構成された実施例１の半
導体装置の製造工程について図１および図２を用いて説
明する。まず、半導体基板１の層間絶縁膜２上にＡｌ合
金膜６ａ、窒化チタン膜７およびシリコン酸化膜８を順
次積層する（図２（ａ））。次に、シリコン酸化膜８上
に化学増幅型レジスト９ａを塗布し（図２（ｂ））、こ
れをパターニングして化学増幅型レジスト膜９を形成す
る（図２（ｃ））。この際、化学増幅型レジスト９ａと
窒化チタン膜７との反応はシリコン酸化膜８により阻止
されている。又、窒化チタン膜７は従来の場合と同様に
反射防止膜として機能するので、化学増幅型レジスト膜
９のパターニングは精度よく行われる。
導体装置の製造工程について図１および図２を用いて説
明する。まず、半導体基板１の層間絶縁膜２上にＡｌ合
金膜６ａ、窒化チタン膜７およびシリコン酸化膜８を順
次積層する（図２（ａ））。次に、シリコン酸化膜８上
に化学増幅型レジスト９ａを塗布し（図２（ｂ））、こ
れをパターニングして化学増幅型レジスト膜９を形成す
る（図２（ｃ））。この際、化学増幅型レジスト９ａと
窒化チタン膜７との反応はシリコン酸化膜８により阻止
されている。又、窒化チタン膜７は従来の場合と同様に
反射防止膜として機能するので、化学増幅型レジスト膜
９のパターニングは精度よく行われる。
【００２５】次に、化学増幅型レジスト膜９をマスクと
してＡｌ合金膜６ａ、窒化チタン膜７およびシリコン酸
化膜８のエッチングを行い、窒化チタン膜７およびシリ
コン酸化膜８が積層された配線層６を形成する（図
１）。この時、例えば配線層６が半導体装置の最上配線
層であるならば、シリコン酸化膜８は配線層６および窒
化チタン膜７の腐食を防止するというパッシベーション
膜としての機能も併せ持つことができる。
してＡｌ合金膜６ａ、窒化チタン膜７およびシリコン酸
化膜８のエッチングを行い、窒化チタン膜７およびシリ
コン酸化膜８が積層された配線層６を形成する（図
１）。この時、例えば配線層６が半導体装置の最上配線
層であるならば、シリコン酸化膜８は配線層６および窒
化チタン膜７の腐食を防止するというパッシベーション
膜としての機能も併せ持つことができる。
【００２６】上記のように構成された実施例１の半導体
装置は、シリコン酸化膜８が化学増幅型レジスト９ａと
窒化チタン膜７との反応を阻止し、化学増幅型レジスト
膜９のパターニングの精度が向上するため、配線層６の
エレクトロマイグレーションが防止されるのはもちろん
のこと配線層６のパターニングが精度よく形成されかつ
配線層６の断面形状が垂直に形成され腐食されにくくな
るので、配線層６の信頼性を向上させることができる。
装置は、シリコン酸化膜８が化学増幅型レジスト９ａと
窒化チタン膜７との反応を阻止し、化学増幅型レジスト
膜９のパターニングの精度が向上するため、配線層６の
エレクトロマイグレーションが防止されるのはもちろん
のこと配線層６のパターニングが精度よく形成されかつ
配線層６の断面形状が垂直に形成され腐食されにくくな
るので、配線層６の信頼性を向上させることができる。
【００２７】実施例２．図３はこの発明の実施例２にお
ける半導体装置の構成を示す断面図である。図におい
て、上記実施例１と同様の部分は同一符号を付して説明
を省略する。１０は配線層６を覆うように積層された第
２の層間絶縁膜、１１は第２の層間絶縁膜１０を窒化チ
タン膜７に至るまでエッチングされて形成されたコンタ
クトホールである。
ける半導体装置の構成を示す断面図である。図におい
て、上記実施例１と同様の部分は同一符号を付して説明
を省略する。１０は配線層６を覆うように積層された第
２の層間絶縁膜、１１は第２の層間絶縁膜１０を窒化チ
タン膜７に至るまでエッチングされて形成されたコンタ
クトホールである。
【００２８】次に上記のように構成された実施例２の半
導体装置の製造工程について図３を用いて説明する。ま
ず、上記実施例１と同様の工程を経て図３（ａ）に示す
ような配線層６のパターニング後、シリコン酸化膜８を
エッチングする（図３（ｂ））。この時、層間絶縁膜２
も一部エッチングされる。次に、配線層６を覆うように
第２の層間絶縁膜１０を積層する（図３（ｃ））。次
に、第２の層間絶縁膜１０のエッチングを行い窒化チタ
ン膜７に至るまでのコンタクトホール１１を形成する
（図３（ｄ））。
導体装置の製造工程について図３を用いて説明する。ま
ず、上記実施例１と同様の工程を経て図３（ａ）に示す
ような配線層６のパターニング後、シリコン酸化膜８を
エッチングする（図３（ｂ））。この時、層間絶縁膜２
も一部エッチングされる。次に、配線層６を覆うように
第２の層間絶縁膜１０を積層する（図３（ｃ））。次
に、第２の層間絶縁膜１０のエッチングを行い窒化チタ
ン膜７に至るまでのコンタクトホール１１を形成する
（図３（ｄ））。
【００２９】上記のように構成された実施例２の半導体
装置は配線層６にてコンタクトをとるためのコンタクト
ホール１１を形成する際に、シリコン酸化膜８が除去さ
れているため、コンタクトホール１１の形成時のエッチ
ングは均質な第２の層間絶縁膜１０のみとなるので容易
に行うことができる。又、シリコン酸化膜８が残留しな
いため、半導体装置を薄く形成できる。
装置は配線層６にてコンタクトをとるためのコンタクト
ホール１１を形成する際に、シリコン酸化膜８が除去さ
れているため、コンタクトホール１１の形成時のエッチ
ングは均質な第２の層間絶縁膜１０のみとなるので容易
に行うことができる。又、シリコン酸化膜８が残留しな
いため、半導体装置を薄く形成できる。
【００３０】実施例３．上記各実施例ではシリコン酸化
膜の膜厚について特に限定しなかったが、例えばシリコ
ン酸化膜の膜厚を、シリコン酸化膜および窒化チタン膜
の境界面で反射した光と、シリコン酸化膜および化学増
幅型レジスト膜の境界面で反射した光とが位相の反転に
より打ち消し合う厚みに設定する。この際の入射光は化
学増幅型レジストのパターニング時の露光に用いる光と
する。
膜の膜厚について特に限定しなかったが、例えばシリコ
ン酸化膜の膜厚を、シリコン酸化膜および窒化チタン膜
の境界面で反射した光と、シリコン酸化膜および化学増
幅型レジスト膜の境界面で反射した光とが位相の反転に
より打ち消し合う厚みに設定する。この際の入射光は化
学増幅型レジストのパターニング時の露光に用いる光と
する。
【００３１】上記のように構成された実施例３の半導体
装置は化学増幅型レジストのパターニング時の露光の光
の反射が上記各実施例より低減されるため、より一層微
細な配線層を形成することができる。
装置は化学増幅型レジストのパターニング時の露光の光
の反射が上記各実施例より低減されるため、より一層微
細な配線層を形成することができる。
【００３２】実施例４．図４はこの発明の実施例４の構
成を示す断面図である。図において上記各実施例と同様
の部分には同一符号を付して説明を省略する。１２は窒
化チタン膜７上に形成されたプラズマ窒化膜、１３はプ
ラズマ窒化膜１２上に形成された酸化膜である。
成を示す断面図である。図において上記各実施例と同様
の部分には同一符号を付して説明を省略する。１２は窒
化チタン膜７上に形成されたプラズマ窒化膜、１３はプ
ラズマ窒化膜１２上に形成された酸化膜である。
【００３３】次に上記のように構成された実施例４の半
導体装置の製造工程について図４および図５を用いて説
明する。まず、半導体基板１の層間絶縁膜２上にＡｌ合
金膜６ａ、窒化チタン膜７およびプラズマ窒化膜１２を
順次積層する（図５（ａ））。次に、プラズマ窒化膜１
２の表面を例えば５０オングストローム程度酸化して酸
化膜１３を形成する（図５（ｂ））。
導体装置の製造工程について図４および図５を用いて説
明する。まず、半導体基板１の層間絶縁膜２上にＡｌ合
金膜６ａ、窒化チタン膜７およびプラズマ窒化膜１２を
順次積層する（図５（ａ））。次に、プラズマ窒化膜１
２の表面を例えば５０オングストローム程度酸化して酸
化膜１３を形成する（図５（ｂ））。
【００３４】次に、酸化膜１３上に化学増幅型レジスト
１４ａを塗布し（図５（ｃ））、これをパターニングし
て化学増幅型レジスト膜１４を形成する（図５
（ｄ））。この際、化学増幅型レジスト１４ａと窒化チ
タン膜７との反応は酸化膜１３により阻止されている。
又、プラズマ窒化膜１２は窒化チタン膜７より反射防止
性に優れているので、化学増幅型レジスト膜１４のパタ
ーニングは精度よく、微細に形成される。
１４ａを塗布し（図５（ｃ））、これをパターニングし
て化学増幅型レジスト膜１４を形成する（図５
（ｄ））。この際、化学増幅型レジスト１４ａと窒化チ
タン膜７との反応は酸化膜１３により阻止されている。
又、プラズマ窒化膜１２は窒化チタン膜７より反射防止
性に優れているので、化学増幅型レジスト膜１４のパタ
ーニングは精度よく、微細に形成される。
【００３５】次に、化学増幅型レジスト膜１４をマスク
としてＡｌ合金膜６ａ、窒化チタン膜７、プラズマ窒化
膜１２および酸化膜１３のエッチングを行い、窒化チタ
ン膜７、プラズマ窒化膜１２および酸化膜１３が積層さ
れた配線層６を形成する（図４）。この時、例えば配線
層６が半導体装置の最上配線層であるならば、酸化膜１
３およびプラズマ窒化膜１２は配線層６および窒化チタ
ン膜７の腐食を防止するというパッシベーション膜とし
ての機能も重ね合わせることができる。
としてＡｌ合金膜６ａ、窒化チタン膜７、プラズマ窒化
膜１２および酸化膜１３のエッチングを行い、窒化チタ
ン膜７、プラズマ窒化膜１２および酸化膜１３が積層さ
れた配線層６を形成する（図４）。この時、例えば配線
層６が半導体装置の最上配線層であるならば、酸化膜１
３およびプラズマ窒化膜１２は配線層６および窒化チタ
ン膜７の腐食を防止するというパッシベーション膜とし
ての機能も重ね合わせることができる。
【００３６】上記のように構成された実施例４の半導体
装置は酸化膜１３が化学増幅型レジスト１４ａと窒化チ
タン膜７との反応を阻止するため、上記実施例１と同様
の効果を奏することはもちろんのこと、プラズマ窒化膜
１２を用いるようにしたので、化学増幅型レジスト１４
ａのパターニング時の露光の光の反射が上記実施例１よ
り低減されるため、より一層微細な配線層６を形成する
ことができる。
装置は酸化膜１３が化学増幅型レジスト１４ａと窒化チ
タン膜７との反応を阻止するため、上記実施例１と同様
の効果を奏することはもちろんのこと、プラズマ窒化膜
１２を用いるようにしたので、化学増幅型レジスト１４
ａのパターニング時の露光の光の反射が上記実施例１よ
り低減されるため、より一層微細な配線層６を形成する
ことができる。
【００３７】実施例５．上記実施例４では配線層６上に
プラズマ窒化膜１２および酸化膜１３を残留させるよう
にしたけれども、例えば、プラズマ窒化膜１２および酸
化膜１３をエッチング除去した後、上記実施例２と同様
に配線層６とコンタクトをとるためのコンタクトホール
を形成すれば、上記実施例２と同様の効果を奏すること
ができる。
プラズマ窒化膜１２および酸化膜１３を残留させるよう
にしたけれども、例えば、プラズマ窒化膜１２および酸
化膜１３をエッチング除去した後、上記実施例２と同様
に配線層６とコンタクトをとるためのコンタクトホール
を形成すれば、上記実施例２と同様の効果を奏すること
ができる。
【００３８】
【発明の効果】以上のようにこの発明の請求項１によれ
ば、半導体基板上に形成されたアルミニウムを含む配線
層と、配線層上のみに形成された窒化チタン膜と、窒化
チタン膜上のみに形成されたシリコン酸化膜とを備える
ようにしたので、配線層の信頼性を向上させることがで
きる半導体装置を提供することが可能である。
ば、半導体基板上に形成されたアルミニウムを含む配線
層と、配線層上のみに形成された窒化チタン膜と、窒化
チタン膜上のみに形成されたシリコン酸化膜とを備える
ようにしたので、配線層の信頼性を向上させることがで
きる半導体装置を提供することが可能である。
【００３９】又、この発明の請求項２によれば、請求項
１において、シリコン酸化膜の膜厚を、シリコン酸化膜
および窒化チタン膜の境界面で反射した光と、シリコン
酸化膜の上面で反射した光とが位相の反転により打ち消
し合う厚みに設定するようにしたので、配線層の信頼性
が向上するとともに配線層の微細化を計ることができる
半導体装置を提供することが可能である。
１において、シリコン酸化膜の膜厚を、シリコン酸化膜
および窒化チタン膜の境界面で反射した光と、シリコン
酸化膜の上面で反射した光とが位相の反転により打ち消
し合う厚みに設定するようにしたので、配線層の信頼性
が向上するとともに配線層の微細化を計ることができる
半導体装置を提供することが可能である。
【００４０】又、この発明の請求項３によれば、半導体
基板上に形成されたアルミニウムを含む配線層と、配線
層上のみに形成された窒化チタン膜と、窒化チタン膜上
のみに形成されたプラズマ窒化膜と、プラズマ窒化膜上
のみに形成された酸化膜とを備えるようにしたので、配
線層の信頼性が向上するとともに配線層の微細化を計る
ことができる半導体装置を提供することが可能である。
基板上に形成されたアルミニウムを含む配線層と、配線
層上のみに形成された窒化チタン膜と、窒化チタン膜上
のみに形成されたプラズマ窒化膜と、プラズマ窒化膜上
のみに形成された酸化膜とを備えるようにしたので、配
線層の信頼性が向上するとともに配線層の微細化を計る
ことができる半導体装置を提供することが可能である。
【００４１】又、この発明の請求項４によれば、半導体
基板上にアルミニウムを含む導電膜および窒化チタン膜
およびシリコン酸化膜を順次積層し、シリコン酸化膜上
に化学増幅型レジストを塗布し写真製版によりパターニ
ングを行う。そして、化学増幅型レジストをマスクとし
て導電膜および窒化チタン膜およびシリコン酸化膜のエ
ッチングを行いパターニングされた導電膜から成る配線
層を形成するようにしたので、化学増幅型レジストのパ
ターニングの精度が向上し延いては、配線層の信頼性を
向上することができる半導体装置の製造方法を提供する
ことが可能である。
基板上にアルミニウムを含む導電膜および窒化チタン膜
およびシリコン酸化膜を順次積層し、シリコン酸化膜上
に化学増幅型レジストを塗布し写真製版によりパターニ
ングを行う。そして、化学増幅型レジストをマスクとし
て導電膜および窒化チタン膜およびシリコン酸化膜のエ
ッチングを行いパターニングされた導電膜から成る配線
層を形成するようにしたので、化学増幅型レジストのパ
ターニングの精度が向上し延いては、配線層の信頼性を
向上することができる半導体装置の製造方法を提供する
ことが可能である。
【００４２】又、この発明の請求項５によれば、請求項
４において、配線層を形成した後シリコン酸化膜をエッ
チング除去し、配線層を覆うように層間絶縁膜を形成
し、層間絶縁膜のエッチングを行い窒化チタン膜に至る
までのコンタクトホールを形成するようにしたので、コ
ンタクトホールの形成を容易に行うことができる半導体
装置の製造方法を提供することが可能である。
４において、配線層を形成した後シリコン酸化膜をエッ
チング除去し、配線層を覆うように層間絶縁膜を形成
し、層間絶縁膜のエッチングを行い窒化チタン膜に至る
までのコンタクトホールを形成するようにしたので、コ
ンタクトホールの形成を容易に行うことができる半導体
装置の製造方法を提供することが可能である。
【００４３】又、この発明の請求項６によれば、請求項
４または請求項５において、シリコン酸化膜の膜厚を、
シリコン酸化膜および窒化チタン膜の境界面で反射した
光と、シリコン酸化膜の上面で反射した光とが位相の反
転により打ち消し合う厚みに形成するようにしたので、
化学増幅型レジストのパターニングの微細化が計れ延い
ては、配線層のパターニングの微細化を計ることができ
る半導体装置の製造方法を提供することが可能である。
４または請求項５において、シリコン酸化膜の膜厚を、
シリコン酸化膜および窒化チタン膜の境界面で反射した
光と、シリコン酸化膜の上面で反射した光とが位相の反
転により打ち消し合う厚みに形成するようにしたので、
化学増幅型レジストのパターニングの微細化が計れ延い
ては、配線層のパターニングの微細化を計ることができ
る半導体装置の製造方法を提供することが可能である。
【００４４】又、この発明の請求項７によれば、半導体
基板上にアルミニウムを含む導電膜および窒化チタン膜
およびプラズマ窒化膜を順次積層し、プラズマ窒化膜の
上面を酸化して酸化膜を形成する。そして、酸化膜上に
化学増幅型レジストを塗布し写真製版によりパターニン
グを行い、化学増幅型レジストをマスクとして導電膜お
よび窒化チタン膜およびプラズマ窒化膜および酸化膜の
エッチングを行いパターニングされた導電膜から成る配
線層を形成するようにしたので、化学増幅型レジストの
パターニングの精度が向上し延いては、配線層の信頼性
を向上することができ又、化学増幅型レジストのパター
ニングの微細化が計れ延いては、配線層のパターニング
の微細化を計ることができる半導体装置の製造方法を提
供することが可能である。
基板上にアルミニウムを含む導電膜および窒化チタン膜
およびプラズマ窒化膜を順次積層し、プラズマ窒化膜の
上面を酸化して酸化膜を形成する。そして、酸化膜上に
化学増幅型レジストを塗布し写真製版によりパターニン
グを行い、化学増幅型レジストをマスクとして導電膜お
よび窒化チタン膜およびプラズマ窒化膜および酸化膜の
エッチングを行いパターニングされた導電膜から成る配
線層を形成するようにしたので、化学増幅型レジストの
パターニングの精度が向上し延いては、配線層の信頼性
を向上することができ又、化学増幅型レジストのパター
ニングの微細化が計れ延いては、配線層のパターニング
の微細化を計ることができる半導体装置の製造方法を提
供することが可能である。
【００４５】又、この発明の請求項８によれば、請求項
７において、配線層を形成した後プラズマ窒化膜および
酸化膜をエッチング除去し、配線層を覆うように層間絶
縁膜を形成し、層間絶縁膜のエッチングを行い窒化チタ
ン膜に至るまでのコンタクトホールを形成するようにし
たので、コンタクトホールの形成を容易に行うことがで
きる半導体装置の製造方法を提供することが可能であ
る。
７において、配線層を形成した後プラズマ窒化膜および
酸化膜をエッチング除去し、配線層を覆うように層間絶
縁膜を形成し、層間絶縁膜のエッチングを行い窒化チタ
ン膜に至るまでのコンタクトホールを形成するようにし
たので、コンタクトホールの形成を容易に行うことがで
きる半導体装置の製造方法を提供することが可能であ
る。
【図１】 この発明の実施例１における半導体装置の構
成を示す断面図である。
成を示す断面図である。
【図２】 図１に示す半導体装置の製造工程を示す断面
図である。
図である。
【図３】 この発明の実施例２における半導体装置の構
成およびその製造工程を示す断面図である。
成およびその製造工程を示す断面図である。
【図４】 この発明の実施例４における半導体装置の構
成を示す断面図である。
成を示す断面図である。
【図５】 図４に示す半導体装置の製造工程を示す断面
図である。
図である。
【図６】 従来の半導体装置の構成を示す断面図であ
る。
る。
【図７】 図６に示す半導体装置の製造工程を示す断面
図である。
図である。
【符号の説明】 １ 半導体基板、６ 配線層、６ｂ アルミ合金膜、７
窒化チタン膜、８ シリコン酸化膜、９ａ，１４ａ
化学増幅型レジスト、９，１４ 化学増幅型レジスト
膜、１０ 第２の層間絶縁膜、１１ コンタクトホー
ル、１２ プラズマ窒化膜、１３ 酸化膜。
窒化チタン膜、８ シリコン酸化膜、９ａ，１４ａ
化学増幅型レジスト、９，１４ 化学増幅型レジスト
膜、１０ 第２の層間絶縁膜、１１ コンタクトホー
ル、１２ プラズマ窒化膜、１３ 酸化膜。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205
Claims (8)
- 【請求項１】 半導体基板上に形成されたアルミニウム
を含む配線層と、上記配線層上のみに形成された窒化チ
タン膜と、上記窒化チタン膜上のみに形成されたシリコ
ン酸化膜とを備えたことを特徴とする半導体装置。 - 【請求項２】 シリコン酸化膜の膜厚を、上記シリコン
酸化膜および窒化チタン膜の境界面で反射した光と、上
記シリコン酸化膜の上面で反射した光とが位相の反転に
より打ち消し合う厚みに設定したことを特徴とする請求
項１記載の半導体装置。 - 【請求項３】 半導体基板上に形成されたアルミニウム
を含む配線層と、上記配線層上のみに形成された窒化チ
タン膜と、上記窒化チタン膜上のみに形成されたプラズ
マ窒化膜と、上記プラズマ窒化膜上のみに形成された酸
化膜とを備えたことを特徴とする半導体装置。 - 【請求項４】 半導体基板上にアルミニウムを含む導電
膜および窒化チタン膜およびシリコン酸化膜を順次積層
する工程と、上記シリコン酸化膜上に化学増幅型レジス
トを塗布し写真製版によりパターニングを行う工程と、
上記化学増幅型レジストをマスクとして上記導電膜およ
び上記窒化チタン膜および上記シリコン酸化膜のエッチ
ングを行いパターニングされた上記導電膜から成る配線
層を形成する工程とを備えたことを特徴とする半導体装
置の製造方法。 - 【請求項５】 配線層を形成した後シリコン酸化膜をエ
ッチング除去する工程と、上記配線層を覆うように層間
絶縁膜を形成する工程と、上記層間絶縁膜のエッチング
を行い窒化チタン膜に至るまでのコンタクトホールを形
成する工程とを備えたことを特徴とする請求項４記載の
半導体装置の製造方法。 - 【請求項６】 シリコン酸化膜の膜厚を、上記シリコン
酸化膜および窒化チタン膜の境界面で反射した光と、上
記シリコン酸化膜の上面で反射した光とが位相の反転に
より打ち消し合う厚みに形成するようにしたことを特徴
とする請求項４または請求項５記載の半導体装置の製造
方法。 - 【請求項７】 半導体基板上にアルミニウムを含む導電
膜および窒化チタン膜およびプラズマ窒化膜を順次積層
する工程と、上記プラズマ窒化膜の上面を酸化して酸化
膜を形成する工程と、上記酸化膜上に化学増幅型レジス
トを塗布し写真製版によりパターニングを行う工程と、
上記化学増幅型レジストをマスクとして上記導電膜およ
び上記窒化チタン膜および上記プラズマ窒化膜および上
記酸化膜のエッチングを行いパターニングされた上記導
電膜から成る配線層を形成する工程とを備えたことを特
徴とする半導体装置の製造方法。 - 【請求項８】 配線層を形成した後プラズマ窒化膜およ
び酸化膜をエッチング除去する工程と、上記配線層を覆
うように層間絶縁膜を形成する工程と、上記層間絶縁膜
のエッチングを行い窒化チタン膜に至るまでのコンタク
トホールを形成する工程とを備えたことを特徴とする請
求項７記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30613394A JPH08162460A (ja) | 1994-12-09 | 1994-12-09 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30613394A JPH08162460A (ja) | 1994-12-09 | 1994-12-09 | 半導体装置および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08162460A true JPH08162460A (ja) | 1996-06-21 |
Family
ID=17953458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30613394A Pending JPH08162460A (ja) | 1994-12-09 | 1994-12-09 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08162460A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6248669B1 (en) | 1998-05-01 | 2001-06-19 | Nec Corporation | Method for manufacturing a semiconductor device |
| US6348405B1 (en) | 1999-01-25 | 2002-02-19 | Nec Corporation | Interconnection forming method utilizing an inorganic antireflection layer |
| JP2005268454A (ja) * | 2004-03-17 | 2005-09-29 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US6992013B1 (en) | 1999-06-21 | 2006-01-31 | Semiconductor Leading Edge Technologies, Inc. | Method of forming a fine pattern using a silicon-oxide-based film, semiconductor device with a silicon-oxide-based film and method of manufacture thereof |
| JP2009027151A (ja) * | 2007-06-18 | 2009-02-05 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法 |
-
1994
- 1994-12-09 JP JP30613394A patent/JPH08162460A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6248669B1 (en) | 1998-05-01 | 2001-06-19 | Nec Corporation | Method for manufacturing a semiconductor device |
| US6348405B1 (en) | 1999-01-25 | 2002-02-19 | Nec Corporation | Interconnection forming method utilizing an inorganic antireflection layer |
| KR100372742B1 (ko) * | 1999-01-25 | 2003-02-17 | 닛본 덴기 가부시끼가이샤 | 무기 반사방지막을 사용한 배선 형성 방법 |
| US6992013B1 (en) | 1999-06-21 | 2006-01-31 | Semiconductor Leading Edge Technologies, Inc. | Method of forming a fine pattern using a silicon-oxide-based film, semiconductor device with a silicon-oxide-based film and method of manufacture thereof |
| JP2005268454A (ja) * | 2004-03-17 | 2005-09-29 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2009027151A (ja) * | 2007-06-18 | 2009-02-05 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525542A (en) | Method for making a semiconductor device having anti-reflective coating | |
| US6468896B2 (en) | Method of fabricating semiconductor components | |
| JP2000150644A (ja) | 半導体デバイスの製造方法 | |
| JPH079934B2 (ja) | 半導体デバイスの製造方法 | |
| JP3332851B2 (ja) | 半導体装置の製造方法 | |
| US4855252A (en) | Process for making self-aligned contacts | |
| US6051369A (en) | Lithography process using one or more anti-reflective coating films and fabrication process using the lithography process | |
| JPH07201986A (ja) | 半導体装置の製造方法 | |
| JPH08162460A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2003158190A (ja) | 半導体装置およびその製造方法 | |
| US6096579A (en) | Method for controlling the thickness of a passivation layer on a semiconductor device | |
| JP3040500B2 (ja) | 半導体装置の製造方法 | |
| JPH0555130A (ja) | 半導体装置の製造方法 | |
| JPH08330249A (ja) | 半導体装置の製造方法 | |
| JP3312409B2 (ja) | 多層配線構造の半導体装置 | |
| JP3312383B2 (ja) | 半導体装置の配線形成方法 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JPH07221110A (ja) | 半導体装置の配線構造とその製造方法 | |
| JP2839007B2 (ja) | 半導体装置及びその製造方法 | |
| JP3104441B2 (ja) | 半導体装置とその製法 | |
| JP2000232156A (ja) | 半導体装置の製造方法 | |
| JPH05315242A (ja) | 微細レジストパターンの形成方法 | |
| KR100209337B1 (ko) | 에스오우지이 산화막을 가지는 다층 금속 배선막 제조 방법 | |
| JP2823727B2 (ja) | コンタクト形成方法 | |
| JPH1174355A (ja) | 半導体装置の製造方法 |