JP3422580B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3422580B2
JP3422580B2 JP31339694A JP31339694A JP3422580B2 JP 3422580 B2 JP3422580 B2 JP 3422580B2 JP 31339694 A JP31339694 A JP 31339694A JP 31339694 A JP31339694 A JP 31339694A JP 3422580 B2 JP3422580 B2 JP 3422580B2
Authority
JP
Japan
Prior art keywords
silicon nitride
film
nitride film
oxide film
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP31339694A
Other languages
English (en)
Other versions
JPH08172039A (ja
Inventor
好一郎 辻田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP31339694A priority Critical patent/JP3422580B2/ja
Priority to US08/561,851 priority patent/US5783365A/en
Priority to KR1019950051060A priority patent/KR0169160B1/ko
Publication of JPH08172039A publication Critical patent/JPH08172039A/ja
Application granted granted Critical
Publication of JP3422580B2 publication Critical patent/JP3422580B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/0045Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に化学増幅型レジストを用いてパターニングを
行う工程を有した半導体装置の製造方法に関する。
【0002】
【従来の技術】半導体デバイスの小型化に伴い、微細パ
ターンを形成するためのフォトリソグラフィの露光光源
として、KrFエキシマレーザ(波長248nm)が使
用されつつある。従来のノボラック系のレジストは遠U
V領域(波長200nm〜300nm)において大きな
吸収を示すため、KrFエキシマレーザを用いたパター
ニングには適さない。そこで、KrFエキシマレーザ用
のレジストとして遠UV光に対して透明性が高く、微細
パターンの形成が可能となるように感度の優れた化学増
幅型レジストが用いられている。
【0003】化学増幅型レジストは、露光により酸など
の反応生成物を生成する酸発生剤と、露光後の熱処理に
より反応生成物に極性変化(溶解抑制効果の解除)させ
る、または架橋する化合物とを有している。
【0004】露光により酸を発生し、露光後の熱処理に
より反応生成物に極性変化させる化合物を含む化学増幅
型レジスト(ポジ型)を用いた場合、発生した酸の触媒
反応により極性変化がおこり、レジストが現像液に対す
る溶解性を有することになって、パターニングが実行さ
れる。また、一方で、露光後の熱処理により反応生成物
を架橋する化合物を含む化学増幅型レジスト(ネガ型)
を用いた場合、発生した酸の触媒反応により架橋され、
レジストが現像液に対して固化することになって、パタ
ーニングが実行される。
【0005】このような、酸の触媒反応を利用した化学
増幅型レジスト(簡略化のため以後化学増幅型レジスト
と呼称)を用いてパターニングを行う場合、化学増幅型
レジストを塗布する下地層の種類によっては以下のよう
な問題がある。
【0006】<下地層がリンやボロンを含有する酸化膜
あるいはTEOS膜である場合>1つは、リンやボロン
を含有する酸化膜あるいはTEOS(Tetra Ethyl Orth
o Silicate)膜を下地層とし、その上に化学増幅型レジ
ストを塗布する場合である。ここで、TEOS膜とはT
EOSを原料として形成した酸化膜のことであり、TE
OS膜の形成にあたっては、常温で液体であるTEOS
を気化させてソースガスとし、搬送のためのキャリアガ
スと共に反応炉に導入することになる。
【0007】図16にソースガス、すなわちTEOSの
構造式を示し、図17に反応後の構造式を示す。図16
において4つのエトキシル基(C25O-)が、中央の
シリコン(Si)に結合している。これが反応により図
17に示すように、一対のエトキシル基が取れ、シリコ
ンどうしが結合した組成が多数形成されTEOS膜をな
すことになる。しかしながら、実際のTEOS膜はこの
ように完全なものではない。図18に実際に形成される
TEOS膜の構造式を示す。図18においてエトキシ基
の一部が水酸基になっており、水を吸着しやすい構造と
なっている。
【0008】また、リンやボロンを含有する酸化膜はリ
ンやボロンの性質によりが吸湿性が高く水を吸着しやす
い構造となっている。従ってリンやボロンを含有する酸
化膜、およびTEOS膜は多くの水を含むことになる。
【0009】また、リンやボロンを含有する酸化膜およ
びTEOS膜は、その形成にCVD(Chemical Vapor D
eposition)法を用いることが多く、CVD法で形成さ
れた酸化膜およびTEOS膜の表面は凹凸の激しい粗い
表面である。この場合、内部に含まれる水が少ないとし
ても、多くの水を表面に蓄えることになる。
【0010】このように、表面および内部に多くの水を
有したリンやボロンを含有する酸化膜あるいはTEOS
膜を下地層とし、その上に化学増幅型レジストを塗布し
てパターニングを行う場合、露光により発生した酸と下
地層の水により、(H+ +H2O →H3+)という反応
が生じ、純粋なプロトンの活性を低下させて酸の触媒反
応を失わせる(失活させる)ことになる。
【0011】その結果、ポジレジストの場合は、露光部
の溶解性が低下し、レジストの断面形状がテールを有す
る構造となる。図19にテールを有したレジストの断面
図を示す。また、ネガレジストの場合は、露光部の架橋
性が低下し、レジストの断面形状においてアンダーカッ
トが発生する。図20にアンダーカットを有したレジス
トの断面図を示す。レジストの断面形状がテールやアン
ダーカットを有したりすることは、後のエッチング工程
において、エッチング形状が安定せず、パターン不良の
原因となるという問題があった。
【0012】さらにネガレジストの場合、下地層とレジ
ストの接触部分は、上部に比べて露光光の照射が弱い部
分であり、架橋性が最も低下している部分である。従っ
て、レジストと下地層との密着性が劣化するという問題
があった。
【0013】また、化学増幅型レジストの反応は、酸の
発生量が微量で非常に敏感な反応である。そのため酸の
失活現象が起こると、反応が安定せず、パターン形成に
おいてパターンの寸法が安定しなくなるという問題があ
った。
【0014】そこでリンやボロンを含有する酸化膜ある
いはTEOS膜を下地層とする場合、当該下地層の上
に、リンやボロンを含まないシリコン酸化膜、あるいは
シリコン窒化膜からなる中間層をCVD法で形成し、そ
の上に化学増幅型レジストを塗布することで酸の失活現
象を防止しようとする発明が、特開平4−28225お
よび特開平6−84774に示されている。
【0015】<下地層としてシリコン窒化膜が存在する
場合>以下に、下地層がシリコン窒化膜であって、その
上に化学増幅型レジストを塗布した場合について説明す
る。図21にシリコン窒化膜がプロトンを取り込む化学
反応を示す。図21(a)において、シリコン(Si)
と窒素(N)の結合は共有結合を基本としているが、窒
素の方には電子のローンペアEPが存在する。このロー
ンペアは酸、すなわちプロトン(H+)と結合しやす
く、それを取り込みやすい。従って、図21(b)に示
すように、シリコン窒化膜がプロトンを取り込んだ構造
となる。
【0016】このような場合にも、純粋なプロトンの活
性が低下して酸の失活現象が起こることになり、上述し
たリンやボロンを含有する酸化膜あるいはTEOSを下
地層とする場合と同様の問題を有していた。しかしなが
ら、このような問題の原因となる化学増幅型レジストの
酸の失活現象を防止するための有効な方法が得られてい
なかった。
【0017】
【発明が解決しようとする課題】以上説明したように、
下地層がシリコン窒化膜である場合に、化学増幅型レジ
ストの酸の失活現象を防止するための有効な方法が得ら
れておらず、レジストの断面形状がテールやアンダーカ
ットを有したり、レジストと下地層との密着性が劣化し
たり、パターン形成においてパターン寸法が安定しなく
なるという問題があった。
【0018】本発明は上記のような問題点を解消するた
めになされたもので、下地層がシリコン窒化膜である場
合に、化学増幅型レジストの酸の失活現象を防止して、
良好なレジスト形状を得ると共に、レジストと下地層と
の密着性の低下を防止し、レジストパターンの安定性を
向上した半導体装置の製造方法を得ることを目的とす
る。
【0019】
【課題を解決するための手段】請求項1記載の本発明に
係る半導体装置の製造方法は、酸を触媒として反応が促
進する化学増幅型レジストを用いてパターニングを行う
半導体装置の製造方法であって、(a) 少なくともシリコ
ンを構成要素として含む熱酸化可能な下地層を形成する
工程と、(b) 前記下地層を熱酸化して、その表面に熱酸
化膜を形成する工程と、(c) 前記熱酸化膜の上に化学増
幅型レジストを塗布した後、露光することにより所定の
パターンを有するレジスト層を形成する工程とを備え
前記工程(a)が、(d) 熱化学気相成長法によってシリコ
ン窒化膜を形成する工程を含み、前記工程(b)が、(e)
前記シリコン窒化膜を800〜1200℃の酸素雰囲気
に曝して前記シリコン窒化膜の表面を熱酸化する工程を
含んでいる。
【0020】
【0021】
【0022】請求項記載の本発明に係る半導体装置の
製造方法は、前記工程(e)が、厚さ40〜50オングス
トロームの熱酸化膜を形成する工程を含み、前記工程
(c)の後に、(f) 前記レジスト層をマスクとして、前記
熱酸化膜および前記シリコン窒化膜を同時に除去する工
程をさらに備えている。
【0023】請求項記載の本発明に係る半導体装置の
製造方法は、酸を触媒として反応が促進する化学増幅型
レジストを用いてパターニングを行う半導体装置の製造
方法であって、(a) 少なくともシリコンを構成要素とし
て含む熱酸化可能な下地層を形成する工程と、(b) 前記
下地層を熱酸化して、その表面に熱酸化膜を形成する工
程と、(c) 前記熱酸化膜の上に化学増幅型レジストを塗
布した後、露光することにより所定のパターンを有する
レジスト層を形成する工程とを備え、前記工程(a)が、
(d) 前記下地層として、プラズマ化学気相成長法によっ
て化学量論的な窒化シリコン(Si34)よりもシリコ
ンを多く含むプラズマシリコン窒化膜を形成する工程を
含み、前記工程(b)が、(e) 前記シリコン窒化膜を酸素
プラズマに曝して、前記シリコン窒化膜の表面を熱酸化
する工程を含んでいる。
【0024】請求項記載の本発明に係る半導体装置の
製造方法は、前記工程(e)が、厚さ40〜50オングス
トロームの熱酸化膜を形成する工程を含み、前記工程
(c)の後に、(f) 前記レジスト層をマスクとして、前記
熱酸化膜および前記プラズマシリコン窒化膜を同時に除
去する工程をさらに備えている。
【0025】請求項記載の本発明に係る半導体装置の
製造方法は、前記工程(d)が、モノシランの原料ガス、
アンモニアの原料ガス、窒素の原料ガスの混合雰囲気中
において、前記アンモニアの原料ガスの供給流量を、前
記モノシランの原料ガスの供給流量以下とすることで、
露光光の波長に対する複素屈折率の実部が1.8以上
3.4以下となり、虚部が0.5以上2.0以下となっ
たプラズマシリコン窒化膜を形成する工程を含んでい
る。
【0026】
【作用】請求項1記載の本発明に係る半導体装置の製造
方法によれば、少なくともシリコンを構成要素として含
む熱酸化可能な下地層の表面に熱酸化膜を形成すること
により、酸を触媒として反応が促進される化学増幅型レ
ジストの水素イオンが下地層に取り込まれることが防止
され、化学増幅型レジストの酸の失活現象が防止され
る。また、熱酸化膜は緻密な構造を有しているので、そ
の表面も滑らかであり保水することがないので、保水さ
れた水により化学増幅型レジストの酸が失活することが
防止される。また、シリコン窒化膜を熱化学気相成長法
によって形成した場合には、当該シリコン窒化膜は高い
耐熱性を有するので、シリコン窒化膜を800〜120
0℃の酸素雰囲気に曝して熱酸化膜を形成することがで
きる。
【0027】
【0028】
【0029】請求項記載の本発明に係る半導体装置の
製造方法によれば、熱酸化膜の厚さを40〜50オング
ストロームとし、レジスト層をマスクとして熱酸化膜と
シリコン窒化膜とを同時に除去して所定のパターンを形
成するので、製造工程を簡略化することができる。
【0030】請求項記載の本発明に係る半導体装置の
製造方法によれば、シリコン窒化膜をプラズマ化学気相
成長法によって化学量論的な窒化シリコン(Si34
よりもシリコンを多く含むプラズマシリコン窒化膜で形
成する必要がある場合に、プラズマシリコン窒化膜を酸
素プラズマに曝して熱酸化膜を形成するので、プラズマ
シリコン窒化膜および熱酸化膜を同じ装置を用いて形成
することができる。
【0031】請求項記載の本発明に係る半導体装置の
製造方法によれば、熱酸化膜の厚さを40〜50オング
ストロームとし、レジスト層をマスクとして熱酸化膜と
プラズマシリコン窒化膜とを同時に除去して所定のパタ
ーンを形成するので、製造工程を簡略化することができ
る。
【0032】請求項記載の本発明に係る半導体装置の
製造方法によれば、プラズマシリコン窒化膜を露光光の
波長に対する複素屈折率の実部が1.8以上3.4以
下、虚部が0.5以上2.0以下となるように形成する
ので、プラズマシリコン窒化膜が露光光に対する反射防
止機能を具備することになる。
【0033】
【実施例】以下、シリコン窒化膜の上に化学増幅型レジ
ストを塗布する場合に、本発明に係る半導体装置の製造
方法を適用する例を説明する。
【0034】<第1の実施例> <フィールド酸化膜を形成するためのシリコン窒化膜が
存在する場合>本発明に係る半導体装置の製造方法の第
1の実施例として、シリコン基板上にフィールド酸化膜
を形成する場合について説明する。図1〜図5はフィー
ルド酸化膜の製造工程を順に示した断面図である。
【0035】図1に示す工程において、シリコン基板1
の主面上にSiO2からなる酸化膜2をCVD法により
形成する。続いて酸化膜2の上に化学量論的なシリコン
窒化膜(Si34)3を熱CVD法により形成する。こ
こで熱CVD法とは、シリコン窒化膜の原料となるガス
を加熱による熱エネルギーを用いて励起するCVD法で
ある。
【0036】次に図2に示す工程において、シリコン窒
化膜3を800〜1200℃の酸素雰囲気に曝してシリ
コン窒化膜3の上に、厚さ40〜50オングストローム
(4〜5nm)程度の熱酸化膜4を形成する。この場合
上記の工程を経て形成されたシリコン窒化膜3は高い耐
熱性を有するので、800〜1200℃の酸素雰囲気に
曝して熱酸化を行うことができる。なお、熱酸化の手法
は技術的にも確立され、工程および装置も比較的簡単で
ある。
【0037】次に図3に示す工程において、熱酸化膜4
の全面に渡って化学増幅型レジストを塗布してレジスト
層5を形成した後、レジスト層5をマスクとして熱酸化
膜4およびシリコン窒化膜3のパターニングを行う。
【0038】次に図4に示す工程において、レジスト層
5を除去した後、800〜1200℃の酸素雰囲気下で
熱酸化を行い、フィールド酸化膜6を形成する。このと
き、シリコン窒化膜3がさらに酸化され、熱酸化膜4の
厚みが若干増すことになる。
【0039】最後に図5に示す工程において、熱酸化膜
4およびシリコン窒化膜3を除去することで、活性領域
ARがフィールド酸化膜6に囲まれた構造(LOCOS
構造)が得られる。このとき酸化膜2は除去される。
【0040】ここで、熱酸化膜4の厚さを40〜50オ
ングストローム(4〜5nm)程度としたのは、シリコ
ン窒化膜3とレジスト層5とを隔てるには十分な厚さで
あり、また、レジスト層5をマスクとして熱酸化膜4お
よびシリコン窒化膜3のパターニングを行う場合に、シ
リコン窒化膜3の厚さに対して熱酸化膜4が無視できな
いほど厚い、例えばシリコン窒化膜3の厚さの半分程度
の厚さになると、熱酸化膜4およびシリコン窒化膜3を
同時にエッチングすることができず、熱酸化膜4を除去
した後、別工程でシリコン窒化膜3をエッチングするこ
とになり、製造工程が複雑になるからである。逆に、レ
ジスト層5の酸の失活現象を防止できるのであればもっ
と薄くても良い。
【0041】なお、シリコン窒化膜3上に厚さ40〜5
0オングストロームの酸化膜を形成できるのは熱酸化法
のみであり、CVD法は制御性が低いのでこのような厚
さの酸化膜は形成できない。
【0042】以上説明したように、本発明に係る半導体
装置の製造方法は、シリコン窒化膜3の上に熱酸化膜4
を形成した後、化学増幅型レジストによるレジスト層5
を形成する。熱酸化膜4は化学構造式上、電子のローン
ペアを有していないため、酸、すなわちプロトン
(H+)を取り込む性質はないので化学増幅型レジスト
の酸の失活現象を防止することができる。また、熱酸化
によって形成した酸化膜は、CVD法によって形成した
酸化膜に比べて緻密な構造を有しており、その表面は滑
らかである。従って水を表面に蓄えることがないので、
表面に蓄えられた水によって化学増幅型レジストの酸の
失活現象が発生することを防止できる。
【0043】従って、レジスト層5の断面形状がテール
を有したり(ポジ型レジストの場合)、あるいはアンダ
ーカットを有して(ネガ型レジストの場合)シリコン窒
化膜3の寸法および形状が安定しなくなるという問題が
解消される。また、ネガ型レジストを用いる場合にレジ
スト層5とシリコン窒化膜3との密着性が劣化して、レ
ジスト層5が剥離することによりレジストパターンが安
定しなくなるという問題が解消される。
【0044】<第2の実施例> <シリコン窒化膜を反射防止膜として使用した後に除去
する場合>波長248nmのKrFエキシマレーザ光を
露光光として使用する場合、シリコン層あるいは高融点
金属シリサイド層とレジストとの間の反射率が増加する
ことになる。波長248nmのKrFエキシマレーザ光
による露光に際しては化学増幅型レジストを用いること
は先に説明したが、感度の高い化学増幅型レジストを用
いる場合に、段差部などにおいて横方向に反射された露
光光によりレジストパターンが変形することが問題とな
っており、レジスト層の上面やレジスト層と被エッチン
グ層との間に反射防止膜を形成する試みがなされてい
る。
【0045】本発明に係る半導体装置の製造方法の第2
の実施例として、反射防止機能を有するシリコン窒化膜
を化学増幅型レジストの下地層として使用し、後にシリ
コン窒化膜を除去する例について説明する。図6〜図1
1はフィールド酸化膜に囲まれた活性領域に、MOS型
電界効果トランジスタ(以後MOSFETと略記)を形
成する工程を順に示した断面図である。
【0046】図6に示す工程において、まず、シリコン
基板1の表面に熱酸化法により膜厚5〜30nmのゲー
ト絶縁膜7を形成する。続いて、CVD法によりリンや
砒素がドープされた第1多結晶シリコン膜8を50〜2
00nmの厚さに形成する。その後、スパッタリング法
によりタングステンシリサイドなどからなる第1高融点
金属シリサイド膜9を50〜300nmの厚さに形成す
る。
【0047】続いて、この第1高融点金属シリサイド膜
9の上にCVD法を用いてシリコン酸化膜10を50〜
300nmの厚さに形成する。その後、シリコン酸化膜
10上に、プラズマ励起型気相成長法(plasma enhance
d chemical vapor deposition:プラズマCVD法)に
より、膜厚約20nm程度のプラズマシリコン窒化膜3
1を形成する。ここで、プラズマシリコン窒化膜31は
化学量論的な窒化シリコン(Si34)よりも多くのシ
リコン含んだシリコン窒化膜であり反射防止膜として機
能する。なお、プラズマCVD法とは、シリコン窒化膜
の原料となるガスの励起エネルギーをプラズマにより得
るCVD法である。
【0048】ここで、プラズマシリコン窒化膜の形成方
法について説明する。このプラズマシリコン窒化膜は、
モノシランガス、アンモニアガス、窒素ガスの雰囲気中
においてプラズマを励起させ、Si、N、H原子の混成
膜を作ることで形成される。したがって、この混成膜の
分子式はSixy:Hとなる。x,yは組成比で、x/
yは、3/4から∞の値を取る。H原子は、Siの未結
合種と結合する。たとえばx/y=3/4のときは化学
量論的な窒化膜(Si34)となる。また、x/yが無
限大のときはSiのみの場合であり、アモルファスシリ
コンである。
【0049】Si原子を供給するモノシランガスと、N
原子を供給するアンモニアガスと、N2ガスの流量比を
変えることにより、化学量論的な窒化膜(Si34)よ
りもシリコンを多く含まれるプラズマシリコン窒化膜を
形成することができる。その結果、プラズマシリコン窒
化膜の複素屈折率(n−i×k;iは虚数)は、化学量
論的な窒化膜(2.27−0×i)からアモルファスシ
リコン(1.9−3.4×i)までの中間値を得ること
ができる。なお、nは物質中の光速度を決定するいわゆ
る屈折率を示す実部であり、kは光の吸収係数に相当す
る虚部を示している。
【0050】本実施例におけるプラズマシリコン窒化膜
31は、波長248nmの露光光に対する反射防止膜と
しての機能を有するように、モノシランガス、アンモニ
アガス、窒素ガスの流量をそれぞれ150sccm、5
0sccm、1000sccmとし、形成温度約400
℃、形成圧力4Torr、高周波投入電力240Wの条
件で形成され、波長248nmの露光光に対する複素屈
折率が、実部nが2.2、虚部kが1.0となるように
形成されている。これ以外に、実部nが1.8以上3.
4以下であり、虚部kが0.5以上2.0以下の範囲で
あれば、波長248nmおよび波長365nmの露光光
に対して30%以下の反射率となり、反射防止膜として
の機能を有することになる。
【0051】次に図7に示す工程において、プラズマシ
リコン窒化膜31を酸素プラズマにに曝して、プラズマ
シリコン窒化膜31の全面に渡ってを厚さ40〜50オ
ングストローム(4〜5nm)程度の熱酸化膜41を形
成する。膜厚が40〜50オングストローム(4〜5n
m)の熱酸化膜41は、膜厚が約20nm程度のプラズ
マシリコン窒化膜31の約4分の1程度であり、後の工
程で熱酸化膜41およびプラズマシリコン窒化膜31を
連続的にエッチングする場合の妨げにはならない。ま
た、熱酸化膜41はこのように薄いのでプラズマシリコ
ン窒化膜31の反射防止機能を阻害することはない。こ
こで、プラズマシリコン窒化膜31の形成に用いたプラ
ズマCVD装置を転用して酸素プラズマを発生させるこ
とができるので、製造工程が簡略化される。
【0052】次に図8に示す工程において、熱酸化膜4
1の全面に渡って約700〜1000nmの厚さに化学
増幅型レジストを塗布し、露光を行って所定のパターン
を有するレジスト層51を形成する。次に、レジスト層
51をマスクとして、RIE(reactive ion etching)
法により熱酸化膜41、プラズマシリコン窒化膜31お
よびシリコン酸化膜10を連続して選択的にエッチング
する。
【0053】次に図9に示す工程においてレジスト層5
1を除去する。
【0054】次に図10に示す工程において、熱酸化膜
41、プラズマシリコン窒化膜31およびシリコン酸化
膜10をマスクとして、RIE法により第1高融点金属
シリサイド膜9および第1多結晶シリコン膜8を連続し
て選択的に除去する。
【0055】反射防止膜としてのプラズマシリコン窒化
膜31は、RIE法によるエッチングにおいては、シリ
コン酸化膜と同程度のエッチングレートを有している。
これに対し、タングステンシリサイドやポリシリコンに
対しては3〜10程度の選択比を有している。このため
に、シリコン酸化膜のエッチングに用いられる四フッ化
炭素や、ポリシリコンなどのエッチングに用いられる塩
素などのエッチングガスを用いたRIE法によりエッチ
ングが容易に行える。
【0056】次に図11に示す工程において、シリコン
酸化膜10、第1高融点金属シリサイド膜9および第1
多結晶シリコン膜8をマスクとして、シリコン基板1の
表面内に燐あるいはボロンなどの不純物をイオン注入法
により導入して、不純物拡散領域DRを形成すること
で、フィールド酸化膜6に囲まれた活性領域ARに、M
OSFET100が形成され、フィールド酸化膜6の上
には第1多結晶シリコン膜8、第1高融点金属シリサイ
ド膜9、シリコン酸化膜10が順に積層された構成が得
られる。
【0057】以上説明したように、本発明に係る半導体
装置の製造方法は、反射防止膜としてのプラズマシリコ
ン窒化膜31の上に熱酸化膜41を形成した後、化学増
幅型レジストによるレジスト層51を形成する。熱酸化
膜41は化学構造式上、電子のローンペアを有していな
いため、酸、すなわちプロトン(H+)を取り込む性質
はないので化学増幅型レジストの酸の失活現象を防止す
ることができる。また、熱酸化によって形成した酸化膜
は、CVD法によって形成した酸化膜に比べて緻密な構
造を有しており、その表面は滑らかである。従って水を
表面に蓄えることがないので、表面に蓄えられた水によ
って化学増幅型レジストの酸の失活現象が発生すること
を防止できる。従って、レジスト層51の断面形状がテ
ールを有したり(ポジ型レジストの場合)、あるいはア
ンダーカットを有して(ネガ型レジストの場合)プラズ
マシリコン窒化膜31およびシリコン酸化膜10の寸法
および形状が安定しなくなるという問題が解消される。
また、ネガ型レジストを用いる場合にレジスト層51と
プラズマシリコン窒化膜31との密着性が劣化して、レ
ジスト層51が剥離することによりレジストパターンが
安定しなくなるという問題が解消される。
【0058】<第3の実施例> <シリコン窒化膜を反射防止膜として使用した後に除去
しない場合>本発明に係る半導体装置の製造方法の第3
の実施例として、反射防止機能を有するシリコン窒化膜
を化学増幅型レジストの下地層として使用し、シリコン
窒化膜を残す例について説明する。図12〜図15は、
第2の実施例として図6〜図11を用いて説明したMO
SFETの形成工程に続く工程を順に示した断面図であ
る。
【0059】図12において、フィールド酸化膜6に囲
まれた活性領域ARに形成された積層体およびフィール
ド酸化膜6の上に形成された積層体は、それぞれの側壁
に側壁絶縁膜11が形成され、活性領域ARに形成され
た積層体の上部からフィールド酸化膜6の上に形成され
た積層体の上部にかけてシリコン酸化膜12が形成され
ている。ここで、活性領域ARに形成された積層体の上
部はシリコン酸化膜12に完全には覆われていない。ま
た、全面に渡って。第2多結晶シリコン膜13、第2高
融点金属シリサイド膜14が形成されている。なお、不
純物拡散領域DRは、側壁絶縁膜11をマスクとして不
純物がさらに導入されて2重拡散構造となっている。ま
た、第2多結晶シリコン膜13および第2高融点金属シ
リサイド膜14は、第1多結晶シリコン膜8と第1高融
点金属シリサイド膜9と同一の材料および同一の条件に
より形成する。以上のような構成を得るための工程は従
来からの技術であり、本発明とは関係が薄いので詳細な
説明は省略する。
【0060】次に図13に示す工程において、第2高融
点金属シリサイド膜14の上に、図7を用いて説明した
第2の実施例のプラズマシリコン窒化膜31と同様の条
件で、反射防止膜としてのプラズマシリコン窒化膜32
を形成した後、プラズマシリコン窒化膜32を酸素プラ
ズマに曝して、プラズマシリコン窒化膜32の全面に渡
ってを厚さ40〜50オングストローム(4〜5nm)
程度の熱酸化膜42を形成する。熱酸化膜42はこのよ
うに薄いのでプラズマシリコン窒化膜31の反射防止機
能を阻害することはない。ここで、プラズマシリコン窒
化膜32の形成に用いたプラズマCVD装置を転用して
酸素プラズマを発生させてプラズマシリコン窒化膜32
を酸素プラズマに曝す。
【0061】次に図14に示す工程において、熱酸化膜
42の全面に渡って化学増幅型レジストを塗布して露光
を行い、所定のパターンを有するレジスト層52を形成
する。次に、レジスト層52をマスクとして、RIE法
を用いてプラズマシリコン窒化膜32、第2高融点金属
シリサイド膜14、第2多結晶シリコン膜13を連続し
て選択的にエッチングする。
【0062】次に、図15に示す工程において、全面に
シリコン酸化膜15を形成した後、全面にBPSG(bo
ro-phospho silicate glass)膜を形成し、加熱処理を
施すことにより表面が平坦化された層間絶縁膜16が完
成する。その後、層間絶縁膜16の表面に、図7を用い
て説明した第2の実施例のプラズマシリコン窒化膜31
と同様の条件で反射防止膜としてプラズマシリコン窒化
膜33を形成する。
【0063】なお、図15に示されるように、活性領域
ARの上部にはプラズマシリコン窒化膜32および熱酸
化膜42が残ることになるが、プラズマシリコン窒化膜
32は半導体装置の動作には障害とならないので除去し
なくても良い。また、熱酸化膜42は十分薄く、その上
には層間絶縁膜16が形成されるので、熱酸化膜42が
問題になることはない。
【0064】プラズマシリコン窒化膜33の上には後の
工程で熱酸化膜が形成され、その上に化学増幅型レジス
トが塗布され、所定のパターンのエッチングが施される
が、作用、効果ともに、プラズマシリコン窒化膜32の
上に熱酸化膜42を設けたことと同様であるので詳細な
説明は省略する。
【0065】以上説明したように、本発明に係る半導体
装置の製造方法は、反射防止膜としてのプラズマシリコ
ン窒化膜32の上に熱酸化膜42を形成した後、化学増
幅型レジストによるレジスト層52を形成する。熱酸化
膜42は化学構造式上、電子のローンペアを有していな
いため、酸、すなわちプロトン(H+)を取り込む性質
はないので化学増幅型レジストの酸の失活現象を防止す
ることができる。また、熱酸化によって形成した酸化膜
は、CVD法によって形成した酸化膜に比べて緻密な構
造を有しており、その表面は滑らかである。従って水を
表面に蓄えることがないので、表面に蓄えられた水によ
って化学増幅型レジストの酸の失活現象が発生すること
を防止できる。従って、レジスト層52の断面形状がテ
ールを有したり(ポジ型レジストの場合)、あるいはア
ンダーカットを有して(ネガ型レジストの場合)プラズ
マシリコン窒化膜32、第2高融点金属シリサイド膜1
4および第2多結晶シリコン膜13の寸法および形状が
安定しなくなるという問題が解消される。また、ネガ型
レジストを用いる場合にレジスト層52とプラズマシリ
コン窒化膜32との密着性が劣化して、レジスト層52
が剥離することによりレジストパターンが安定しなくな
るという問題が解消される。
【0066】<第4の実施例>本発明に係る半導体装置
の製造方法の第1の実施例では、化学量論的なシリコン
窒化膜(Si34)3をCVD法により形成し、その上
に熱酸化膜4を形成した例を示したが、化学量論的なシ
リコン窒化膜3の代わりに、第2および第3の実施例で
説明した、化学量論的な窒化シリコン3よりも多くのシ
リコン含んだプラズマシリコン窒化膜を形成しても良
い。プラズマシリコン窒化膜は反射防止膜として機能す
るので、露光光の反射によるレジストパターンの変形を
防止することが可能となる。
【0067】<第5の実施例>以上説明した本発明に係
る半導体装置の製造方法の第1〜第3の実施例では、フ
ィールド酸化膜を形成するための化学量論的なシリコン
窒化、あるいは反射防止膜としてのプラズマシリコン窒
化膜の上に熱酸化膜を形成して化学増幅型レジストの酸
の失活現象を防止する例を示したが、半導体装置の動作
を阻害しないのであれば、化学増幅型レジストの酸の失
活現象を防止するためだけの化学量論的なシリコン窒化
膜あるいはプラズマシリコン窒化膜を形成し、その上に
熱酸化膜を形成することで化学増幅型レジストの酸の失
活現象を防止しても良い。
【0068】<第6の実施例>以上説明した本発明に係
る半導体装置の製造方法の第1〜第4の実施例では、シ
リコン窒化膜を熱酸化して、薄い熱酸化膜を形成した後
に化学増幅型レジストを塗布する例を示した。しかし、
シリコン窒化膜に限らず、熱酸化膜を形成できる材質で
あれば、熱酸化膜を形成した上に化学増幅型レジストを
塗布することで、化学増幅型レジストの酸の失活現象が
発生することを防止できる。例えば、下地層が多結晶シ
リコンである場合、あるいは単結晶シリコンである場
合、あるいはタングステンシリサイドである場合も熱酸
化膜を形成できるので、熱酸化膜を形成した上に化学増
幅型レジストを塗布することで、同様の作用、効果が得
られることになる。
【0069】
【発明の効果】請求項1記載の本発明に係る半導体装置
の製造方法によれば、酸を触媒として反応が促進される
化学増幅型レジストの水素イオンが下地層に取り込まれ
ることが防止されるので、化学増幅型レジストの酸の失
活現象が防止され、かつ、熱酸化膜の表面は滑らかであ
り保水することがないので、保水された水により化学増
幅型レジストの酸が失活することが防止されるので、レ
ジスト層の断面形状がテールを有したり、あるいはアン
ダーカットを有してレジストパターンの寸法および形状
が安定しなくなるという問題が解消されると共に、レジ
スト層とシリコン窒化膜との密着性が劣化して、レジス
ト層が剥離することによりレジストパターンが安定しな
くなるという問題が解消される。また、シリコン窒化膜
を熱化学気相成長法によって形成した場合には、当該シ
リコン窒化膜は高い耐熱性を有するので、技術的に確立
され、工程および装置が比較的簡単な熱酸化の手法が採
れ、熱酸化膜を形成することによる製造コストの増加を
抑制することができる。
【0070】
【0071】
【0072】請求項記載の本発明に係る半導体装置の
製造方法によれば、熱酸化膜の厚さを40〜50オング
ストロームとし、レジスト層をマスクとして熱酸化膜と
シリコン窒化膜とを同時に除去して所定のパターンを形
成するので、製造工程を簡略化することができ、熱酸化
膜を形成することによる製造コストの増加を抑制するこ
とができる。
【0073】請求項記載の本発明に係る半導体装置の
製造方法によれば、シリコン窒化膜をプラズマ化学気相
成長法によって化学量論的な窒化シリコン(Si34
よりもシリコンを多く含むプラズマシリコン窒化膜で形
成する必要がある場合、例えばレジスト層に対する反射
防止膜をプラズマシリコン窒化膜で形成する場合、プラ
ズマシリコン窒化膜および熱酸化膜を同じ装置を用いて
形成することができるので、試料を移し替えるなどの工
程を必要とせず、熱酸化膜を形成することによる製造時
間の増大を抑制することができる。
【0074】請求項記載の本発明に係る半導体装置の
製造方法によれば、熱酸化膜の厚さを40〜50オング
ストロームとし、レジスト層をマスクとして熱酸化膜と
プラズマシリコン窒化膜とを同時に除去して所定のパタ
ーンを形成するので、製造工程を簡略化することがで
き、熱酸化膜を形成することによる製造コストの増加を
抑制することができる。
【0075】請求項記載の本発明に係る半導体装置の
製造方法によれば、プラズマシリコン窒化膜が露光光に
対する反射防止機能を具備することになるので、反射防
止膜としてのプラズマシリコン窒化膜を形成し、その上
にレジストパターンを形成することにより、露光光の反
射によるレジストパターンの変形を防止すると共に、プ
ラズマシリコン窒化膜の窒素が有する電子のローンペア
と、酸を触媒として反応が促進される化学増幅型レジス
トの水素イオンとが結合することが防止され、化学増幅
型レジストの酸の失活現象が防止されるので、レジスト
層の断面形状がテールを有したり、あるいはアンダーカ
ットを有してレジストパターンの寸法および形状が安定
しなくなるという問題を解消することができる。
【図面の簡単な説明】
【図1】 本発明に係る導体装置の製造方法の第1の実
施例を説明する断面図である。
【図2】 本発明に係る導体装置の製造方法の第1の実
施例を説明する断面図である。
【図3】 本発明に係る導体装置の製造方法の第1の実
施例を説明する断面図である。
【図4】 本発明に係る導体装置の製造方法の第1の実
施例を説明する断面図である。
【図5】 本発明に係る導体装置の製造方法の第1の実
施例を説明する断面図である。
【図6】 本発明に係る導体装置の製造方法の第2の実
施例を説明する断面図である。
【図7】 本発明に係る導体装置の製造方法の第2の実
施例を説明する断面図である。
【図8】 本発明に係る導体装置の製造方法の第2の実
施例を説明する断面図である。
【図9】 本発明に係る導体装置の製造方法の第2の実
施例を説明する断面図である。
【図10】 本発明に係る導体装置の製造方法の第2の
実施例を説明する断面図である。
【図11】 本発明に係る導体装置の製造方法の第2の
実施例を説明する断面図である。
【図12】 本発明に係る導体装置の製造方法の第3の
実施例を説明する断面図である。
【図13】 本発明に係る導体装置の製造方法の第3の
実施例を説明する断面図である。
【図14】 本発明に係る導体装置の製造方法の第3の
実施例を説明する断面図である。
【図15】 本発明に係る導体装置の製造方法の第3の
実施例を説明する断面図である。
【図16】 TEOSのソースガスの構造式を示す図で
ある。
【図17】 理想的なTEOS膜の構造式を示す図であ
る。
【図18】 実際に形成されるTEOS膜の構造式をを
示す図である。
【図19】 テールを有したレジストの断面図である。
【図20】 アンダーカットを有したレジストの断面図
である。
【図21】 シリコン窒化膜がプロトンを取り込む化学
反応を示す図である。
【符号の説明】
1 シリコン基板、2 酸化膜、3 シリコン窒化膜、
4,41,42 熱酸化膜、5,51,52 レジスト
層、6 フィールド酸化膜、7 ゲート絶縁膜、8 第
1多結晶シリコン膜、9 第1高融点金属シリサイド
膜、10,12,15 シリコン酸化膜、11 側壁絶
縁膜、13 第2多結晶シリコン膜、14第2高融点金
属シリサイド膜、16 層間絶縁膜、31,32,33
プラズマシリコン窒化膜、100 MOSFET、A
R 活性領域、DR 不純物拡散領域。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/027 G03F 7/11 503

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 酸を触媒として反応が促進する化学増幅
    型レジストを用いてパターニングを行う半導体装置の製
    造方法であって、 (a) 少なくともシリコンを構成要素として含む熱酸化可
    能な下地層を形成する工程と、 (b) 前記下地層を熱酸化して、その表面に熱酸化膜を形
    成する工程と、 (c) 前記熱酸化膜の上に化学増幅型レジストを塗布した
    後、露光することにより所定のパターンを有するレジス
    ト層を形成する工程とを備え 前記工程(a)は、 (d) 熱化学気相成長法によってシリコン窒化膜を形成す
    る工程を含み、 前記工程(b)は、 (e) 前記シリコン窒化膜を800〜1200℃の酸素雰
    囲気に曝して前記シリコン窒化膜の表面を熱酸化する工
    程を含む 半導体装置の製造方法。
  2. 【請求項2】 前記工程(e)は、厚さ40〜50オング
    ストロームの熱酸化膜を形成する工程を含み、 前記工程(c)の後に、 (f) 前記レジスト層をマスクとして、前記熱酸化膜およ
    び前記シリコン窒化膜を同時に除去する工程をさらに備
    える請求項記載の半導体装置の製造方法。
  3. 【請求項3】 酸を触媒として反応が促進する化学増幅
    型レジストを用いてパターニングを行う半導体装置の製
    造方法であって、 (a) 少なくともシリコンを構成要素として含む熱酸化可
    能な下地層を形成する工程と、 (b) 前記下地層を熱酸化して、その表面に熱酸化膜を形
    成する工程と、 (c) 前記熱酸化膜の上に化学増幅型レジストを塗布した
    後、露光することにより所定のパターンを有するレジス
    ト層を形成する工程とを備え、 前記工程(a)は、 (d) 前記下地層として、プラズマ化学気相成長法によっ
    て化学量論的な窒化シリコン(Si34)よりもシリコ
    ンを多く含むプラズマシリコン窒化膜を形成する工程を
    含み、 前記工程(b)は、 (e) 前記シリコン窒化膜を酸素プラズマに曝して、前記
    シリコン窒化膜の表面を熱酸化する工程を含む半導体装
    置の製造方法。
  4. 【請求項4】 前記工程(e)は、厚さ40〜50オング
    ストロームの熱酸化膜を形成する工程を含み、 前記工程(c)の後に、 (f) 前記レジスト層をマスクとして、前記熱酸化膜およ
    び前記プラズマシリコン窒化膜を同時に除去する工程を
    さらに備える請求項記載の半導体装置の製造方法。
  5. 【請求項5】 前記工程(d)は、 モノシランの原料ガス、アンモニアの原料ガス、窒素の
    原料ガスの混合雰囲気中において、前記アンモニアの原
    料ガスの供給流量を、前記モノシランの原料ガスの供給
    流量以下とすることで、露光光の波長に対する複素屈折
    率の実部が1.8以上3.4以下となり、虚部が0.5
    以上2.0以下となったプラズマシリコン窒化膜を形成
    する工程を含む請求項記載の半導体装置の製造方法。
JP31339694A 1994-12-16 1994-12-16 半導体装置の製造方法 Expired - Lifetime JP3422580B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP31339694A JP3422580B2 (ja) 1994-12-16 1994-12-16 半導体装置の製造方法
US08/561,851 US5783365A (en) 1994-12-16 1995-11-22 Manufacturing method of semiconductor device
KR1019950051060A KR0169160B1 (ko) 1994-12-16 1995-12-16 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31339694A JP3422580B2 (ja) 1994-12-16 1994-12-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08172039A JPH08172039A (ja) 1996-07-02
JP3422580B2 true JP3422580B2 (ja) 2003-06-30

Family

ID=18040771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31339694A Expired - Lifetime JP3422580B2 (ja) 1994-12-16 1994-12-16 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5783365A (ja)
JP (1) JP3422580B2 (ja)
KR (1) KR0169160B1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260383A (ja) * 1996-03-22 1997-10-03 Sony Corp 半導体装置の製造方法
JP3185871B2 (ja) 1998-05-01 2001-07-11 日本電気株式会社 半導体装置の製造方法
US6274442B1 (en) * 1998-07-15 2001-08-14 Advanced Micro Devices, Inc. Transistor having a nitrogen incorporated epitaxially grown gate dielectric and method of making same
US6900138B1 (en) * 1999-03-01 2005-05-31 Micron Technology, Inc. Oxygen plasma treatment for nitride surface to reduce photo footing
JP3320685B2 (ja) * 1999-06-02 2002-09-03 株式会社半導体先端テクノロジーズ 微細パターン形成方法
JP3354901B2 (ja) 1999-06-21 2002-12-09 株式会社半導体先端テクノロジーズ 微細パターンの形成方法、半導体装置および半導体装置の製造方法
WO2001009683A1 (en) * 1999-08-02 2001-02-08 Infineon Technologies North America Corp. Reduction of resist poisoning
US6251804B1 (en) * 2000-05-22 2001-06-26 United Microelectronics Corp. Method for enhancing adhesion of photo-resist to silicon nitride surfaces
US6794279B1 (en) * 2000-05-23 2004-09-21 Advanced Micro Devices, Inc. Passivating inorganic bottom anti-reflective coating (BARC) using rapid thermal anneal (RTA) with oxidizing gas
US6583047B2 (en) * 2000-12-26 2003-06-24 Honeywell International, Inc. Method for eliminating reaction between photoresist and OSG
JP2002214793A (ja) * 2001-01-22 2002-07-31 Mitsubishi Electric Corp 反射防止膜及び半導体装置の製造方法
KR100596893B1 (ko) * 2004-06-02 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성 방법
JP2006287236A (ja) * 2006-04-07 2006-10-19 Hoya Corp マスクブランク、及びマスク
US20090197086A1 (en) * 2008-02-04 2009-08-06 Sudha Rathi Elimination of photoresist material collapse and poisoning in 45-nm feature size using dry or immersion lithography
JP5317137B2 (ja) * 2011-02-04 2013-10-16 Hoya株式会社 マスクブランク、及びマスク
JP6241915B2 (ja) * 2013-07-31 2017-12-06 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US9559245B2 (en) 2015-03-23 2017-01-31 Sunpower Corporation Blister-free polycrystalline silicon for solar cells
TW202135162A (zh) * 2019-12-02 2021-09-16 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856268B2 (ja) * 1978-12-26 1983-12-14 超エル・エス・アイ技術研究組合 半導体装置の製造方法
DE4112966A1 (de) * 1991-04-20 1992-10-22 Hoechst Ag Positiv arbeitendes strahlungsempfindliches gemisch und damit hergestelltes strahlungsempfindliches aufzeichnungsmaterial
US5314782A (en) * 1993-03-05 1994-05-24 Morton International, Inc. Deep UV sensitive resistant to latent image decay comprising a diazonaphthoquinone sulfonate of a nitrobenzyl derivative
US5418019A (en) * 1994-05-25 1995-05-23 Georgia Tech Research Corporation Method for low temperature plasma enhanced chemical vapor deposition (PECVD) of an oxide and nitride antireflection coating on silicon
KR960005761A (ko) * 1994-07-27 1996-02-23 이데이 노부유끼 반도체장치
US5413953A (en) * 1994-09-30 1995-05-09 United Microelectronics Corporation Method for planarizing an insulator on a semiconductor substrate using ion implantation

Also Published As

Publication number Publication date
JPH08172039A (ja) 1996-07-02
US5783365A (en) 1998-07-21
KR0169160B1 (ko) 1999-02-01
KR960026345A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
JP3422580B2 (ja) 半導体装置の製造方法
JP2937817B2 (ja) 半導体基板表面の酸化膜の形成方法及びmos半導体デバイスの製造方法
KR960042954A (ko) 반도체 장치의 확산장벽용 산화루테늄막 형성방법
JPH10223900A (ja) 半導体装置及び半導体装置の製造方法
US5986318A (en) (Ge,Si) Nx anti-reflective compositions and integrated circuit devices comprising the same
KR100195355B1 (ko) 드라이산화를 포함하는 반도체장치의 제조방법
US7057263B2 (en) Semiconductor wafer assemblies comprising photoresist over silicon nitride materials
US5933739A (en) Self-aligned silicidation structure and method of formation thereof
JP3259529B2 (ja) 選択エッチング方法
US6774029B2 (en) Method for forming a conductive film and a conductive pattern of a semiconductor device
TW423047B (en) Method for manufacturing a semiconductor device
JPH11145144A (ja) 導電層形成法
KR100372046B1 (ko) 막의 제조 방법 및 그 방법에 의해 제조된 막
JP2548313B2 (ja) 半導体装置の製造方法
JP4585205B2 (ja) 半導体装置の製造方法
JP4740469B2 (ja) 半導体素子のゲート電極形成方法
KR100702118B1 (ko) 반도체 소자의 제조방법
JP3223616B2 (ja) オフセット酸化膜を備えた半導体装置及びオフセット酸化膜を備えた半導体装置の製造方法
JPH04332130A (ja) 半導体素子の製造方法
KR100260364B1 (ko) 반도체 디바이스의 폴리사이드 구조의 게이트 전극 형성방법
JPH041497B2 (ja)
JPH10189410A (ja) 半導体装置の製造方法
JPH0415617B2 (ja)
JP2001068471A (ja) 半導体装置およびその製造方法
JP2000243724A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080425

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140425

Year of fee payment: 11

EXPY Cancellation because of completion of term