KR960026345A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR960026345A
KR960026345A KR1019950051060A KR19950051060A KR960026345A KR 960026345 A KR960026345 A KR 960026345A KR 1019950051060 A KR1019950051060 A KR 1019950051060A KR 19950051060 A KR19950051060 A KR 19950051060A KR 960026345 A KR960026345 A KR 960026345A
Authority
KR
South Korea
Prior art keywords
silicon nitride
nitride film
forming
semiconductor device
manufacturing
Prior art date
Application number
KR1019950051060A
Other languages
English (en)
Other versions
KR0169160B1 (ko
Inventor
고우이치로우 쯔지타
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR960026345A publication Critical patent/KR960026345A/ko
Application granted granted Critical
Publication of KR0169160B1 publication Critical patent/KR0169160B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0045—Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

기초층이 실리콘질화막인 경우에, 화학증폭형 레지스트의 산의 실활현상을 방지하고, 양호한 레지스트형상을 구하는 동시에, 레지스트 패턴의 안정성을 향상한 반도체장치의 제조방법을 구하는 것이다.
실리콘질화막(3)을 800∼1200℃의 산소분위기에 쬐여서 실리콘질화막(3) 위에 두께 40∼50Å(4∼5nm)정도의 열산화막(4)를 형성한 후, 레지스트층(5)를 형성한다.
레지스트층의 단면형상이 테일을 가지거나, 또는 언더컷을 가지고 실리콘질화막의 치수 및 형상이 안정할 수 없다는 문제가 해소되는 동시에, 레지스트층과 실리콘질화막과의 밀착성이 열화하여, 레지스트층이 박리하므로서 레지스트 패턴이 안정할 수 없다는 문제가 해소된다.

Description

반도체장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 관련된 반도체장치의 제조방법의 제1의 실시예를 설명하는 단면도. 제4도는 본 발명에 관련된 반도체장치의 제조방법의 제1의 실시예를 설명하는 단면도. 제5도는 본 발명에 관련된 반도체장치의 제조방법의 제1의 실시예를 설명하는 단면도.

Claims (7)

  1. 산을 촉매로하여 반응이 촉진되는 화학증폭형 레지스트를 사용하여 패터닝을 행하는 반도체장치의 제조방법에 있어서, (a) 최소한 실리콘을 구성요소로서 포함하는 열산화 가능한 기초층을 형성하는 공정과, (b) 상기 기초층을열산화하여, 그 표면에 열산화막을 형성하는 공정과, (c) 상기 열산화막의 위에 화학증폭형 레지스트를 도포한 후, 노광하므로서 소정의 패턴을 가지는 레지스트층을 형성하는 공정을 구비한 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 공정(a)는, 상기 기초층으로서, 실리콘질화막을 형성하는 공정을 포함하는 반도체장치의 제조방법.
  3. 제1항에 있어서, 상기 공정(a)는, (d) 열산화기상성장법에 의해 실리콘질화막을 형성하는 공정을 포함하며, 상기 공정(b)는, (e) 상기 실리콘질화막을 800∼1200℃의 산소분위기에 쬐여서 상기 실리콘질화막의 표면을 열산화하는공정을 포함하는 반도체장치의 제조방법.
  4. 제3항에 있어서, 상기 공정(e)는 두께 40∼50Å의 열산화막을 형성하는 공정을 포함하며, 상기 공정(c)후에, (f) 상기 레지스트층을 마스크로 사용하여, 상기 열산화막 및 상기 실리콘질화막을 동시에 제거하는 공정을 더 구비하는 반도체장치의 제조방법.
  5. 제1항에 있어서, 상기 공정(a)는, (d) 상기 기초층으로서, 플라스마 화학기상성장법에 의해 화학량론적 질화실리콘(Si3N4)보다도 실리콘을 많이 포함하는 플라스마 실리콘질화막을 형성하는 공정을 포함하며, 상기 공정(b)는, (e)상기 실리콘질화막을 산소플라스마에 쬐여서, 상기 실리콘질화막의 표면을 열산화하는 공정을 포함하는 반도체장치의 제조방법.
  6. 제5항에 있어서, 상기 공정(e)는 두께 40∼50Å의 열산화막을 형성하는 공정을 포함하며, 상기 공정(c)후에,(f) 상기 레지스트층을 마스크로서, 상기 열산화막 및 상기 플라스마 실리콘질화막을 동시에 제거하는 공정을 더구비하는 반도체장치의 제조방법.
  7. 제5항에 있어서, 상기 공정(d)는 모노실런의 원료가스, 암모니아의 원료가스, 질소의 원료가스의 혼합분위기중에 있어서, 상기 암모니아의 원료가스의 공급유량을, 상기 모노실런의 원료가스의 공급유량 이하로 하는 것으로,노광빛의 파장에 대한 복소굴절율의 실부가 1.8이상 3.4이하가 되며, 허부가 0.5이상 2.0이하로 된 플라스마 실리콘질화막을 형성하는 공정을 포함하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950051060A 1994-12-16 1995-12-16 반도체장치의 제조방법 KR0169160B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP31339694A JP3422580B2 (ja) 1994-12-16 1994-12-16 半導体装置の製造方法
JP94-313396 1994-12-16

Publications (2)

Publication Number Publication Date
KR960026345A true KR960026345A (ko) 1996-07-22
KR0169160B1 KR0169160B1 (ko) 1999-02-01

Family

ID=18040771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950051060A KR0169160B1 (ko) 1994-12-16 1995-12-16 반도체장치의 제조방법

Country Status (3)

Country Link
US (1) US5783365A (ko)
JP (1) JP3422580B2 (ko)
KR (1) KR0169160B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260383A (ja) * 1996-03-22 1997-10-03 Sony Corp 半導体装置の製造方法
JP3185871B2 (ja) 1998-05-01 2001-07-11 日本電気株式会社 半導体装置の製造方法
US6274442B1 (en) * 1998-07-15 2001-08-14 Advanced Micro Devices, Inc. Transistor having a nitrogen incorporated epitaxially grown gate dielectric and method of making same
US6900138B1 (en) * 1999-03-01 2005-05-31 Micron Technology, Inc. Oxygen plasma treatment for nitride surface to reduce photo footing
JP3320685B2 (ja) 1999-06-02 2002-09-03 株式会社半導体先端テクノロジーズ 微細パターン形成方法
JP3354901B2 (ja) * 1999-06-21 2002-12-09 株式会社半導体先端テクノロジーズ 微細パターンの形成方法、半導体装置および半導体装置の製造方法
WO2001009683A1 (en) * 1999-08-02 2001-02-08 Infineon Technologies North America Corp. Reduction of resist poisoning
US6251804B1 (en) * 2000-05-22 2001-06-26 United Microelectronics Corp. Method for enhancing adhesion of photo-resist to silicon nitride surfaces
US6794279B1 (en) * 2000-05-23 2004-09-21 Advanced Micro Devices, Inc. Passivating inorganic bottom anti-reflective coating (BARC) using rapid thermal anneal (RTA) with oxidizing gas
US6583047B2 (en) 2000-12-26 2003-06-24 Honeywell International, Inc. Method for eliminating reaction between photoresist and OSG
JP2002214793A (ja) * 2001-01-22 2002-07-31 Mitsubishi Electric Corp 反射防止膜及び半導体装置の製造方法
KR100596893B1 (ko) * 2004-06-02 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성 방법
JP2006287236A (ja) * 2006-04-07 2006-10-19 Hoya Corp マスクブランク、及びマスク
US20090197086A1 (en) * 2008-02-04 2009-08-06 Sudha Rathi Elimination of photoresist material collapse and poisoning in 45-nm feature size using dry or immersion lithography
JP5317137B2 (ja) * 2011-02-04 2013-10-16 Ｈｏｙａ株式会社 マスクブランク、及びマスク
JP6241915B2 (ja) * 2013-07-31 2017-12-06 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US9559245B2 (en) 2015-03-23 2017-01-31 Sunpower Corporation Blister-free polycrystalline silicon for solar cells
TW202135162A (zh) * 2019-12-02 2021-09-16 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856268B2 (ja) * 1978-12-26 1983-12-14 超エル・エス・アイ技術研究組合 半導体装置の製造方法
DE4112966A1 (de) * 1991-04-20 1992-10-22 Hoechst Ag Positiv arbeitendes strahlungsempfindliches gemisch und damit hergestelltes strahlungsempfindliches aufzeichnungsmaterial
US5314782A (en) * 1993-03-05 1994-05-24 Morton International, Inc. Deep UV sensitive resistant to latent image decay comprising a diazonaphthoquinone sulfonate of a nitrobenzyl derivative
US5418019A (en) * 1994-05-25 1995-05-23 Georgia Tech Research Corporation Method for low temperature plasma enhanced chemical vapor deposition (PECVD) of an oxide and nitride antireflection coating on silicon
KR960005761A (ko) * 1994-07-27 1996-02-23 이데이 노부유끼 반도체장치
US5413953A (en) * 1994-09-30 1995-05-09 United Microelectronics Corporation Method for planarizing an insulator on a semiconductor substrate using ion implantation

Also Published As

Publication number Publication date
JPH08172039A (ja) 1996-07-02
US5783365A (en) 1998-07-21
KR0169160B1 (ko) 1999-02-01
JP3422580B2 (ja) 2003-06-30

Similar Documents

Publication Publication Date Title
KR960026345A (ko) 반도체장치의 제조방법
KR890015361A (ko) 반도체장치의 제조방법 및 그 장치
KR960030371A (ko) 옥시나이트라이드막 및 그의 형성방법 및 그 옥시나이트라이드막을 사용한 소자분리산화막의 형성방법
KR890702259A (ko) 질화 규소 막을 갖는 태양 전지의 제조방법
EP1154468A3 (en) Method of depositing an amorphous carbon layer
Nickel A detailed experimental study of the wet oxidation kinetics of Al x Ga1− x As layers
KR940005991A (ko) 레지스트 피복막, 피복막 재료 및 그 형성방법과 그것을 사용한 패턴형성방법 및 반도체 장치
KR970077480A (ko) 소자 격리 산화막 제조 방법
JPS6422051A (en) Manufacture of semiconductor device
JPS63133629A (ja) 集積回路装置の製造方法
TW436980B (en) Method of local oxidation
KR960038500A (ko) 다결정실리콘막의 에칭방법
KR970023985A (ko) 반도체 소자의 트렌치 격리층형성방법
JPS5811729B2 (ja) 半導体装置の製造方法
KR970048922A (ko) 반도체 소자의 선택적 산화 마스크 제조 방법
JPS56130940A (en) Manufacture of semiconductor device
KR970053373A (ko) 반도체 소자의 소자분리막 형성 방법
JPS5712519A (en) Manufacture of semiconductor device
KR930020601A (ko) 폴리실리콘 패턴형성시 생성되는 폴리머 제거방법
KR890016597A (ko) 급속열처리 공정을 이용한 o-n구조 박막의 제조방법
KR970067551A (ko) 반도체 장치의 패턴형성방법
KR970048923A (ko) 반도체 소자의 선택적 산화 마스크 제조 방법
KR970052258A (ko) 반도체 소자의 미세 콘택홀 형성 방법
KR970063576A (ko) 반도체 소자의 게이트 산화막 형성 방법
KR980003884A (ko) 레지스트 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 18

EXPY Expiration of term