JP6241915B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6241915B2
JP6241915B2 JP2013159688A JP2013159688A JP6241915B2 JP 6241915 B2 JP6241915 B2 JP 6241915B2 JP 2013159688 A JP2013159688 A JP 2013159688A JP 2013159688 A JP2013159688 A JP 2013159688A JP 6241915 B2 JP6241915 B2 JP 6241915B2
Authority
JP
Japan
Prior art keywords
insulating film
resist film
film
exposure
electron beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013159688A
Other languages
English (en)
Other versions
JP2015032628A5 (ja
JP2015032628A (ja
Inventor
務 駒谷
務 駒谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2013159688A priority Critical patent/JP6241915B2/ja
Priority to US14/286,281 priority patent/US9287365B2/en
Publication of JP2015032628A publication Critical patent/JP2015032628A/ja
Priority to US15/018,675 priority patent/US20160155835A1/en
Publication of JP2015032628A5 publication Critical patent/JP2015032628A5/ja
Application granted granted Critical
Publication of JP6241915B2 publication Critical patent/JP6241915B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0277—Electrolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、半導体装置の製造方法に関し、例えば電子ビーム露光を用いた半導体装置の製造方法に関する。
電子ビーム露光を用いた半導体装置の製造方法が知られている。電子ビーム露光に用いられる電子線は、一般的な投影露光に用いられる紫外線と比べて、波長が短いことから、高分解能を実現できるとの特長を有する。電子ビーム露光を用いたリソグラフィ工程を高感度に行うことが可能な方法が開発されている（例えば、特許文献１参照）。
特開２０００−３９７１７号公報
窒化物半導体層又は炭化シリコン層上に設けられた絶縁膜上に電子ビーム露光用のレジスト膜を形成し、このレジスト膜に対して電子ビーム露光を行うと、所望の形状をした開口が得られず、例えば寸法制御性が損なわれることがある。
本発明は、上記課題に鑑みなされたものであり、レジスト膜に良好な形状の開口を形成することが可能な半導体装置の製造方法を提供することを目的とする。
本発明は、窒化物半導体層又は炭化シリコン層上に、窒化シリコン、酸化シリコン、及び酸窒化シリコンの何れかからなる絶縁膜を形成する工程と、前記絶縁膜の表面に対して酸化又は窒化の処理を行う工程と、前記酸化又は窒化の処理を行った後、前記絶縁膜上にレジスト膜を形成する工程と、前記レジスト膜に対して電子ビームを照射して露光を行う工程と、を備えることを特徴とする半導体装置の製造方法である。本発明によれば、レジスト膜に良好な形状をした開口を形成することができる。
上記構成において、前記酸化又は窒化の処理を、前記絶縁膜の表面をオゾン雰囲気、酸素プラズマ、又は窒素プラズマに曝すことで行う構成とすることができる。
上記構成において、前記露光によって前記レジスト膜に形成した開口から、前記絶縁膜に対してエッチング処理を行う工程を備える構成とすることができる。
上記構成において、前記エッチング処理によって前記絶縁膜に形成した開口に、ゲート電極又はオーミック電極を形成する工程を備える構成とすることができる。
上記構成において、前記絶縁膜は、窒素に対するシリコンの組成比が０．７６以上の窒化シリコンを含む構成とすることができる。
上記構成において、前記窒化物半導体層は、電子走行層と前記電子走行層よりもバンドギャップが大きい電子供給層とを含む構成とすることができる。
上記構成において、前記オゾン雰囲気に曝すことによる前記酸化の処理は、オゾン濃度１０％〜１００％、圧力０．１ｔｏｒｒ〜１０ｔｏｒｒ、温度１５０℃〜３５０℃、処理時間１分〜５分の条件で実施される構成とすることができる。
上記構成において、前記酸素プラズマに曝すことによる前記酸化の処理は、酸素濃度３％〜１００％、圧力０．０３ｔｏｒｒ〜５ｔｏｒｒ、ＲＦ電力５０Ｗ〜８００Ｗ、温度２５℃〜３５０℃、処理時間１分〜１０分の条件で実施される構成とすることができる。
上記構成において、前記窒素プラズマに曝すことによる前記窒化の処理は、窒素濃度１００％、圧力０．０３ｔｏｒｒ〜５ｔｏｒｒ、ＲＦ電力５０Ｗ〜８００Ｗ、温度２５℃〜３５０℃、処理時間１分〜１０分の条件で実施される構成とすることができる。
上記構成において、前記電子ビームを照射して露光を行う工程は、加速電圧２５ｋＶ〜５０ｋＶ、電流値０．０１ｎＡ〜０．５ｎＡ、ドーズ量２μＣ／ｃｍ２〜５０μＣ／ｃｍ２の条件で実施される構成とすることができる。
本発明によれば、レジスト膜に良好な形状をした開口を形成することができる。
図１（ａ）から図１（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図（その１）である。 図２（ａ）から図２（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図（その２）である。 図３（ａ）から図３（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図（その３）である。 図４は、酸化処理後の絶縁膜を示す断面図である。 図５は、ＦＴＩＲの測定結果を示す図である。 図６（ａ）は、比較例１における絶縁膜に形成されたパターンを測長用ＳＥＭで測定した結果であり、図６（ｂ）は、実施例１における絶縁膜に形成されたパターンを測長用ＳＥＭで測定した結果である。 図７（ａ）は、比較例１における電子ビーム露光の感光状態を示す断面図であり、図７（ｂ）は、実施例１における電子ビーム露光の感光状態を示す断面図である。 図８は、ＧａＡｓ系半導体を用いたＨＥＭＴの場合での電子ビーム露光の感光状態を示す断面図である。
以下、本発明を実施するための形態を説明する。
実施例１では、半導体装置として、窒化物半導体を用いた高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）を例に説明する。図１（ａ）から図３（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図である。図１（ａ）のように、炭化シリコン（ＳｉＣ）からなる基板１０上に、窒化アルミニウム（ＡｌＮ）からなるバッファ層１２を成膜する。基板１０は、ＳｉＣ基板の他に、シリコン（Ｓｉ）基板又はサファイア基板を用いてもよい。バッファ層１２は、基板１０の上面に接して形成される。バッファ層１２上に、窒化物半導体層２０として、アンドープ窒化ガリウム（ＧａＮ）からなる電子走行層１４、窒化アルミニウムガリウム（ＡｌＧａＮ）からなる電子供給層１６、及びｎ型ＧａＮからなるキャップ層１８をこの順に成膜する。なお、電子供給層１６は、ＡｌＧａＮの他にも、窒化インジウムアルミニウム（ＩｎＡｌＮ）からなる場合でもよい。電子走行層１４は、バッファ層１２の上面に接して形成される。電子供給層１６は、電子走行層１４の上面に接して形成される。キャップ層１８は、電子供給層１６の上面に接して形成される。これら各層の成膜は、例えば有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法を用いて行うことができる。なお、実施例１では、バッファ層１２を設けているが、設けない場合でもよい。
バッファ層１２の厚さは、例えば３００ｎｍであり、電子走行層１４の厚さは、例えば１．０μｍであり、電子供給層１６の厚さは、例えば２０ｎｍであり、キャップ層１８の厚さは、例えば５ｎｍである。ＨＥＭＴでは、電子走行層１４と電子供給層１６との界面に２次元電子ガス（２ＤＥＧ：Two Dimensional Electron Gas）が生じる。
図１（ｂ）のように、キャップ層１８上に、窒化シリコン（ＳｉＮ）からなる絶縁膜２２を成膜する。絶縁膜２２は、キャップ層１８の上面に接して形成される。絶縁膜２２の成膜は、例えばプラズマ化学気相成長（ＰＥＣＶＤ：Plasma-Enhanced Chemical Vapor Deposition）法を用いて行うことができる。絶縁膜２２の厚さは、例えば２０ｎｍである。絶縁膜２２の屈折率は、例えば２．３５であり、電流コラプスを抑えることを目的として、シリコン（Ｓｉ）リッチの膜となっている。なお、電流コラプスを抑える観点から、絶縁膜２２の窒素（Ｎ）に対するシリコン（Ｓｉ）の組成比（Ｓｉ／Ｎ）は、例えば０．７６以上の場合が好ましく、０．８５以上の場合がより好ましく、１．０以上の場合がさらに好ましい。絶縁膜２２を成膜した後、絶縁膜２２の表面をオゾン雰囲気に曝して、絶縁膜２２の表面に対して酸化処理を行う。オゾン雰囲気に曝すことによる酸化処理は、以下の条件によって行うことができる。
オゾン濃度：１０％〜１００％（残りは酸素）
圧力 ：０．１Ｔｏｒｒ〜１０Ｔｏｒｒ
温度 ：１５０℃〜３５０℃
処理時間 ：１分〜５分
なお、オゾン濃度は、３０％〜１００％が好ましく、５０％〜１００％がより好ましい。圧力は、１ｔｏｒｒ〜８ｔｏｒｒが好ましく、３ｔｏｒｒ〜５ｔｏｒｒがより好ましい。温度は、２００℃〜３００℃が好ましく、２２０℃〜２８０℃がより好ましい。処理時間は、２分〜４分が好ましく、２．５分〜３．５分がより好ましい。また、酸化処理を行う前に、絶縁膜２２の表面をイソプロピルアルコール（ＩＰＡ）に浸して洗浄する前処理を行ってもよい。ＩＰＡに浸す時間は、例えば５分とすることができる。
ＳｉＮからなる絶縁膜２２は、Ｓｉ−Ｎの結合以外にも、例えばＳｉ−Ｈ（水素）の結合やＳｉ原子の未結合手等が存在する。絶縁膜２２の表面に対して酸化処理を行うことで、Ｓｉ−Ｈ結合のＨをＯ（酸素）と置換させたり、Ｓｉ原子の未結合手にＯを結合させたりすることができ、絶縁膜２２の欠陥を低減することができる。図４は、酸化処理後の絶縁膜２２を示す断面図である。図４のように、絶縁膜２２の表面に対して酸化処理を行うことで、絶縁膜２２の表面部分を欠陥が低減された領域２２ａとでき、それ以外の部分をＳｉリッチな領域２２ｂとすることができる。
図１（ｃ）のように、絶縁膜２２上に、レジスト膜４０を形成する。レジスト膜４０は、紫外線を利用した露光で用いられるレジスト膜であり、例えばノボラック系樹脂からなるレジスト膜である。レジスト膜４０に対して、紫外線照射の露光及び現像を行うことで、ソース電極及びドレイン電極を形成すべき領域のレジスト膜４０を除去する。その後、レジスト膜４０をマスクとして、絶縁膜２２に対してエッチング処理を行い、ソース電極及びドレイン電極を形成すべき領域の絶縁膜２２を除去する。エッチング処理は、ドライエッチングで行ってもよいし、ウエットエッチングで行ってもよい。
図１（ｄ）のように、ソース電極及びドレイン電極を形成すべき領域に開口を有するリフトオフ用のレジスト膜４２を形成する。レジスト膜４２は、上述のレジスト膜４０と同様に、紫外線を利用した露光で用いられるレジスト膜である。レジスト膜４２を形成した後、蒸着法を用いて、キャップ層１８側からチタン（Ｔｉ）とアルミニウム（Ａｌ）が順に積層された金属膜４４を形成する。
図２（ａ）のように、リフトオフによってレジスト膜４２を除去する。その後、金属膜４４に対して、例えば５００℃以上且つ８００℃以下の温度でアニールを行い、キャップ層１８にオーミック接触するオーミック電極であるソース電極２４及びドレイン電極２６を形成する。
図２（ｂ）のように、絶縁膜２２、ソース電極２４、及びドレイン電極２６上に、電子ビーム（ＥＢ：Electron Beam）露光用のレジスト膜であるＥＢレジスト膜４６を形成する。ＥＢレジスト膜４６は、例えば厚さ４００ｎｍのアクリル系樹脂からなるレジスト膜である。なお、図２（ｂ）では、絶縁膜２２の表面上にＥＢレジスト膜４６を形成しているが、絶縁膜２２の表面上に他の絶縁膜（例えば、窒化シリコン、窒化アルミニウム、酸化アルミニウム、及び酸化シリコンの何れかを用いることができる）を介してＥＢレジスト膜４６が形成されていても良い。このように、他の絶縁膜を設けることで、ドリフト、コラプス、通電劣化あるいは寄生容量の変動などを改善することができる。次に、ＥＢレジスト膜４６上に、帯電防止膜４８を形成する。なお、帯電防止膜４８の代わりに、アルミニウム（Ａｌ）又はチタン（Ｔｉ）等からなる薄膜金属膜を用いてもよい。また、帯電防止膜４８及び薄膜金属膜を用いない場合でもよい。ゲート電極を形成すべき領域のＥＢレジスト膜４６に開口を形成するために、ＥＢレジスト膜４６に対して電子ビーム露光（例えば、加速電圧：４０ｋＶ、電流値：０．２ｎＡ、ドーズ量：２０μＣ／ｃｍ２）、帯電防止膜除去、及び現像を行う。なお、電子ビーム露光の条件の範囲としては、次の通りである。加速電圧は、２５ｋＶ〜５０ｋＶとすることができ、３０ｋＶ〜４５ｋＶが好ましく、３５ｋＶ〜４０ｋＶがより好ましい。電流値は、０．０１ｎＡ〜０．５ｎＡとすることができ、０．１ｎＡ〜０．４ｎＡが好ましく、０．２ｎＡ〜０．３ｎＡがより好ましい。ドーズ量は、２μＣ／ｃｍ２〜５０μＣ／ｃｍ２とすることができ、１０μＣ／ｃｍ２〜４０μＣ／ｃｍ２が好ましく、２０μＣ／ｃｍ２〜３０μＣ／ｃｍ２がより好ましい。照射時間は、ＥＢレジスト膜４６の膜厚および上記条件などにより、変化させることができる。電子ビーム露光を用いることで、紫外線を用いた露光に比べて、ゲート長の短いゲート電極の形成が可能となり、ゲート容量の低減が図れる。
図２（ｃ）のように、電子ビーム露光及び現像によってＥＢレジスト膜４６に開口５０を形成した後、ＥＢレジスト膜４６をマスクとして、絶縁膜２２に対してエッチング処理を行い、ゲート電極を形成すべき領域の絶縁膜２２を除去する。エッチング処理は、ドライエッチング及びウエットエッチングのどちらで行ってもよい。
図３（ａ）のように、ゲート電極を形成すべき領域に開口を有するリフトオフ用のレジスト膜５２を形成する。レジスト膜５２は、上述のレジスト膜４０、４２と同様に、紫外線を利用した露光で用いられるレジスト膜である。レジスト膜５２を形成した後、蒸着法を用いて、キャップ層１８側からニッケル（Ｎｉ）と金（Ａｕ）が順に形成された金属膜５４を形成する。
図３（ｂ）のように、リフトオフによってレジスト膜５２を除去し、キャップ層１８にショットキー接触をするゲート電極２８を形成する。
図３（ｃ）のように、ゲート電極２８、ソース電極２４、及びドレイン電極２６を覆うように、ＳｉＮからなる層間絶縁膜３０を成膜する。層間絶縁膜３０の成膜は、例えばプラズマＣＶＤ法を用いて行うことができる。層間絶縁膜３０の厚さは、例えば５００ｎｍである。ソース電極２４及びドレイン電極２６上の層間絶縁膜３０を除去し、除去した領域に、ソース電極２４に電気的に接続するソース配線３２とドレイン電極２６に電気的に接続するドレイン配線３４とを形成する。ソース配線３２及びドレイン配線３４は、電極側からＴｉ、Ａｌ、Ａｕメッキが順に形成された金属膜である。以上のような工程を含んで、実施例１の半導体装置が形成される。
実施例１では、図１（ｂ）で説明したように、絶縁膜２２の表面に対する酸化処理を、絶縁膜２２の表面をオゾン雰囲気に曝すことで行っているが、絶縁膜２２の表面を酸素プラズマに曝すことで行ってもよい。酸素プラズマに曝すことによる酸化処理は、以下の条件によって行うことができる。
酸素濃度：３％〜１００％（残りは窒素）
圧力 ：０．０３Ｔｏｒｒ〜５Ｔｏｒｒ
ＲＦ電力：５０Ｗ〜８００Ｗ
温度 ：２５℃〜３５０℃
処理時間：１分〜１０分
なお、酸素濃度は、３０％〜１００％が好ましく、５０％〜１００％がより好ましい。圧力は、０．５ｔｏｒｒ〜３ｔｏｒｒが好ましく、１ｔｏｒｒ〜２ｔｏｒｒがより好ましい。ＲＦ電力は、２００Ｗ〜６００Ｗが好ましく、３００Ｗ〜５００Ｗがより好ましい。温度は、２５℃〜２００℃が好ましく、２５℃〜１００℃がより好ましい。処理時間は、２分〜８分が好ましく、３分〜５分がより好ましい。
ここで、発明者が行った酸化処理に関する実験について説明する。発明者は、複数の基板上にプラズマＣＶＤ法を用いて厚さ１０ｎｍのＳｉＮ膜を形成し、ＳｉＮ膜の表面をオゾン雰囲気又は酸素プラズマに曝すことで酸化処理を行った。オゾン雰囲気に曝すことによる酸化処理は、以下の条件を用いて行った。
オゾン濃度：５０％（残りは酸素）
圧力 ：３Ｔｏｒｒ
温度 ：２５０℃
処理時間 ：３分
酸素プラズマに曝すことによる酸化処理は、以下の条件を用いて行った。
酸素濃度：１００％
圧力 ：１Ｔｏｒｒ
ＲＦ電力：４００Ｗ
温度 ：２５℃
処理時間：３分
酸化処理前後のＳｉＮ膜をＦＴＩＲ（フーリエ変換赤外分光）法を用いて測定することで比較をした。ＦＴＩＲ法とは、物質に赤外光を照射し、分子の振動エネルギーに対応したエネルギーを有する赤外光の吸収量から物質の組成等を調べる測定方法である。図５は、ＦＴＩＲの測定結果を示す図である。図５の横軸は波数であり、縦軸は任意座標の吸収量である。図５中の細実線は酸化処理を行う前のＳｉＮ膜の測定結果であり、太実線はオゾン雰囲気に曝した酸化処理後の測定結果であり、太破線は酸素プラズマに曝した酸化処理後の測定結果である。図５のように、オゾン雰囲気及び酸素プラズマのいずれの方法を用いて酸化処理を行った場合でも、Ｓｉ−Ｈ結合が減少し、Ｓｉ−Ｏ結合が増加していることが確認できる。つまり、ＳｉＮ膜の表面に対して酸化処理を行うことで、Ｓｉ−Ｈ結合のＨがＯと置換したり、Ｓｉ原子の未結合手にＯが結合したりすることが確認できる。なお、酸化処理によってＳｉＮ膜の表面が一様に酸化されているとした場合、ＦＴＩＲの測定結果から、酸化された厚さは２ｎｍ程度と見積もることができる。また、ＦＴＩＲの測定スペクトル（特に、太破線）に生じている乱れは、ＳｉＮ膜に付着していた水分によるものであるため、ここでは特段考慮しない。
次に、絶縁膜２２の表面に対して酸化処理を行う理由について説明する。発明者は、絶縁膜２２の表面を以下の条件でオゾン雰囲気に曝すことで酸化処理を行った場合における、図２（ｃ）で説明した絶縁膜２２に対するドライエッチングで形成されたパターンを測長用の走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）によって測定した。
オゾン濃度：５０％（残りは酸素）
圧力 ：３Ｔｏｒｒ
温度 ：２５０℃
処理時間 ：３分
また、比較のために、絶縁膜２２の表面に対して酸化処理を行っていない点を除いて、実施例１と同じ方法で製造した比較例１に対しても、絶縁膜２２に対するドライエッチングで形成されたパターンを測長用ＳＥＭで測定した。
図６（ａ）は、比較例１における絶縁膜２２に形成されたパターンを測長用ＳＥＭで測定した結果であり、図６（ｂ）は、実施例１における絶縁膜２２に形成されたパターンを測長用ＳＥＭで測定した結果である。なお、図６（ａ）及び図６（ｂ）は、ＥＢレジスト膜４６を除去した後の測長用ＳＥＭによるプロファイルを示している。図６（ａ）のように、酸化処理を行っていない比較例１では、絶縁膜２２に形成されたパターンに異常侵食が生じていて、パターン幅が広がった形状となってしまっている。一方、図６（ｂ）のように、酸化処理を行った実施例１では、異常侵食が抑えられ、絶縁膜２２に良好な形状をしたパターンが形成されている。
このように、絶縁膜２２の表面に対して酸化処理を行った実施例１では、絶縁膜２２に形成されたパターン形状が良好となり、酸化処理を行っていない比較例１では、パターン形状が異常となった理由について以下に説明する。図７（ａ）は、比較例１における電子ビーム露光の感光状態を示す断面図であり、図７（ｂ）は、実施例１における電子ビーム露光の感光状態を示す断面図である。なお、図の明瞭化のためにハッチは省略している。
図７（ａ）のように、電子ビーム露光によってＥＢレジスト膜４６に電子が照射されると、ＥＢレジスト膜４６内で分子に散乱されながら広がっていく前方散乱電子６０と、窒化物半導体層２０で大きく散乱されて跳ね返ってくる後方散乱電子６２と、が生じる。窒化物半導体層２０を構成する窒化物半導体の結晶性から、後方散乱電子６２の散乱角度は小さく、その結果、絶縁膜２２の狭い領域に電子が蓄積される。また、窒化物半導体はバンドギャップエネルギーが大きいため（例えば、ＧａＮでは３．３９ｅＶ）、窒化物半導体層２０に入り込んだ電子は、ホールと再結合がされ難く、窒化物半導体層２０内に蓄積される。窒化物半導体層２０内に蓄積された電子による斥力によって、新たな電子が窒化物半導体層２０内に入り込み難くなり、その結果、絶縁膜２２に電子がさらに蓄積される。絶縁膜２２の表面に対して酸化処理を行っていない場合では、図５で説明したように、絶縁膜２２にＳｉ−Ｈ結合やＳｉ原子の未結合手による欠陥が多い。このため、絶縁膜２２に蓄積された電子は、これら欠陥を経由するホッピング伝導によって、絶縁膜２２とＥＢレジスト膜４６との界面付近を移動する（図７（ａ）での電子移動６４）。この電子移動６４によって、ＥＢレジスト膜４６が感光してしまい、ＥＢレジスト膜４６に形成される開口５０の形状が悪くなり、その結果、絶縁膜２２に形成されるパターンの形状も悪くなってしまったと考えられる。
一方、絶縁膜２２の表面に対して酸化処理を行った場合、図５で説明したように、絶縁膜２２のＳｉ−Ｈ結合のＨがＯと置換したり、Ｓｉ原子の未結合手にＯが結合したりし、欠陥を低減させることができる。したがって、図７（ｂ）のように、絶縁膜２２に電子が蓄積されるのは変わらないが、絶縁膜２２の表面の欠陥が低減されることで、絶縁膜２２とＥＢレジスト膜４６との界面付近を移動する電子移動６４が生じ難くなる。このため、ＥＢレジスト膜４６の不要な感光を抑えることができ、その結果、ＥＢレジスト膜４６に形成される開口５０の形状が良好となり、絶縁膜２２に形成されるパターンも良好な形状になったものと考えられる。
以上説明したように、実施例１によれば、窒化物半導体層２０上に形成した窒化シリコンからなる絶縁膜２２の表面に対して酸化処理を行った後、絶縁膜２２上にＥＢレジスト膜４６を形成し、ＥＢレジスト膜４６に対して電子ビーム露光を行う。これにより、図７（ｂ）で説明したように、ＥＢレジスト膜４６に対する不要な感光を抑えることができ、その結果、ＥＢレジスト膜４６に良好な形状をした開口５０を形成することができる。なお、実施例１では、図１（ｂ）のように、ソース電極２４及びドレイン電極２６を形成する前に、絶縁膜２２の表面に対して酸化処理を行っているが、ＥＢレジスト膜４６の形成前であれば、その他のタイミングで酸化処理を行ってもよい。例えば、図２（ａ）でのソース電極２４及びドレイン電極２６を形成した後に、絶縁膜２２の表面に対して酸化処理を行ってもよい。
ＥＢレジスト膜４６に形成される開口５０の形状が良好となることで、図２（ｃ）のように、開口５０から絶縁膜２２に対してエッチング処理を行うことで、絶縁膜２２に形成されるパターンを良好な形状とすることができる。例えば、寸法制御性の良好なパターンを形成することができる。
窒化物半導体を用いたＨＥＭＴでは、上述したように、絶縁膜２２の表面に対して酸化処理を行わないと、ＥＢレジスト膜４６に形成される開口５０の形状が悪くなってしまう。しかしながら、砒化ガリウム（ＧａＡｓ）系半導体を用いたＨＥＭＴでは、このようなことが起こらない。この理由を図８を用いて説明する。図８は、ＧａＡｓ系半導体を用いたＨＥＭＴの場合での電子ビーム露光の感光状態を示す断面図である。なお、図の明瞭化のためにハッチは省略している。図８のように、ＧａＡｓからなる基板１０上に、ＧａＡｓからなるバッファ層１２、ＧａＡｓからなる電子走行層１４、砒化アルミニウムガリウム（ＡｌＧａＡｓ）からなる電子供給層１６、ＧａＡｓからなるキャップ層１８が形成されている。キャップ層１８上に、ＳｉＮからなる絶縁膜２２が形成されている。絶縁膜２２上に、ＥＢレジスト膜４６と帯電防止膜４８とが順に形成され、このＥＢレジスト膜４６に対して電子ビーム露光が行われる。
ＧａＡｓ系半導体では、その結晶性から、後方散乱電子６２の散乱角度が大きいという特徴がある。このため、絶縁膜２２の狭い領域に電子が蓄積されるということが起こり難い。また、ＧａＡｓ系半導体のバンドギャップエネルギーは窒化物半導体に比べて小さいため（例えば、ＧａＡｓでは１．４３ｅＶ）、ＧａＡｓ系半導体層に入り込んだ電子は、ホールと再結合が行われ易い。したがって、新たな電子がＧａＡｓ系半導体層内に順次入り込むことが可能となり、これによっても、絶縁膜２２に電子が蓄積されるということは起こり難い。このように、ＧａＡｓ系半導体を用いたＨＥＭＴでは、絶縁膜２２に電子が蓄積されることが起こり難いため、絶縁膜２２に欠陥があったとしても、絶縁膜２２とＥＢレジスト膜４６との界面付近を電子が移動することが生じ難い。したがって、ＥＢレジスト膜４６に形成される開口５０の形状が悪くなることが起こり難い。
このように、ＥＢレジスト膜４６と絶縁膜２２との界面付近を電子移動６４が生じて、ＥＢレジスト膜４６に不要な感光が生じるのは、窒化物半導体のようなワイドバンドギャップ材料を用いた場合に起こるものと考えられる。したがって、実施例１では、電子ビーム露光を行うにあたり、窒化物半導体層２０上に形成された絶縁膜２２の表面に対して酸化処理を行う場合を例に示したが、炭化シリコン層上に絶縁膜が形成された場合でも、絶縁膜の表面に対して酸化処理を行うことが望ましい。
実施例１では、絶縁膜２２の表面に対して酸化処理を行う場合を例に示したが、窒化処理を行うことで、Ｓｉ−Ｈ結合のＨをＮと置換させたり、Ｓｉ原子の未結合手にＮを結合させたりして、欠陥を低減させる場合でもよい。窒化処理は、例えば絶縁膜２２の表面を窒素プラズマに曝すことによって行うことができる。窒素プラズマに曝すことによる窒化処理は、以下の条件によって行うことができる。
窒素濃度：１００％
圧力 ：０．０３Ｔｏｒｒ〜５Ｔｏｒｒ
ＲＦ電力：５０Ｗ〜８００Ｗ
温度 ：２５℃〜３５０℃
処理時間：１分〜１０分
なお、圧力は、０．５ｔｏｒｒ〜３ｔｏｒｒが好ましく、１ｔｏｒｒ〜２ｔｏｒｒがより好ましい。ＲＦ電力は、２００Ｗ〜６００Ｗが好ましく、３００Ｗ〜５００Ｗがより好ましい。温度は、２５℃〜２００℃が好ましく、２５℃〜１００℃がより好ましい。処理時間は、２分〜８分が好ましく、３分〜５分がより好ましい。
絶縁膜２２は、電流コラプスを抑える観点から、Ｓｉリッチの窒化シリコンを含むことが好ましい。しかしながら、Ｓｉリッチの窒化シリコンでは、Ｓｉ原子の未結合手等が多いため、電子移動６４が生じ易い。このような場合に、絶縁膜２２の表面に対して酸化処理を行うことで、図４のように、絶縁膜２２の表面部分を欠陥が低減された領域２２ａとでき、それ以外の部分をＳｉリッチな領域２２ｂとできる。これにより、絶縁膜２２とＥＢレジスト膜４６との界面付近での電子移動６４を抑制できると共に、電流コラプスを抑制することができる。欠陥が低減された領域２２ａの厚さは、２ｎｍ以上の場合が好ましく、３ｎｍ以上の場合がより好ましく、４ｎｍ以上の場合がさらに好ましい。なお、Ｓｉリッチな領域２２ｂで電子移動が生じることも考えられるが、仮に領域２２ｂを電子が移動したとしても、ＥＢレジスト膜４６は感光され難いため問題ない。
図２（ｃ）から図３（ｂ）のように、電子ビーム露光によってＥＢレジスト膜４６に形成した開口５０から絶縁膜２２に対してエッチング処理を行い、エッチング処理で形成した開口にゲート電極２８を形成している。このように、実施例１では、ゲート電極２８の形成に電子ビーム露光を用いた場合を例に示しているが、ソース電極２４及びドレイン電極２６のようなオーミック電極の形成に電子ビーム露光を用いてもよい。即ち、電子ビーム露光によってＥＢレジスト膜に形成した開口から絶縁膜に対してエッチング処理を行い、エッチング処理で形成した開口にオーミック電極を形成する場合でもよい。
実施例１では、電子走行層１４と電子走行層１４よりもバンドギャップの大きい電子供給層１６とを含む窒化物半導体層２０を有するＨＥＭＴの場合を例に示したが、これに限られる訳ではない。本発明は、窒化物半導体層又は炭化シリコン層上に絶縁膜が形成された構造で、絶縁膜上に形成したＥＢレジスト膜に対して電子ビーム露光を行う半導体装置の製造方法に適用することができる。なお、窒化物半導体とは、ＩＩＩ−Ｖ族窒化物半導体のことをいい、ＧａＮ及びＡｌＧａＮの他にも、ＩｎＮ、ＩｎＡｌＮ、ＩｎＧａＮ、及びＩｎＡｌＧａＮ等が挙げられる。また、絶縁膜は、窒化シリコン（ＳｉＮ）からなる場合の他にも、酸化シリコン（ＳｉＯ２）又は酸窒化シリコン（ＳｉＯＮ）からなる場合でもよい。これらの場合でも、図７（ａ）で説明したような、電子移動６４が生じ易いためである。なお、絶縁膜は、化学量論的な組成であってもよいし、そうでない場合であってもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ 基板
１２ バッファ層
１４ 電子走行層
１６ 電子供給層
１８ キャップ層
２０ 窒化物半導体層
２２ 絶縁膜
２４ ソース電極
２６ ドレイン電極
２８ ゲート電極
３０ 層間絶縁膜
３２ ソース配線
３４ ドレイン配線
４０、４２、５２ レジスト膜
４６ ＥＢレジスト膜
５０ 開口
４４、５４ 金属膜
６０ 前方散乱電子
６２ 後方散乱電子
６４ 電子移動

Claims (3)

  1. 窒化シリコン、酸化シリコン、及び酸窒化シリコンの何れかからなる絶縁膜を形成する工程と、
    前記絶縁膜の表面に対して窒化の処理を行う工程と、
    前記窒化の処理を行った後、前記絶縁膜の表面に接してレジスト膜を形成する工程と、
    前記レジスト膜に対して電子ビームを照射して露光を行う工程と、を具備し、
    前記窒化の処理は、窒素濃度１００％、圧力０．０３ｔｏｒｒ〜５ｔｏｒｒ、ＲＦ電力５０Ｗ〜８００Ｗ、温度２５℃〜３５０℃、処理時間１分〜１０分の条件で前記絶縁膜の表面を窒素プラズマに曝すことで行う、半導体装置の製造方法。
  2. 前記絶縁膜は、窒素に対するシリコンの組成比が０．７６以上の窒化シリコンを含む、請求項１に記載の半導体装置の製造方法。
  3. 前記電子ビームを照射して露光を行う工程は、加速電圧２５ｋＶ〜５０ｋＶ、電流値０．０１ｎＡ〜０．５ｎＡ、ドーズ量２μＣ／ｃｍ２〜５０μＣ／ｃｍ２の条件で実施される、請求項１または２に記載の半導体装置の製造方法。
JP2013159688A 2013-07-31 2013-07-31 半導体装置の製造方法 Active JP6241915B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013159688A JP6241915B2 (ja) 2013-07-31 2013-07-31 半導体装置の製造方法
US14/286,281 US9287365B2 (en) 2013-07-31 2014-05-23 Method of manufacturing semiconductor device
US15/018,675 US20160155835A1 (en) 2013-07-31 2016-02-08 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013159688A JP6241915B2 (ja) 2013-07-31 2013-07-31 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2015032628A JP2015032628A (ja) 2015-02-16
JP2015032628A5 JP2015032628A5 (ja) 2016-09-15
JP6241915B2 true JP6241915B2 (ja) 2017-12-06

Family

ID=52426841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013159688A Active JP6241915B2 (ja) 2013-07-31 2013-07-31 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US9287365B2 (ja)
JP (1) JP6241915B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6241915B2 (ja) * 2013-07-31 2017-12-06 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP6553312B2 (ja) 2017-01-10 2019-07-31 住友精化株式会社 エポキシ樹脂組成物
JP2019175913A (ja) * 2018-03-27 2019-10-10 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP7367440B2 (ja) * 2019-10-04 2023-10-24 住友電気工業株式会社 高電子移動度トランジスタの製造方法及び高電子移動度トランジスタ
JP7439551B2 (ja) * 2020-02-06 2024-02-28 住友電気工業株式会社 半導体装置の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2601112B2 (ja) * 1992-11-30 1997-04-16 日本電気株式会社 半導体装置の製造方法
JPH06267835A (ja) * 1993-03-12 1994-09-22 Seiko Instr Inc 薄膜のパターニング方法
JP3342164B2 (ja) * 1993-04-16 2002-11-05 三菱電機株式会社 半導体装置およびその製造方法
JPH0883786A (ja) * 1994-09-12 1996-03-26 Fujitsu Ltd 半導体装置の製造方法
JP3422580B2 (ja) * 1994-12-16 2003-06-30 三菱電機株式会社 半導体装置の製造方法
JPH1041222A (ja) * 1996-07-23 1998-02-13 Japan Energy Corp 半導体装置の製造方法
JP2000039717A (ja) 1998-07-24 2000-02-08 Fujitsu Ltd レジストパターンの形成方法および半導体装置の製造方法
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
JP4083000B2 (ja) * 2002-12-12 2008-04-30 東京エレクトロン株式会社 絶縁膜の形成方法
JP4197277B2 (ja) * 2003-07-31 2008-12-17 シャープ株式会社 半導体装置及びその製造方法
US7615774B2 (en) * 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7419892B2 (en) * 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
US7709269B2 (en) * 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7750370B2 (en) * 2007-12-20 2010-07-06 Northrop Grumman Space & Mission Systems Corp. High electron mobility transistor having self-aligned miniature field mitigating plate on a protective dielectric layer
JP5345328B2 (ja) * 2008-02-22 2013-11-20 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP5487631B2 (ja) * 2009-02-04 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法
JP5531432B2 (ja) * 2009-03-27 2014-06-25 富士通株式会社 化合物半導体装置及びその製造方法
US8357571B2 (en) * 2010-09-10 2013-01-22 Cree, Inc. Methods of forming semiconductor contacts
JP6106908B2 (ja) * 2012-12-21 2017-04-05 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP6241915B2 (ja) * 2013-07-31 2017-12-06 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US9287365B2 (en) 2016-03-15
JP2015032628A (ja) 2015-02-16
US20150034960A1 (en) 2015-02-05
US20160155835A1 (en) 2016-06-02

Similar Documents

Publication Publication Date Title
JP5345328B2 (ja) 半導体装置の製造方法
JP5531432B2 (ja) 化合物半導体装置及びその製造方法
US8692293B2 (en) Method to increase breakdown voltage of semiconductor devices
US8163653B2 (en) Semiconductor device and method of manufacturing the same
JP6528366B2 (ja) 縦型トレンチｍｏｓｆｅｔの製造方法
JP6241915B2 (ja) 半導体装置の製造方法
JP2013140956A (ja) Ｉｎ−Ｓｉｔｕ成長させたゲート誘電体およびフィールドプレート誘電体
JP6106908B2 (ja) 半導体装置の製造方法
JP2011198837A (ja) 半導体装置およびその製造方法
TW201545315A (zh) 半導體裝置與其之製造方法
TWI692867B (zh) 高電子遷移率電晶體元件及其製造方法
JP5730511B2 (ja) 半導体装置の製造方法
JP5668758B2 (ja) 半導体装置及び半導体装置の製造方法
JP6166508B2 (ja) 半導体装置及び半導体装置の製造方法
JP2010278150A (ja) 化合物半導体装置及びその製造方法
JP2009239230A (ja) 半導体装置及びその製造方法
JP7439551B2 (ja) 半導体装置の製造方法
JP6048732B2 (ja) 半導体装置およびその製造方法
JP5725749B2 (ja) 半導体装置の製造方法
JP2017168585A (ja) 半導体装置
KR20160115499A (ko) 질화물 반도체 소자 및 그 제조방법
JP2022130165A (ja) スイッチングデバイスとその製造方法
JP2023047874A (ja) 半導体装置及び半導体装置の製造方法
JP6234122B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171102

R150 Certificate of patent or registration of utility model

Ref document number: 6241915

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250