KR960038500A - 다결정실리콘막의 에칭방법 - Google Patents
다결정실리콘막의 에칭방법 Download PDFInfo
- Publication number
- KR960038500A KR960038500A KR1019960011119A KR19960011119A KR960038500A KR 960038500 A KR960038500 A KR 960038500A KR 1019960011119 A KR1019960011119 A KR 1019960011119A KR 19960011119 A KR19960011119 A KR 19960011119A KR 960038500 A KR960038500 A KR 960038500A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- film
- polysilicon film
- etching method
- temperature
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract 16
- 238000000034 method Methods 0.000 title claims abstract 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract 11
- 229920005591 polysilicon Polymers 0.000 claims abstract 11
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract 4
- 239000000377 silicon dioxide Substances 0.000 claims abstract 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract 2
- 229910052799 carbon Inorganic materials 0.000 claims abstract 2
- 238000000151 deposition Methods 0.000 claims abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 4
- 229910052710 silicon Inorganic materials 0.000 claims 4
- 239000010703 silicon Substances 0.000 claims 4
- 239000000758 substrate Substances 0.000 claims 4
- 239000007789 gas Substances 0.000 claims 3
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 claims 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 claims 1
- 229910052794 bromium Inorganic materials 0.000 claims 1
- 229910052801 chlorine Inorganic materials 0.000 claims 1
- 239000000460 chlorine Substances 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000011347 resin Substances 0.000 claims 1
- 229920005989 resin Polymers 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract 3
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Plasma Technology (AREA)
- ing And Chemical Polishing (AREA)
Abstract
본 발명은, 반도체집적회로등에 사용되는 다결정실리콘막의 에칭방법에 관한 것으로서, 신뢰성에 뛰어난 반도체집적회로를 얻을 수 있는 다결정실리콘막의 에칭방법을 제공하는 것을 목적으로 한것이며, 그 구성에 있어서, 실리콘기판위의 2산화실리콘막위에 형성된 다결정실리콘막위에 레지스트막을 형성하고, 이 레지스트막을 마스크로해서, 레지스트막의 표면에 산화실리콘막을 퇴적시키면서 다결정실리콘막을 에칭하는 것을 특징으로 한 것이다. 이 방법에 의해, 레지스트막으로부터의 탄소의 방출이 억제되고, 다결정실리콘막의 에칭속도와 2산화실리콘막의 에칭속도와의 비인 선택비를 현저히 높일 수 있기 때문에, 극히 신뢰성이 높은 반도체집적회로를 실현할 수 있다.
* 제1도
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 있어서의 피에칭시료의 단면도.
Claims (8)
- 실리콘기판위의 2산화실리콘막위에 형성된 다결정실리콘막위에 탄소를 함유한 재료로 이루어진 마스크용막을 형성하는 공정과, 상기 마스크용막의 표면에 산화실리콘막을 퇴적시키면서 상기 다결정실리콘막을 에칭하는 공정으로 이루어진 것을 특징으로 하는 다결정실리콘막의 에칭방법
- 제1항에 있어서, 상기 에칭공정이, 브롬계가스 및 염소계가스중의 적어도 한쪽의 가스에 산소를 가한 혼합가스속에서 행하여지는 것을 특징으로 하는 에칭방법
- 제2항에 있어서, 상기 에칭의 공정이, 에칭장치의 내벽의 적어도 일부의 온도가 상기 실리콘기판의 온도보다도 높은 상태에서 행하여지고, 상기 내벽의 적어도 일부의 온도와 상기 실리콘기판의 온도와의 온도차가 30℃에서 210℃까지의 범위에 있는 것을 특징으로 하는 다결정실리콘막의 에칭방법
- 제3항에 있어서, 상기 온도차가 30℃에서 50℃까지의 범위에 있는 것을 특징으로 하는 다결정실리콘막의 에칭방법
- 제3항에 있어서, 상기 내벽의 적어도 일부의 온도가, 에칭장치에 형성한 상부전극의 가열에 의해 높으게 되는 것을 특징으로 하는 다결정실리콘막의 에칭방법
- 제1항∼제5항의 어느 한항에 있어서, 상기 다결정실리콘막의 에칭속도가, 상기 2산화실리콘막의 에칭속도의 150배 이상인 것을 특징으로 하는 다결정실리콘막의 에칭방법
- 제1항에 있어서, 상기 마스크용막에 수지로 이루어진 레지스트막을 사용하는 것을 특징으로 하는 다결정실리콘막의 에칭방법
- 제1항에 있어서, 상기 에칭공정뒤, 에칭장치로부터 상기 실리콘기판을 꺼내지 않고 상기 에칭공정과 연속해서 상기 산화실리콘막을 제거하는 공정을 부가한 것을 특징으로 하는 다결정실리콘막의 에칭방법
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP95-88931 | 1995-04-14 | ||
| JP08893195A JP3498764B2 (ja) | 1995-04-14 | 1995-04-14 | 多結晶シリコン膜のエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960038500A true KR960038500A (ko) | 1996-11-21 |
| KR100190498B1 KR100190498B1 (ko) | 1999-06-01 |
Family
ID=13956651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960011119A KR100190498B1 (ko) | 1995-04-14 | 1996-04-13 | 다결정실리콘막의 에칭방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5951879A (ko) |
| JP (1) | JP3498764B2 (ko) |
| KR (1) | KR100190498B1 (ko) |
| TW (1) | TW325583B (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121155A (en) * | 1998-12-04 | 2000-09-19 | Advanced Micro Devices | Integrated circuit fabrication critical dimension control using self-limiting resist etch |
| JP2004071996A (ja) * | 2002-08-09 | 2004-03-04 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| KR100800165B1 (ko) | 2006-12-28 | 2008-02-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| JP2015041724A (ja) * | 2013-08-23 | 2015-03-02 | 東京エレクトロン株式会社 | 半導体デバイスを製造する方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4341009A (en) * | 1980-12-05 | 1982-07-27 | International Business Machines Corporation | Method for making an electrical contact to a silicon substrate through a relatively thin layer of silicon dioxide on the surface of the substrate |
| JP2720404B2 (ja) * | 1989-05-02 | 1998-03-04 | 富士通株式会社 | エッチング方法 |
| US5560804A (en) * | 1991-03-19 | 1996-10-01 | Tokyo Electron Limited | Etching method for silicon containing layer |
| JP3044824B2 (ja) * | 1991-04-27 | 2000-05-22 | ソニー株式会社 | ドライエッチング装置及びドライエッチング方法 |
| JPH07221076A (ja) * | 1994-02-07 | 1995-08-18 | Nec Corp | エッチング方法及びこれに用いられる装置 |
-
1995
- 1995-04-14 JP JP08893195A patent/JP3498764B2/ja not_active Expired - Fee Related
-
1996
- 1996-04-12 US US08/631,003 patent/US5951879A/en not_active Expired - Fee Related
- 1996-04-13 KR KR1019960011119A patent/KR100190498B1/ko not_active IP Right Cessation
- 1996-04-23 TW TW085104846A patent/TW325583B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TW325583B (en) | 1998-01-21 |
| JPH08288257A (ja) | 1996-11-01 |
| JP3498764B2 (ja) | 2004-02-16 |
| US5951879A (en) | 1999-09-14 |
| KR100190498B1 (ko) | 1999-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890015378A (ko) | 다결정 실리콘층 에칭방법 | |
| KR970030682A (ko) | 반도체장치 및 그 제조방법 | |
| KR960002600A (ko) | 반도체집적회로장치의 제조방법 | |
| KR960038500A (ko) | 다결정실리콘막의 에칭방법 | |
| KR930014829A (ko) | 에칭방법 | |
| KR980005778A (ko) | 백금막의 식가방법 및 이를 이용한 백금-폴리실리콘 게이트 형성방법 | |
| KR940006299A (ko) | 양자소자(量子素子)의 제조방법 | |
| KR960005662A (ko) | 전계 방출 냉음극 및 그 제조 방법 | |
| KR920020600A (ko) | 반도체 소자의 평탄화 방법 | |
| KR920018858A (ko) | 실리콘 함유층의 에칭방법 | |
| KR970077220A (ko) | 반도체장치의 게이트 패턴 형성방법 | |
| KR0137716B1 (ko) | 반도체 소자의 콘텍 식각방법 | |
| KR100281549B1 (ko) | 폴리실리콘막 패턴 형성방법 | |
| KR970072170A (ko) | 플라즈마에칭장치 및 플라즈마에칭방법 | |
| JPS57193035A (en) | Manufacture of semiconductor device | |
| KR940001346A (ko) | 반도체 소자분리막 제조방법 | |
| KR970077692A (ko) | 반도체장치의 게이트 형성방법 | |
| KR970063727A (ko) | 반도체장치의 제조방법 | |
| KR970077448A (ko) | 반도체장치의 비어(via) 홀 형성방법 | |
| KR880004549A (ko) | 불순물을 함유하는 레지스트와 산소를 함유하는 플라즈마를 사용하는 불순물 도우핑 방법 | |
| JPS56124267A (en) | Manufacturing of semiconductor device | |
| KR950014972A (ko) | 반도체 장치의 제조방법 | |
| KR920015544A (ko) | 반도체 소자의 제조방법 | |
| KR970018179A (ko) | 반도체막의 식각방법 | |
| KR19980016805A (ko) | 소자분리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070110 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |