KR960002600A - 반도체집적회로장치의 제조방법 - Google Patents

반도체집적회로장치의 제조방법 Download PDF

Info

Publication number
KR960002600A
KR960002600A KR1019950014822A KR19950014822A KR960002600A KR 960002600 A KR960002600 A KR 960002600A KR 1019950014822 A KR1019950014822 A KR 1019950014822A KR 19950014822 A KR19950014822 A KR 19950014822A KR 960002600 A KR960002600 A KR 960002600A
Authority
KR
South Korea
Prior art keywords
insulating film
integrated circuit
circuit device
manufacturing
semiconductor integrated
Prior art date
Application number
KR1019950014822A
Other languages
English (en)
Other versions
KR100384202B1 (ko
Inventor
다카후미 도쿠나가
사다유키 오쿠다이라
다츠미 미즈타니
가즈타미 다고
히데유키 가즈미
켄 요시오카
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR960002600A publication Critical patent/KR960002600A/ko
Application granted granted Critical
Publication of KR100384202B1 publication Critical patent/KR100384202B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Abstract

LSI 제조에 있어서, 고선택비, 고정도의 에칭을 실현하기 위하여 반도체기판상의 박막을 드라이에칭할 때, 플라즈마중에서 준안정상태로 여기시킨 불활성가스와 프론계가스를 상호작용시켜 소망의 해리종을 선택적으로 얻으므로서 반응가스의 해리종의 조성제어를 정밀하게 행한다.

Description

반도체집적회로장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예1에서 사용하는 마이크로파 플라즈마 에치장치의 개략도이고,
제2도는 본 발명의 실시예1인 반도체집적회로장치의 제조방법을 나타내는 반도체 기판의 주요부 단면도이고,
제3도는 본 발명의 실시예1인 반도체집적회로장치의 제조방법을 나타내는 반도체 기판의 주요부 단면도이고,
제4도는 본 발명의 실시예1인 반도체집적회로장치의 제조방법을 나타내는 반도체 기판의 주요부 단면도이고,
제5도는 본 발명의 실시예1인 반도체집적회로장치의 제조방법을 나타내는 반도체 기판의 주요부 단면도이고,
제6도는 본 발명의 실시예1인 반도체집적회로장치의 제조방법을 나타내는 반도체 기판의 주요부 단면도이다.

Claims (26)

  1. 반도체기판상의 박막을 드라이에칭할 때, 플라즈마중에서 준안전상태로 여기시킨 불활성가스와, 상기 박막의 드라이에칭에 필요한 반응가스를 상호작용시켜 소망의 해리종을 선택적으로 얻는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  2. 제1항에 있어서, 플라즈마 드라이 에칭장치의 플라즈마 생성실과 반응실을 분리하여 플라즈마중의 전자가 반응실에 도입되는 것을 저지하므로서 전자와의 충돌에 의한 상기 반응가스의 해리를 저감하는 것을 특징으로 하는 반도체 집적회로 장치의 제조방법.
  3. 반도체기판상의 산화실리콘막을 드라이에칭할 때 플라즈마중에서 준안정상태로 여기시킨 불활성가스와 프론계가스를 상호작용시켜 소망의 해리종을 선택적으로 얻는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  4. 제3항에 있어서, 상기 프론계가스는 탄소수가 2 또는 그것 이상의 체인 퍼플루오르카본인 것을 특징으로 하는 반도체 집적회로장치의 제조방법.
  5. 제3항에 있어서, 상기 프론계가스는 탄소수가 2에서 6의 범위의 체인 퍼플루오르카본인 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  6. 제3항에 있어서, 상기프론계가스는 탄소수가 3 또는 그것 이상의 사이클릭 퍼플루오르카본인 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  7. 제3항에 있어서, 상기 불활성가스는 He, Ne, Ar, Kr 및 Xe으로되는 그룹에서 선택된 1종 또는 2종 이상의 희가스인 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  8. 제3항에 있어서, 질화실리콘에 대한 선택비가 높은 해리종을 얻는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  9. 제3항에 있어서, 상기 불활성가스의 비율을 전가스유량의 50% 이상으로 하고, 처리압력을 100mTorr에서 1Torr의 범위로 하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  10. 제3항에 있어서, 상기 불활성가스의 비율을 전가스유량의 80% 이상으로 하고, 처리압력을 100mTorr에서 500mTorr의 범위로 하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  11. 제3항에 있어서, 드라이에칭의 마스크로서 무기재료를 사용하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  12. 반도체기판상의 질화실리콘막을 드라이에칭할 때, 플라즈마중에서 준안정성태로 여기시킨 불활성가스와 프론계가스를 상호작용시켜 소망의 해리종을 선택적으로 얻는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  13. 제12항에 있어서, 상기 불활성가스로서 He, Ar, Kr 및 Xe으로 되는 그룹에서 선택한 1종 또는 2종 이상의 희가스를 사용하여 상기 프론계가스로서 디플루오르메탄을 사용하므로서 실리콘에 대한 선택비가 높은 해리종을 얻는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  14. 제12항에 있어서, 상기 불활성가스의 비율을 전가스유량의 80% 이상으로 하고, 처리압력을 100mTorr에서 500mTorr의 범위로 하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  15. (a) 반도체기판의 주면에 LOCOS 구조의 필드절연막을 형성한 후, 상기 필드절연막으로 둘러싸인 활성영역에 반도체소자를 형성하는 공정과, (b) 상기 반도체기판의 전면에 제1의 절연막을 퇴적한 후, 상기 제1의 절연막상에 상기 제1의 절연막과는 에칭레이트가 다른 제2의 절연막을 퇴적하는 공정과, (c) 플라즈마중에서 준안정상태로 여기시킨 불활성가스와 프론계가스를 상호작용시키므로서 상기 제1의 절연막에 대한 상기 제2의 절연막의 선택비를 소망의 값으로 한 해리종을 선택적으로 생성시켜, 이 해리종을 사용하여 상기 제2의 절연막을 에칭하는 공정과, (d) 플라즈마중에서 준안정상태로 여기시킨 불활성가스와 프론계가스를 상호작용시키므로서 상기 반도체기판에 대한 상기 제1의 절연막의 선택비를 소망의 값으로 한 해리종을 선택적으로 생성시켜, 이 해리종을 사용하여 상기 제1의 절연막을 에칭하므로서 상기 반도체소자에 접속되며 또 일부가 상기 필드 절연막과 오버랩한 콘택트홀을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  16. 제15항에 있어서, 상기 제2의 절연막상에 형성한 무기재료를 마스크로하여 상기 제2의 절연막을 에칭하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  17. 제15항에 있어서, 상기 콘택홀의 직경이 0.3㎛ 또는 그것 이하인 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  18. 제16항에 있어서, 상기 무기재료로되는 마스크를 상기 제1의 절연막과 같은 재료로 형성하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  19. (a) 반도체기판의 주면에 MISFET을 형성하는 공정과, (b) 상기 반도체기판이 전면에 제1의 절연막을 퇴적한 후, 상기 제1의 절연막상에 상기 제1의 절연막과는 에칭레이트가 다른 제2의 절연막을 퇴적하는 공정과, (c) 플라즈마중에서 준안정상태로 여기시킨 불활성가스와 프론계가스를 상호작용시키므로서 상기 제1의 절연막에 대한 상기 제2의 절연막의 선택비를 소정의 값으로 한 해리종을 선택적으로 생성시켜, 이 해리종을 사용하여 상기 제2의 절연막을 에칭하는 공정과, (d) 플라즈마중에서 준안정상태를 여기시킨 불활성가스와 프론계가스를 상호작용시키므로서 상기 반도체기판에 대한 상기 제1의 절연막의 선택비를 소정의 값으로 한 해리종을 선택적으로 생성시켜, 이 해리종을 사용하여 상기 제1의 절연막을 에칭하므로서 상기 MISFET의 게이트전극과 이것에 인접하는 MISFET의 게이트 전극과의 사이의 반도체기판에 접속되며 또 일부가 상기 게이트전극과 오버랩한 콘택트홀을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  20. 제19항에 있어서, 상기 제2의 절연막상에 형성한 무기재료를 마스크로하여 상기 제2의 절연막을 에칭하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  21. 제19항에 있어서, 상기 MISFET의 게이트전극과 이것에 인접하는 MISFET의 전극과의 스페이스가 0.25㎛ 또는 그것 이하인 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  22. 제20항에 있어서, 상기 무기재료로 되는 마스크를 상기 제1의 절연막과 같은 재료로 형성하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  23. (a) 진공기상 반응실내에 그 한쪽의 주면상의 거의 전면에 산화실리콘막이 형성된 피처리반도체웨이퍼를 도입하는 공정과, (b) 상기 진공기상 반응실내에서 적어도 주체인의 탄소수가 2 또는 그것 이상의 사일클릭의 프론계 주 반응가스와 특정의 여기종 또는 해리종을 생성하는 작용을 가진 첨가불활성가스의 존재하에서 상기 피처리반도체웨이퍼의 상기 한쪽의 주면상의 상기 산화실리콘막을 플라즈마드라이 에칭에 의해 선택적으로 제거하여 패터닝하는 공정을 포함하는 반도체집적회로장치의 제조방법.
  24. 제23항에 있어서, 상기 플라즈마드라이에칭은 상기 한쪽의 주면상의 상기 산화실리콘막상에 주로 유기물로되는 박막이 형성되어 있지 않은 상태에서 행하여지는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  25. 제23항에 있어서, 상기 산화실리콘막의 밑에는 그것에 접하여 그것보다 얇은 질화실리콘박막이 형성되어 있는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
  26. 제24항에 있어서, 상기 산화실리콘막의 밑에는 그것에 접하여 그것보다 얇은 질화실리콘박막이 형성되어 있는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950014822A 1994-06-13 1995-06-05 반도체집적회로장치의제조방법 KR100384202B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-130232 1994-06-13
JP6130232A JPH07335612A (ja) 1994-06-13 1994-06-13 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
KR960002600A true KR960002600A (ko) 1996-01-26
KR100384202B1 KR100384202B1 (ko) 2003-08-14

Family

ID=15029273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950014822A KR100384202B1 (ko) 1994-06-13 1995-06-05 반도체집적회로장치의제조방법

Country Status (5)

Country Link
US (4) US5874013A (ko)
JP (1) JPH07335612A (ko)
KR (1) KR100384202B1 (ko)
CN (2) CN1143366C (ko)
TW (1) TW308717B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3623256B2 (ja) * 1993-06-30 2005-02-23 株式会社東芝 表面処理方法および表面処理装置
USRE39895E1 (en) * 1994-06-13 2007-10-23 Renesas Technology Corp. Semiconductor integrated circuit arrangement fabrication method
JPH1092792A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 半導体装置の製造方法
JPH10177992A (ja) * 1996-12-16 1998-06-30 Sharp Corp 微細コンタクトホールのテーパエッチング方法
KR100295518B1 (ko) 1997-02-25 2001-11-30 아끼구사 나오유끼 질화실리콘층의에칭방법및반도체장치의제조방법
US6849557B1 (en) 1997-04-30 2005-02-01 Micron Technology, Inc. Undoped silicon dioxide as etch stop for selective etch of doped silicon dioxide
KR19990035454A (ko) * 1997-10-31 1999-05-15 윤종용 단일 챔버내에서 평면 광 도파로를 제작하는 방법
JP3910734B2 (ja) * 1997-12-03 2007-04-25 ジェームス・ダブリュー・ミッツェル 表面処理方法
KR100311487B1 (ko) * 1997-12-16 2001-11-15 김영환 산화막식각방법
US6242354B1 (en) * 1998-02-12 2001-06-05 National Semiconductor Corporation Semiconductor device with self aligned contacts having integrated silicide stringer removal and method thereof
US6403488B1 (en) * 1998-03-19 2002-06-11 Cypress Semiconductor Corp. Selective SAC etch process
US6074952A (en) * 1998-05-07 2000-06-13 Vanguard International Semiconductor Corporation Method for forming multi-level contacts
JP3956499B2 (ja) * 1998-09-07 2007-08-08 ソニー株式会社 半導体装置の製造方法
JP3764594B2 (ja) * 1998-10-12 2006-04-12 株式会社日立製作所 プラズマ処理方法
US6372634B1 (en) 1999-06-15 2002-04-16 Cypress Semiconductor Corp. Plasma etch chemistry and method of improving etch control
JP2001021919A (ja) * 1999-07-07 2001-01-26 Matsushita Electric Ind Co Ltd 液晶表示装置
JP3915365B2 (ja) * 2000-03-10 2007-05-16 コニカミノルタホールディングス株式会社 熱現像用ハロゲン化銀写真感光材料及びその製造方法
US6337285B1 (en) * 2000-03-21 2002-01-08 Micron Technology, Inc. Self-aligned contact (SAC) etch with dual-chemistry process
US6610614B2 (en) * 2001-06-20 2003-08-26 Texas Instruments Incorporated Method for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates
JP2003068879A (ja) * 2001-08-27 2003-03-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6989108B2 (en) * 2001-08-30 2006-01-24 Micron Technology, Inc. Etchant gas composition
KR100474539B1 (ko) * 2002-07-15 2005-03-10 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP4729884B2 (ja) * 2003-09-08 2011-07-20 東京エレクトロン株式会社 プラズマエッチング方法
KR20070047624A (ko) * 2005-11-02 2007-05-07 주성엔지니어링(주) 박막 패턴 형성 방법
US8617411B2 (en) 2011-07-20 2013-12-31 Lam Research Corporation Methods and apparatus for atomic layer etching
US8679982B2 (en) * 2011-08-26 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and oxygen
KR101926418B1 (ko) * 2012-05-16 2018-12-10 삼성전자주식회사 반도체 소자의 제조 방법
US11694911B2 (en) * 2016-12-20 2023-07-04 Lam Research Corporation Systems and methods for metastable activated radical selective strip and etch using dual plenum showerhead
JP6929148B2 (ja) 2017-06-30 2021-09-01 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920004171B1 (ko) * 1984-07-11 1992-05-30 가부시기가이샤 히다찌세이사꾸쇼 드라이에칭장치
US4966870A (en) * 1988-04-14 1990-10-30 International Business Machines Corporation Method for making borderless contacts
JP2949731B2 (ja) * 1989-09-25 1999-09-20 ソニー株式会社 半導体装置の製造方法
US5275972A (en) * 1990-02-19 1994-01-04 Matsushita Electric Industrial Co., Ltd. Method for fabricating a semiconductor integrated circuit device including the self-aligned formation of a contact window
US5290383A (en) * 1991-03-24 1994-03-01 Tokyo Electron Limited Plasma-process system with improved end-point detecting scheme
JPH04342164A (ja) * 1991-05-20 1992-11-27 Hitachi Ltd 半導体集積回路装置の形成方法
JPH04370934A (ja) * 1991-06-20 1992-12-24 Fujitsu Ltd 半導体装置の製造方法
US5269879A (en) * 1991-10-16 1993-12-14 Lam Research Corporation Method of etching vias without sputtering of underlying electrically conductive layer
US5880036A (en) * 1992-06-15 1999-03-09 Micron Technology, Inc. Method for enhancing oxide to nitride selectivity through the use of independent heat control
US5324388A (en) * 1992-06-22 1994-06-28 Matsushita Electric Industrial Co., Ltd. Dry etching method and dry etching apparatus
JPH0689880A (ja) * 1992-09-08 1994-03-29 Tokyo Electron Ltd エッチング装置
JP3109728B2 (ja) 1996-05-22 2000-11-20 東洋製罐株式会社 林檎の内部品質検査装置

Also Published As

Publication number Publication date
US5962347A (en) 1999-10-05
US6309980B1 (en) 2001-10-30
TW308717B (ko) 1997-06-21
CN1143366C (zh) 2004-03-24
KR100384202B1 (ko) 2003-08-14
JPH07335612A (ja) 1995-12-22
US5874013A (en) 1999-02-23
US6074958A (en) 2000-06-13
CN1128899A (zh) 1996-08-14
CN1412824A (zh) 2003-04-23

Similar Documents

Publication Publication Date Title
KR960002600A (ko) 반도체집적회로장치의 제조방법
KR100465947B1 (ko) 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정
US6183655B1 (en) Tunable process for selectively etching oxide using fluoropropylene and a hydrofluorocarbon
WO2011108663A1 (ja) プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置
US20060011579A1 (en) Gas compositions
US6686292B1 (en) Plasma etch method for forming uniform linewidth residue free patterned composite silicon containing dielectric layer/silicon stack layer
KR20090008249A (ko) 스트레서 통합 및 그 방법
US7125804B2 (en) Etching methods and apparatus and substrate assemblies produced therewith
KR100596487B1 (ko) 반도체 장치 및 그 제조 방법
US4479850A (en) Method for etching integrated semiconductor circuits containing double layers consisting of polysilicon and metal silicide
US6350699B1 (en) Method for anisotropic plasma etching using non-chlorofluorocarbon, fluorine-based chemistry
KR930014829A (ko) 에칭방법
US6069087A (en) Highly selective dry etching process
JP3865692B2 (ja) 半導体集積回路装置の製造方法
JP3272442B2 (ja) 半導体装置の製造方法
US6455232B1 (en) Method of reducing stop layer loss in a photoresist stripping process using a fluorine scavenger
KR20200119218A (ko) 다색 선택도를 이용한 인접 라인들의 이방성 에칭 방법
JP2002289577A (ja) 基板上に堆積した有機珪素化合物を含有する材料の薄膜のエッチング法
US8753930B2 (en) Method of manufacturing semiconductor device including ashing of photoresist with deuterium or tritium gas
TWI277171B (en) Methods for surface treatment and structure formed therefrom
US20020090817A1 (en) Method for selectively etching silicon and/or metal silicides
WO2000026954A1 (en) Method of reducing stop layer loss in a photoresist stripping process using hydrogen as a fluorine scavenger
USRE39895E1 (en) Semiconductor integrated circuit arrangement fabrication method
US20090078980A1 (en) Method for Producing an Integrated Circuit, Integrated Circuit, DRAM Device and Memory Module
KR100552806B1 (ko) 박막 커패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 13

EXPY Expiration of term