CN1412824A - 半导体集成电路装置的制造方法 - Google Patents

半导体集成电路装置的制造方法 Download PDF

Info

Publication number
CN1412824A
CN1412824A CN01143387A CN01143387A CN1412824A CN 1412824 A CN1412824 A CN 1412824A CN 01143387 A CN01143387 A CN 01143387A CN 01143387 A CN01143387 A CN 01143387A CN 1412824 A CN1412824 A CN 1412824A
Authority
CN
China
Prior art keywords
gas
integrated circuit
manufacture method
dielectric film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01143387A
Other languages
English (en)
Inventor
德永尚文
奥平定之
水谷巽
田子一农
数见秀之
吉冈健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1412824A publication Critical patent/CN1412824A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

为了在LSI制造中实现高选择比和高精度的刻蚀，在对半导体衬底上的薄膜进行干法刻蚀时，借助于使等离子体中激发到亚稳态的惰性气体与碳氟气体相互作用并选择性地获得所需的分解物的方法，精确地控制了反应气体分解物的组分。

Description

半导体集成电路装置的制造方法
本申请是株式会社日立制作所于1995年6月8日递交的申请号为95107166.1、发明名称为“半导体集成电路装置的制造方法”的发明专利申请的分案申请。
技术领域
本发明涉及一种半导体集成电路装置的制造技术，确切地说是一种利用等离子体中的原子团或离子对半导体片子上的薄膜进行干法刻蚀的技术。
背景技术
用于制造LSI的氧化硅膜是一种典型的绝缘薄膜，通常采用等离子工艺由干法刻蚀系统(等离子刻蚀系统)进行加工。
在采用典型等离子刻蚀系统之一的磁控微波等离子刻蚀系统的刻蚀工艺的情况下，首先利用抽气系统把含有反应室(刻蚀室)和放电室的刻蚀系统中的真空室抽空到约为10-6乇，然后经由针形阀，把反应气体引入真空室，使压力达到预定的数值(约为10-5-10-1乇)。
用例如CF4、C2F6、C3F8或C4F8之类的碳氟化合物气体以及CHF3或CH2F2之类的含氢的碳氟化合物气体或者碳氟化合物基气体和氢气的混合气体，对沉积在硅片上的氧化硅膜进行刻蚀。以下通常将这些气体称为碳氟气体。
由微波发生器(通常是磁控管)产生的1-10GHz(通常为2.45GHz)的微波通过波导传播并被引入组成放电室的放电管。放电管由绝缘材料(通常为石英或氧化铝)制成，以便通过微波。
利用电磁铁和永久磁铁在放电室和反应室中形成局部磁场。当在上述状态下将微波电场引入放电室时，由于磁场和微波电场的协同作用，就发生磁场微波放电并形成等离子体。
此时，反应气体在等离子体中分解，从而产生各种原子团和离子。反应气体分解的起因是反应气体分子中的电子与等离子体中的电子碰撞或吸收光而被激发到反键轨道。这些分解物被加于氧化硅膜的表面以参与氧化硅膜的刻蚀，它们对干法刻蚀特性有复杂的影响。
日本专利公开109728/1991号公开了一种采用这类等离子工艺的干法刻蚀技术。
硅LSI或TFT(薄膜晶体管)之类的电子器件的结构中，在硅膜(例如硅衬底、硅外延膜或多晶硅膜)、氮化硅膜或它们构成的多层膜上沉积了一个待进行干法刻蚀的目标材料的氧化硅膜。
在高集成度电子器件的情况下，有可能开一个直径≤0.5μm且高宽比(孔深/孔径)大的接触孔，另外要求刻蚀技术具有高的精度和高的选择比以便将基质硅膜、氮化硅膜或由它们组成的多层膜的刻蚀量减为最小。
为了实现这种刻蚀，必须精确地控制反应气体分解物的组分。然而，采用由等离子体中的电子碰撞引起反应气体分子分解的常规刻蚀方法难以实现这种控制。
这是因为电子引起的选择性激发只能在能量最小的反键轨道上实现，而为了实现它所需的带有均匀能量的电子却无法在等离子体中得到。因此，必须在外部产生带有均匀能量的电子，并将其引入等离子体中，或者将能量均匀的光源引入等离子体中。但这将使刻蚀系统的成本大为提高。
发明内容
本发明的目的是提供一种实现高选择比和高精度刻蚀的技术。
从本说明书和对附图的描述中，本发明的上述目的和独特性能将变得明显。
以下将简要描述本申请所公开的发明的特征的概要。
(1)在本发明的半导体集成电路装置制造方法中，借助于使等离子体中激发到亚稳态的惰性气体和干法刻蚀半导体衬底上薄膜所必需的反应气体在干法刻蚀薄膜时相互作用，来产生所需的分解物。
(2)在根据方法(1)的本发明的半导体集成电路装置制造方法中，借助于将等离子干法刻蚀系统的等离子发生室与反应室分开并防止等离子体中的电子进入反应室的方法，降低了与电子碰撞所引起的反应气体的分解。
(3)在本发明的半导体集成电路装置制造方法中，借助于使等离子体中激发到亚稳态的惰性气体同碳氟气体在干法刻蚀半导体衬底上的氧化硅膜时相互作用，选择性地产生所需的分解物。
(4)在根据方法(3)的本发明的半导体集成电路装置制造方法中，碳氟气体是一种带有二个或更多碳原子的链式全氟化碳。
(5)在根据方法(3)的本发明的半导体集成电路装置制造方法中，碳氟气体是一种带有二个到六个碳原子的链式全氟化碳。
(6)在根据方法(3)的本发明的半导体集成电路装置制造方法中，碳氟气体是一种带有三个或更多碳原子的环状全氟化碳。
(7)在根据方法(3)的本发明的半导体集成电路装置制造方法中，惰性气体是选自He、Ne、Ar、Kr和Xe的一种或多种稀有气体。
(8)在根据方法(3)的本发明的半导体集成电路装置制造方法中，产生了对氮化硅有高选择比的分解物。
(9)在根据方法(3)的本发明的半导体集成电路装置制造方法中，惰性气体对总气体流量的比值≥50％，而处理压力为0.1-1乇。
(10)在根据方法(3)的本发明的半导体集成电路装置制造方法中，惰性气体对总气体流量的比值≥80％，而处理压力为100-500毫乇。
(11)在根据方法(3)的本发明的半导体集成电路装置制造方法中，用无机材料作为干法刻蚀掩模。
(12)在本发明的半导体集成电路装置制造方法中，借助于在对半导体衬底上氮化硅膜进行干法刻蚀时使等离子体中激发到亚稳态的惰性气体与碳氟气体相互作用，来选择性地产生所需的分解物。
(13)在根据方法(12)的本发明的半导体集成电路装置制造方法中，借助于采用选自He、Ar、Kr和Xe的一种或多种稀有气体作为惰性气体而采用二氟甲烷作为碳氟气体，产生对硅具有高选择比的分解物。
(14)在根据方法(3)的本发明的半导体集成电路装置制造方法中，惰性气体对总气体流量的比值≥80％，且处理压力为100-500毫乇。
(15)在本发明的半导体集成电路装置制造方法中，包含下列步骤(a)-(d)：
(a)在半导体衬底主表面上形成具有LOCOS结构的一个场隔离膜，然后在由此场隔离膜包围的有源区中形成一个半导体元件，
(b)在半导体结构的整个表面上沉积一层第一隔离膜，然后在第一隔离膜上沉积一层刻蚀速率不同于第一隔离膜的第二隔离膜，
(c)借助于使等离子体中激发到亚稳态的惰性气体与碳氟气体相互作用，选择性地产生用以使第二隔离膜对第一隔离膜的选择比达到最大值的分解物，并利用这些分解物对第二隔离膜进行刻蚀，以及
(d)借助于使等离子体中激发到亚稳态的惰性气体与碳氟气体相互作用，选择性地产生用以使第一隔离膜对半导体衬底的选择比达到最大值的分解物，并且借助于用这些分解物对第一隔离膜进行刻蚀而制作一个连接半导体衬底并与场隔离膜局部重叠的接触孔。
(16)在根据方法(15)的本发明的半导体集成电路装置制造方法中，采用沉积在第二隔离膜上的无机材料作为掩模来对第二隔离膜进行刻蚀。
(17)在根据方法(15)的本发明的半导体集成电路装置制造方法中，接触孔的直径≤0.3μm。
(18)在根据方法(16)的本发明的半导体集成电路装置制造方法中，由无机材料构成的掩模用与第一隔离膜相同的材料制作。
(19)本发明的半导体集成电路装置制造方法包含下列步骤(a)-(d)：
(a)在半导体衬底主表面上制作一个MISFET，
(b)在半导体衬底的整个表面上沉积一层第一隔离膜，然后在第一隔离膜上沉积一层刻蚀速率不同于第一隔离膜的第二隔离膜，
(c)借助于使等离子体中激发到亚稳态的惰性气体与碳氟气体相互作用，选择性地产生用于使第二隔离膜对第一隔离膜的选择比达到最大值的分解物，并利用这些分解物对第二隔离膜进行刻蚀，以及
(d)借助于使等离子体中激发到亚稳态的惰性气体与碳氟气体相互作用，选择性地产生用于使第一隔离膜对半导体衬底的选择比达到最大值的分解物，并且借助于用这些分解物对第一隔离膜进行刻蚀而制作一个接触孔，该接触孔在MISFET栅电极和邻近于上述MISFET的一个MISFET的栅电极之间连接于半导体衬底并同两个栅电极局部重叠。
(20)在根据方法(19)的本发明的半导体集成电路装置制造方法中，利用形成在第二隔离膜上的无机材料作为掩模来刻蚀第二隔离膜。
(21)在根据方法(19)的本发明的半导体集成电路装置制造方法中，接触孔的直径≤0.25μm。
(22)根据方法(20)的本发明的半导体集成电路装置制造方法，由无机材料构成的掩模用和第一隔离膜相同的材料制作。
惰性气体被激发到亚稳态，比亚稳态到基态的跃迁被与等离子体的相互作用所抑制。由于亚稳态下的自发幅射寿命(亚稳态自然地变为基态的平均时间)是秒的数量级，故在反应室中可出现大量的亚稳态惰性气体。亚稳态惰性气体由于碰撞而释放能量并变为基态。该释放的能量是均匀的，从而有可能选择性地激发反应气体分子。
以下对惰性气体典型例子的稀有气体的作用进行描述。表1示出了稀有气体(He、Ne、Ar、Kr和Xe)的亚稳能级的能量(注1)。
              表1.稀有气体的亚稳能级能量
  稀有气体元素        亚稳能级能量(eV)
    He      19.82      20.61
    Ne      16.62      16.72
    Ar      11.55      11.72
    Kr      9.92      10.56
    Xe      8.32      9.45
注1：J.S.Chang，R.M.Hobson，Yukimi Ichikawa，Teruo Kaneda，“DENRIKITAI NO GENSHI·BUNSHI KATEI”P142(TOKYO DENKIDAIGAKU SHUPPAN KYOKU，1982)。
如表1所示，各稀有气体限制在可使用的亚稳态。因此，要引入的碳氟气体分子的反键轨道必须存在于同稀有气体亚稳能级能量重合处，而且反键轨道分解的分解物必须更有利于刻蚀。
而且，当利用分解物的性质来刻蚀氧化硅膜时，还必须了解其附着性、刻蚀性和选择性。表2示出了一些分解物及其各自所属的特性。
                   表2分解物的特性和例子
    特性              分解物
   附着性 CF2，C2F4，CH2，CHF，CF，CH
   腐蚀性 CF2，C2F4，CF3，F，CHF2，CF，CHF，CF2+，C2F4+，CF3+，F+，CHF2+，CF+，CHF+
选择性(对Si) CH2，C2F4，CHF2，CF，CHF，CF2+，C2F4+，CHF2+，CF+，CHF+
非选择性 CF3，F，CF3+，F+
非腐蚀性 CH2，HF，CH
垂直于衬底轰击 CF2+，C2F4+，CF3+，F+，CHF2+，CF+，CHF+，CH2+，CH+
各向同性衬底轰击 CF2，C2F4，CF3，F，CHF2，CF，CHF，CH2，CH
为了改善选择比，必须除去非选择性分解物。而且，为保持刻蚀形状精度，必须使用具有选择性和附着性的分解物。从表2的特性质可见，选择性行中的分解物较好。利用诸如对反应气体引入量、反应气体混合比和功率之类的通常系统控制，就可获得刻蚀速率。
利用分子轨道计算(注2)可知从反键轨道的分解。借助于计算稀有气体的亚稳态和已知的分子反应，可以估计计算的精度。表3示出了甲硅烷(SiH4)反应的测量结果(注3)和计算结果。
                      表3SiH4共振分解的计算结果
气体     测得的亚稳能级能量     计算的分子激发能量     计算的跃迁路径       分解物(与测量结果重合)
He 21.2eV     21.2eV(半键轨道) 无       SiHx+Si*
Ar 11.7eV 12.2eV(非反键轨道)   从8.6到8.8eV跃迁反键轨道       SiHxSiH*Si*
注2：K.Kobayashi，N.Kurita，H.Kumahora，K.Tago，Phys.Rev.B45，11299(1992)；K.Kobayashi，N.Kurita，H.Kumahora，K.Tago，Phys.Rev.A43，5810(1991)；K.Tago，H.Kumahora，N.Sadaoka，K.Kobayashi，Int.J.S.Supercomp.Appl.2，(1988)58。
注3：M.Tsuji，K.Kobayashi，S.Yamaguchi，Y.Nishimura，Che.Phys.Lett.158，470(1989)。
从表3可见，利用分子轨道计算可在1eV的精度范围内测量分子反键轨道的能量。
而且，利用分子轨道计算，有可能知道一些待选择用于产生表2“选择性”栏中所示的分解物的分子。从对用来产生表3所示物质的分解物和分子的计算中，可知中性分解所需的能量≥2ev，激发到反键轨道所需的最小能量为5-12eV，而分解物的电离势为10-13eV。
从上述事实还可知，离子分解物所需的能量≥12eV。因此，由He和Ne可望选择性地产生离子性和中性分解物，并可望得到Ar、Kr和Xe选择性的中性分解。
而且，借助于通过分子轨道计算考查从反键轨道的分解，有可能考查在各分子中是否存在由之产生表2中选择性分解物的反键轨道。表4示出了其中存在反键轨道且其激发能靠近稀有气体亚稳能级能量的各种分子。所考查的分子是碳氟气体中的CF4、CHF3、C2F4和C4F8。
表4.具有由其产生选择性分解物的反键轨道的碳氟气体分子
  稀有气体    选择性分解物     具有由其不产生非选择性分解物的反键轨道的分子     具有由其产生非选择性分解物的反键轨道的分子
  He CH2+C2F4+CHF2+CF2C2F4  C2F4，CH2F2C4F8CH2F2C2F4C4F8
  Ne CF2+C2F4+CHF2+CF2C2F4CHF  C2F4CH2F2C2F4，CH2F2   C4F8(从非反键轨道跃迁)CHF3C4H8(同上)C4F8(同上)CHF3
  Ar CF2CHF2CHF  C2F4，C4F8   CHF3，CF4CHF3CHF3
  Kr CF2C2F4CHF2CHF  CH2F2C4F8CH2F2CH2F2   CF4CH3
  Xe CF2C2F4  CH2F2C4F8   CH2F2
当使用与亚稳态稀有气体相互作用所造成的选择性分解时，还存在少许等离子体中电子所造成的分解。而且，在实际刻蚀工艺情况下，有可能由于离子入射而排出非选择性分解物。因此，为保护侧壁，可能需要把具有低刻蚀速率的粘着的CHF或CF混合起来。此时，必须采用CH2F2的选择性分解。
而且，当一并使用保护性分解物时，使用由其产生的非选择性分解物相对小的CHF3选择性分解，也可实现较佳的刻蚀。然而，因为CF4产生大量非选择性分解物，故当把CHF3同CF4组合时，必须增大保护气体量。
再者，即使把采用选择性分解的本发明的刻蚀方法与不采用由和亚稳态稀有气体相互作用所造成的选择性分解的常规刻蚀方法或与采用产生大量非选择性分解物的选择性分解的刻蚀方法组合起来，由于能够利用混合比控制各分解物的比率，也可获得较佳的结果。
当采用借助于控制等离子体中电子引起的分解而进行的由与亚稳态稀有气体相互作用所造成的选择性分解时，必须使稀有气体等离子室同引入气体分解反应室在空间上分开。因为有可能借助于用槽板将二室分隔开来而把正离子和电中性的亚稳态稀有气体引入分解反应室，故可实现选择性分解和离子辅助刻蚀。
附图说明
图1是本发明实施例1所用微波等离子刻蚀系统的示意图；
图2是半导体衬底主要部分的剖面图，示出了本发明实施例1的半导体集成电路装置的制造方法；
图3是半导体衬底主要部分的剖面图，示出了本发明实施例1的半导体集成电路装置的制造方法；
图4是半导体衬底主要部分的剖面图，示出了本发明实施例1的半导体集成电路装置的制造方法；
图5是半导体衬底主要部分的剖面图，示出了本发明实施例1的半导体集成电路装置的制造方法；
图6是半导体衬底主要部分的剖面图，示出了本发明实施例1的半导体集成电路装置的制造方法；
图7是用于本发明实施例2的等离子刻蚀系统的示意图；
图8是半导体衬底主要部分的剖面图，示出了本发明实施例2的半导体集成电路装置的制造方法；
图9是半导体衬底主要部分的剖面图，示出了本发明实施例2的半导体集成电路装置的制造方法；
图10是半导体衬底主要部分的剖面图，示出了本发明实施例2的半导体集成电路装置的制造方法；
图11是半导体衬底主要部分的剖面图，示出了本发明实施例2的半导体集成电路装置的制造方法；
图12是半导体衬底主要部分的剖面图，示出了本发明实施例2的半导体集成电路装置的制造方法；
图13是用于本发明实施例3的微波等离子刻蚀系统的示意图；
图14是半导体衬底主要部分的剖面图，示出了本发明实施例3的半导体集成电路装置的制造方法；
图15是半导体衬底主要部分的剖面图，示出了本发明实施例3的半导体集成电路装置的制造方法；
图16是半导体衬底主要部分的剖面图，示出了本发明实施例3的半导体集成电路装置的制造方法；
图17是半导体衬底主要部分的剖面图，示出了本发明实施例3的半导体集成电路装置的制造方法；
图18是半导体衬底主要部分的剖面图，示出了本发明实施例3的半导体集成电路装置的制造方法；
图19是半导体衬底主要部分的剖面图，示出了本发明实施例4的半导体集成电路装置的制造方法；
图20是半导体衬底主要部分的剖面图，示出了本发明实施例4的半导体集成电路装置的制造方法；
图21是半导体衬底主要部分的剖面图，示出了本发明实施例4的半导体集成电路装置的制造方法；
图22是半导体衬底主要部分的剖面图，示出了本发明实施例4的半导体集成电路装置的制造方法；以及
图23是半导体衬底主要部分的剖面图，示出了本发明实施例4的半导体集成电路装置的制造方法。
下面将参照附图来详细描述本发明的实施例。
具体实施方式[实施例1]
图1是用于本实施例的微波刻蚀系统100的示意图。图1中，参考号101表示微波波导，102a和102b表示磁铁，103表示等离子发生室，而106表示反应室。由磁控管产生的2.45GHz的微波通过微波波导101被引入等离子发生室103。而且，材料气体G通过气体引入口104被引入等离子发生室103。
借助于将微波引入等离子发生室103并用磁铁102a和102b产生一个约为1KG的磁场，在ECR位置105处由电子自旋共振将材料气体G转化成等离子体，其束流密度约为875G。
此时，由材料气体G产生的中性分解物和离子性分解物被传送到反应室106中的半导体衬底(片子)的表面。用于支持半导体衬底1的支座107与向半导体衬底1馈送射频的射频电源108相连接，以产生自偏置并控制离子能量。
下面是对本实施例采用微波等离子刻蚀系统100的刻蚀工艺的描述。这是一种广泛用作在隔离膜中制作连接孔以使同邻近于LO-COS(硅的局部氧化)结构场隔离膜的硅衬底形成接触的元件隔离技术的工艺。
通常，必须制作连接孔来构成与衬底的接触，使之不和场隔离膜重叠。这是由于为苯基质场隔离膜在用干法刻蚀隔离膜的方法制作连接孔时因过腐蚀而被除去的话，会暴露出衬底，并使场隔离膜的元件隔离性质变坏。
在布局设计不允许连接孔和隔离膜之间有重叠的情况下，由于光刻工艺中掩模对准精度之类的限制，难以实现0.3μm或更小的设计规则的LSI。
因此，在此实施例情况下，如图2所示，LOCOS结构的场隔离膜2形成在单晶硅组成的半导体衬底1的主表面上，然后用通常的方法在被场隔离膜2所包围的有源区中制作诸如MISFET的半导体器件。
MISFET包含一个由多晶硅膜构成的栅电极3、一层由氧化硅膜构成的栅隔离膜4、以及一对形成在半导体衬底1上的半导体区(源区和漏区)5.6。而且用氧化硅膜7来保护栅电极3的顶部和侧壁。
然后，用CVD工艺在半导体衬底1的整个表面上沉积一层厚度为500-2000的氮化硅膜8，而且用CVD工艺在膜8上沉积一层厚度为5000-10000的BPSG(硼磷硅化物玻璃)膜9。
然后如图3所示，在BPSG膜9上形成一个光抗蚀剂图形10。在MISFET的半导体区5上方的光抗蚀剂图形有一窗口11。窗口11的制作要使其一端和邻近于半导体区5的场隔离膜2相重叠。
然后，将半导体衬底1装入微波等离子刻蚀系统100的反应室中以便利用光抗蚀剂图形10作为掩模来对BPSG膜9进行干法刻蚀。进行刻蚀时要使BPSG膜16对基质氮化硅膜8的选择比尽可能大。亦即，材料气体G由表5所示的碳氟反应气体和惰性气体的混合气体组成，且惰性气体的比例设定为混合气体总量的80％或以上。而且，此时的处理压力设定为100-500毫乇。
表5刻蚀BPSG层和增大对Si3N4的选择比的条件
   反应气体(碳氟气体) 惰性气体
    C4F8   He、Ar、Kr、Xe
    C2F4     He、Ne、Ar
图4示出了BPSG膜刻蚀进行到一半且场隔离膜2上的氮化硅膜8从窗口11的底部暴露出来的状态。
图5示出了BPSG膜9刻蚀终止的状态。在本实施例的情况下，由于BPSG膜9是在对氮化硅膜8的选择比为最大的条件下刻蚀的，故氮化硅膜8起腐蚀停止层的作用，并且即使执行适当的过腐蚀，也有可能保护场隔离膜2重遭清除。
图6示出了通过刻蚀清除残留的氮化硅膜8的方法完成了连接孔12达及MISFET半导体区5的状态。
氮化硅膜8用微波等离子刻蚀系统100在氮化硅膜8对基质半导体衬底1的选择比为最大的条件下被刻蚀。亦即，材料气体G由表6所示的碳氟反应气体和惰性气体的混合气体组成，且惰性气体的比例设定为混合气体总量的80％或更大。而且，此时的处理压力设定为100-500毫乇。
表6刻蚀Si3N4层和增大对Si的选择比的条件
    反应气体(碳氟气体)     惰性气体
    CH2F2   HE、Ar、Kr、Xe
因此，本实施例使得有可能制作与场隔离膜2局部重叠的连接孔而不会清除掉场隔离膜2，从而实现0.3μm或更小设计规则的LSI。
[实施例2]
图7是用于本实施例的等离子刻蚀系统200的示意图。等离子刻蚀系统200装备有一个环绕石英圆筒201的天线202以便借助于向天线202馈送射频将电磁波引入圆筒201。在真空室203的外面提供有线圈204和205以便沿轴向产生磁场。经由气体引入口206引进的材料气体G被轴向磁场和射频转变成等离子体，而此时产生的中性分解物和离子性物质被传送到执行刻蚀的半导体衬底1的表面。
实施例1采用光抗蚀剂图形10作为刻蚀BPSG膜9的掩模。然而，此种情况下，必须考虑光抗蚀剂被腐蚀时产生的各种产物对选择性的影响。亦即，必须确定能够防止刻蚀产物产生非选择性物质的光抗蚀剂材料和刻蚀条件。
因此，在本实施例中，用CVD工艺在BPSG膜9上沉积了一个厚度为500-2000A的氮化硅膜13以便为图8所示在氮化硅膜13上形成一个光抗蚀剂图形10。在MISFET的一个半导体区5的上方，光抗蚀剂图形10有一个窗口11，它制作成窗口11的一端与邻近于半导体区5的场隔离膜2相重叠。
然后如图9所示，用光抗蚀剂图形10作为掩模，在一般刻蚀条件下对氮化硅膜13进行刻蚀。
然后，用灰化法清除光抗蚀剂膜10，接着用氮化硅膜13作为掩模对BPSG膜9进行干法刻蚀。此刻蚀在BPSG膜9对氮化硅膜13(以及氮化硅膜8)的选择比为最大的条件下执行。亦即，采用表7所示的碳氟反应气体和惰性气体的混合气体来执行此刻蚀，且惰性气体的含量设定为混合气体总量的80％或更大，而处理压力设定为100-500毫乇。
表7刻蚀BPSG层和增大对Si3N4的选择比的条件
    反应气体     惰性气体
    C4F8   He、Ar、Kr、Xe
    C2F4     He、Ne、Ar
图10示出了BPSG膜9的刻蚀进行到一半而场隔离膜2上的氮化硅膜8从窗口11的底部暴露出来的状态。
图11示出了BPSG膜9的刻蚀终止的状态。因为在对氮化硅膜8的选择比最大的条件下刻蚀BPSG膜9，故氮化硅膜8起腐蚀停止层的作用，且即使执行了足够的过腐蚀，也有可能防止场隔离膜2被清除。
图12示出了借助于通过刻蚀清除残留的氮化硅膜8和13的方法完成了连接孔12达及MISFET半导体区5的状态。
氮化硅膜8和13是在氮化硅膜8和13对基质半导体衬底1的选择比为最大的条件下，利用等离子刻蚀系统200来刻蚀的。亦即，材料气体G由表8所示的碳氟气体和惰性气体的混合气体所组成，且惰性气体的比例设定为混合气体总量的80％或更大。而且，此时的处理压力设定为100-500毫乇。
表8刻蚀Si3N4层和增大对Si的选择比的条件
    反应气体     惰性气体
    CH2F2   He、Ar、Kr、Xe
因此，在不使用光抗蚀剂作为刻蚀BPSG膜9用掩膜的这一实施例中，消除了光抗蚀剂被腐蚀时产生的产物对选择性的影响，从而进一步改善了刻蚀选择性。
[实施例3]
图13是用于此实施例的微波等离子刻蚀系统300的示意图。在图13中，数字301表示微波波导，302表示磁铁，而303表示等离子发生室。由磁控管产生的24.5GHz的微波径由微波波导301被引入等离子发生室303。
在等离子发生室303中产生了经由气体引入口304引进的惰性气体的等离子体。
沿着等离子发生室303和反应室305之间的边界设置多个栅电极306，通过交替改变栅电极306的电位为正负态，在等离子体中只有除电子以外的离子被引入反应室305。当惰性气体的亚稳原子各向同性地扩散时被引入反应室305，因为它们不受电场的影响。
反应气体通过气体引入口307被引入反应室305，并且由于与惰性气体的亚稳原子相互作用而产生预定的分解物。然后，分解物和惰性气体离子被传送到半导体衬底1的表面，从而开始刻蚀并继续。
下面描述采用微波等离子刻蚀系统的刻蚀工艺。这是一种在隔离膜中制作连接孔以便在两个相邻的MISFET栅电极之间同硅衬底形成接触的工艺。
例如，虽然栅电极之间的距离被降低到低达约0.25μm，当用于制作连接孔的光刻掩模的分辨率约为0.3μm时，也是不可能在栅电极之间制作连接孔的。
因此，在本实施例中，场隔离膜2被制作在半导体衬底1的主表面上，然后用图14所示的通常方法在被场隔离膜2所包围的有源区中制作包含有一个栅电极3、一个栅隔离膜4和一对半导体区(源区和漏区)5和6的MISFET。此时，相邻栅电极3之间的间距约为0.25μm。而且，栅电极3的顶部和侧壁由氧化硅膜7加以保护。
然后，用CVD工艺在半导体衬底1的整个表面上沉积一层厚度为500-2000的氮化硅膜15，而且用CVD工艺在膜15上沉积一个厚度为5000-10000的BPSG膜16。
然后如图15所示，在BPSG膜16上形成一个光抗蚀剂图形17。光抗蚀剂图形17在MISFET一个半导体区6的上方有一个窗口18。窗口18的直径约为0.3μm，此直径大于栅电极3之间的距离(约为0.25μm)。亦即，窗口18制作成其一部分同栅电极3重叠。
然后将半导体衬底1装入微波等离子刻蚀系统300的反应室305中，以便用光抗蚀剂图形17作为掩模对BPSG膜16进行干法刻蚀。此刻蚀如此执行，以致BPSG膜16对基质氮化硅膜15的选择比最大。
亦即，材料气体G由表7所示的碳氟反应气体和惰性气体的混合气体所组成，且惰性气体的比例设定为混合气体总量的80％或更大。而且，此时的处理压力设定为100-500毫乇。
图16示出了BPSG膜的刻蚀进行到一半而氮化硅膜15从窗口18底部暴露出来的状态。
图17示出了BPSG膜9刻蚀终止的状态。在此实施例中，因为BPSG膜16在对氮化硅膜15的选择比为最大的条件下进行刻蚀，故氮化硅膜15起刻蚀停止层的作用，因而即使执行了足够的过腐蚀，也有可能防止用于保护栅电极3的氧化硅膜7被除去。
图18示出了通过刻蚀清除残留的氮化硅的方法而完成了连接孔19达及半导体区6的状态。利用微波等离子刻蚀系统300，在氮化硅膜15对基质半导体衬底1的选择比为最大的条件下，对氮化硅膜15进行刻蚀。亦即，材料气体G由表8所示的碳氟反应气体和惰性气体的混合气体所组成，且惰性气体的比例设定为混合气体总量的80％或更大。而且，此时的处理压力设定为100-500毫乇。
如上所述，用此实施例有可能实现栅电极3之间的间距约为0.25μm的LSI，这是因为有可能制作与栅电极3相重叠的连接孔19而不清除保护栅电极3的氧化硅膜7。
[实施例4]
上述实施例3采用光抗蚀剂图形17作为掩模来刻蚀BPSG膜16。但在本实施例中，必须选择光抗蚀剂材料和刻蚀条件以防止光抗蚀剂被腐蚀时产生的产物产生非选择性分解物。
因此，在本实施例中，用CVD工艺在BPSG膜16上沉积一个厚主为500-2000的氮化硅膜20，以便如图19所示在氮化硅膜20上形成光抗蚀剂图形17。
然后如图20所示，用光抗蚀剂17作为掩模，在通常刻蚀条件下对氮化硅膜20进行刻蚀。
然后用灰化法清除掉光抗蚀剂图形17，并接着用氮化硅膜20作为掩模，对BPSG膜16进行干法刻蚀。此刻蚀在BPSG膜16对氮化硅膜20(以及氮化硅膜15)的选择比最大的条件下，用微波等离子刻蚀系统300来执行。亦即，用表7所示的碳氟反应气体和惰性气体的混合气体来执行刻蚀，且惰性气体的比例设定为混合气体总量的80％或更大，而处理压力设定为100-500毫乇。
图21示出了BPSG膜16的刻蚀进行到一半而氮化硅膜15从窗口18底部暴露出来的状态。
图22示出了BPSG膜16刻蚀终止的状态。因为BPSG膜16在对氮化硅膜15的选择比为最大的条件下被刻蚀，故氮化硅膜15起刻蚀停止层的作用，而且即使执行了足够的过腐蚀，也有可能防止保护栅电极3的氧化硅膜7被清除。
图23示出了通过刻蚀清除残留的氮化硅膜15和20的方法而完成了连接孔19达及MISFET半导体区6的状态。氮化硅膜15用等离子刻蚀系统300在氮化硅膜15对基质半导体衬底1的选择比为最大的条件下被刻蚀。亦即，材料气体G由表8所示的碳氟反应气体和惰性气体的混合气体所组成，且惰性气体的比例设定为混合气体总量的80％或更大。而且，此时的处理压力设定为100-500毫乇。
于是，利用这一不使用光抗蚀剂作BPSG膜刻蚀掩模的实施例，就消除了光抗蚀剂被腐蚀时产生的产物对选择性的影响，从而进一步改善了刻蚀选择性。
前面已用实施例的方法具体描述了本发明发明人提出的发明。然而不言自明，本发明不受限于这些实施例，只要不偏离本发明的要旨，本发明的各种修正都是可以实现的。
用于本发明的反应气体和惰性气体不限于实施例1-4的各种组合。应该指出的是，也可以采用例如表9所示的组合。
表9惰性气体和反应气体的组合按选择性分解物特性的分类
    稀有气体  只产生选择性分解物   产生选择性和保护性分解物   产生选择性和非选择性分解物
    少量   大量
    He  C2F4，C4F8     CH2F2
    Ne  C2F4     CH2F2     C4F8，CHF3
    Ar  C2F4，C4F8     CHF3   CF4
    Kr  C4F8     CH2F2     CHF3   CF4
    Xe  C4F8     CH2F2
上表9所示的反应气体和惰性气体的各种组合分类如下：
A：只产生选择性分解物的组合组，
B：产生选择性和保护性分解物的组合组，
C：产生选择性分解物和少量非选择性分解物的组合组，
D：产生选择性分解物和大量非选择性分解物的组合组，
E：由等离子体分解的反应气体组。
用于本发明的反应气体和惰性气体组合包括：A组及其组合的元素，包括A和B组的结合中A组元素的各元素的组合，包括A、B和C组的结合中A组元素的各元素的组合，包括A、B和D组的结合中A组元素的各元素的组合，包括A、B、C和D组的结合中A组元素的各元素的组合，以及包括A、B、C、D和E组的结合中A组元素的各元素的组合。
下面是对本申请所公开的各发明中典型发明的优点的简要描述。
根据本发明，可以精确地控制反应气体分解物的组分，并实现高精度、高选择比的刻蚀，因而可制造结构精细且集成高度的半导体集成电路装置。

Claims (61)

1.一种集成电路装置的制造方法，包括以下步骤：
(a)在晶片的第一主表面上形成包含氧化硅的第一绝缘膜，该主表面具有图形化在先薄膜；
(b)在第一绝缘膜上形成包含第二绝缘膜的第一薄膜图形；
(c)在包括反应气体和惰性气体的混合气体环境下，通过离子辅助刻蚀所述主表面，用所述第一薄膜图形图形化所述第一绝缘膜，其中所述反应气体包含具有3个或多个碳原子的全氟化碳气体以及混合气体环境中惰性气体成分不少于50％。
2.根据权利要求1的集成电路装置的制造方法，其中所述惰性气体是氩气。
3.根据权利要求2的集成电路装置的制造方法，其中在所述混合气体环境中所述惰性气体所占据的比例不小于80％。
4.根据权利要求3的集成电路装置的制造方法，其中所述全氟化碳气体具有不少于4个碳原子。
5.根据权利要求4的集成电路装置的制造方法，其中的所述全氟化碳气体是C4F8。
6.根据权利要求5的集成电路装置的制造方法，其中所述第二绝缘膜包含无机膜。
7.根据权利要求6的集成电路装置的制造方法，其中所述混合气体环境的气体压力不低于100毫乇。
8.一种集成电路装置的制造方法，包括以下步骤：
(a)在晶片的第一主表面上形成包括含硅膜的第一绝缘膜，该主表面具有图形化在先薄膜；
(b)在所述第一绝缘膜上形成包含第二绝缘膜的第一薄膜图形；
(c)在包括反应气体和惰性气体的混合气体环境下，通过离子辅助刻蚀所述主表面，用所述第一薄膜图形图形化所述第一绝缘膜，其中所述反应气体包含碳氟气体以及混合气体环境中惰性气体成分不少于80％。
9.根据权利要求8的集成电路装置的制造方法，其中所述惰性气体是氩气。
10.根据权利要求9的集成电路装置的制造方法，其中所述碳氟气体具有1个碳原子。
11.根据权利要求10的集成电路装置的制造方法，其中的所述碳氟气体是含氢碳氟气体。
12.根据权利要求11的集成电路装置的制造方法，其中的所述碳氟气体是二氟甲烷气体。
13.根据权利要求12的集成电路装置的制造方法，其中所述第二绝缘膜包含无机膜。
14.根据权利要求13的集成电路装置的制造方法，其中所述混合气体环境的气体压力不低于100毫乇。
15.一种集成电路装置的制造方法，包括以下步骤：
(a)在晶片的第一主表面上形成包括含硅膜的第一绝缘膜，该主表面具有图形化在先薄膜；
(b)在所述第一绝缘膜上形成含有氧化硅膜的第二绝缘膜；
(c)在所述第二绝缘膜上形成具有孔图形的第一薄膜图形；
(d)用所述含硅膜作为刻蚀停止层，在包括反应气体和惰性气体的混合气体环境下，通过用所述第一薄膜图形对所述第一主表面进行离子辅助刻蚀，在所述第二绝缘膜中形成直到所述第一绝缘膜的孔，其中所述反应气体包含具有3个或多个碳原子的全氟化碳气体以及混合气体环境中惰性气体成分不少于50％。
(e)在包括反应气体和惰性气体的混合气体环境下，通过离子辅助刻蚀所述第一主表面，将所述孔深入所述第一绝缘膜直到其下面的层，其中所述反应气体包含碳氟气体以及混合气体环境中惰性气体成分不少于80％。
16.根据权利要求15的集成电路装置的制造方法，其中步骤(d)中的所述惰性气体是氩气。
17.根据权利要求16的集成电路装置的制造方法，其中步骤(d)中的所述惰性气体在第一混合气体环境中的比例不少于80％。
18.根据权利要求17的集成电路装置的制造方法，其中所述碳氟气体具有不少于4个碳原子。
19.根据权利要求18的集成电路装置的制造方法，其中所述第一薄膜图形包含无机膜。
20.根据权利要求19的集成电路装置的制造方法，其中所述第一绝缘膜下面的层是所述晶片的所述主表面的硅表面。
21.根据权利要求96的集成电路装置的制造方法，其中的所述碳氟气体是C4F8。
22.根据权利要求21的集成电路装置的制造方法，其中步骤(d)中混合气体环境的气体压力不低于100毫乇。
23.根据权利要求20的集成电路装置的制造方法，其中步骤(e)中的所述惰性气体是氩气。
24.根据权利要求23的集成电路装置的制造方法，其中步骤(e)中的所述碳氟气体具有1个碳原子。
25.根据权利要求24的集成电路装置的制造方法，其中步骤(e)中的所述碳氟气体是含氢碳氟气体。
26.根据权利要求25的集成电路装置的制造方法，其中步骤(e)中的所述碳氟气体是二氟甲烷气体。
27.根据权利要求26的集成电路装置的制造方法，其中步骤(e)中混合气体环境的气体压力不低于100毫乇。
28.一种集成电路装置的制造方法，包括以下步骤：
(a)在晶片的第一主表面上形成包括含硅膜的第一绝缘膜，该主表面具有图形化在先薄膜；
(b)在所述第一绝缘膜上形成含有氧化硅膜的第二绝缘膜；
(c)在所述第二绝缘膜上形成具有孔图形的第一薄膜图形；
(d)用所述含硅膜作为刻蚀停止层，在包括反应气体和惰性气体的混合气体环境下，通过用所述第一薄膜图形对所述第一主表面进行干法刻蚀，在所述第二绝缘膜中形成直到所述第一绝缘膜的孔，其中所述反应气体包含具有3个或多个碳原子的全氟化碳气体以及混合气体环境中惰性气体成分不少于50％。
(e)在包括反应气体和惰性气体的混合气体环境下，通过干法刻蚀所述第一主表面，将所述孔深入所述第一绝缘膜直到其下面的层，其中所述反应气体包含碳氟气体以及混合气体环境中惰性气体成分不少于80％。
29.根据权利要求28的集成电路装置的制造方法，其中步骤(d)中的所述惰性气体是氩气。
30.根据权利要求29的集成电路装置的制造方法，其中所述碳氟气体具有不少于4个碳原子。
31.根据权利要求30的集成电路装置的制造方法，其中的所述碳氟气体是C4F8。
32.根据权利要求31的集成电路装置的制造方法，其中步骤(d)中混合气体环境的气体压力不低于100毫乇。
33.根据权利要求30的集成电路装置的制造方法，其中步骤(e)中的所述惰性气体是氩气。
34.根据权利要求33的集成电路装置的制造方法，其中步骤(e)中的所述碳氟气体是含氢碳氟气体。
35.一种集成电路装置的制造方法，包括以下步骤：
(a)在晶片的第一主表面上形成包括含硅膜的第一绝缘膜，该主表面具有彼此相邻的第一和第二图形化栅电极；
(b)在所述第一绝缘膜上形成含有氧化硅膜的第二绝缘膜；
(c)在所述第二绝缘膜上形成具有孔图形的第一薄膜图形；
(d)用所述含硅膜作为刻蚀停止层，在包括反应气体和惰性气体的混合气体环境下，通过用所述第一薄膜图形对所述第一主表面进行干法刻蚀，在所述第二绝缘膜中形成直到所述第一绝缘膜的孔，其中所述反应气体包含具有3个或多个碳原子的全氟化碳气体以及混合气体环境中惰性气体成分不少于50％。
(e)在包括反应气体和惰性气体的混合气体环境下，通过干法刻蚀所述第一主表面，在所述第一和第二栅电极之间将所述孔深入所述第一绝缘膜直到其下面的层，其中所述反应气体包含碳氟气体以及混合气体环境中惰性气体成分不少于80％。
36.根据权利要求35的集成电路装置的制造方法，其中步骤(d)中的所述惰性气体是氩气。
37.根据权利要求36的集成电路装置的制造方法，其中所述碳氟气体具有不少于4个碳原子。
38.根据权利要求37的集成电路装置的制造方法，其中步骤(e)中的所述惰性气体是氩气。
39.根据权利要求38的集成电路装置的制造方法，其中步骤(e)中的所述碳氟气体是含氢碳氟气体。
40.一种集成电路装置的制造方法，包括以下步骤：
(a)在晶片的第一主表面上形成包括含硅膜的第一绝缘膜，该主表面具有彼此相邻的第一图形化栅电极和隔离绝缘区；
(b)在所述第一绝缘膜上形成含有氧化硅膜的第二绝缘膜；
(c)在所述第二绝缘膜上形成具有孔图形的第一薄膜图形；
(d)用所述含硅膜作为刻蚀停止层，在包括反应气体和惰性气体的混合气体环境下，通过用所述第一薄膜图形对所述第一主表面进行干法刻蚀，在所述第二绝缘膜中形成直到所述第一绝缘膜的孔，其中所述反应气体包含具有3个或多个碳原子的全氟化碳气体以及混合气体环境中惰性气体成分不少于50％。
(e)在包括反应气体和惰性气体的混合气体环境下，通过干法刻蚀所述第一主表面，在所述第一栅电极和所述隔离绝缘区之间将所述孔深入所述第一绝缘膜直到其下面的层，其中所述反应气体包含碳氟气体以及混合气体环境中惰性气体成分不少于80％。
41.根据权利要求40的集成电路装置的制造方法，其中步骤(d)中的所述惰性气体是氩气。
42.根据权利要求41的集成电路装置的制造方法，其中所述碳氟气体具有不少于4个碳原子。
43.根据权利要求42的集成电路装置的制造方法，其中步骤(e)中的所述惰性气体是氩气。
44.根据权利要求43的集成电路装置的制造方法，其中步骤(e)中的所述碳氟气体是含氢碳氟气体。
45.一种集成电路装置的制造方法，包括以下步骤：
(a)在晶片的第一主表面上形成包括含硅膜的第一绝缘膜，该主表面具有图形化在先薄膜；
(b)在所述第一绝缘膜上形成含有氧化硅膜的第二绝缘膜；
(c)在所述第二绝缘膜上形成具有孔图形的第一薄膜图形；
(d)用所述含硅膜作为刻蚀停止层，在包括反应气体和惰性气体的混合气体环境下，通过用所述第一薄膜图形对所述第一主表面进行离子辅助刻蚀，在所述第二绝缘膜中形成直到所述第一绝缘膜的孔，其中所述反应气体包含具有3个或多个碳原子的全氟化碳气体以及混合气体环境中惰性气体成分不少于50％；
(e)在气体环境下通过干法刻蚀所述第一主表面将所述孔深入所述第一绝缘膜直到其下面的层。
46.根据权利要求45的集成电路装置的制造方法，其中步骤(d)中的所述惰性气体是氩气。
47.根据权利要求46的集成电路装置的制造方法，其中步骤(d)中的所述惰性气体在所述混合气体环境中的比例不少于80％。
48.根据权利要求47的集成电路装置的制造方法，其中所述全氟化碳气体具有不少于4个碳原子。
49.根据权利要求48的集成电路装置的制造方法，其中所述第一薄膜图形包含无机膜。
50.根据权利要求49的集成电路装置的制造方法，其中所述第一绝缘膜下面的层是所述晶片的所述主表面的硅表面。
51.一种集成电路装置的制造方法，包括以下步骤：
(a)在晶片的第一主表面上形成包括含硅膜的第一绝缘膜，该主表面具有图形化在先薄膜；
(b)在所述第一绝缘膜上形成含有氧化硅膜的第二绝缘膜；
(c)在所述第二绝缘膜上形成具有孔图形的第一薄膜图形；
(d)用所述含硅膜作为刻蚀停止层，在气体环境下，通过用所述第一薄膜图形对所述第一主表面进行干法刻蚀，在所述第二绝缘膜中形成直到所述第一绝缘膜的孔；
(e)在包括反应气体和惰性气体的混合气体环境下，通过离子辅助刻蚀所述第一主表面，将所述孔深入所述第一绝缘膜直到其下面的层，其中所述反应气体包含碳氟气体以及混合气体环境中惰性气体成分不少于80％。
52.根据权利要求51的集成电路装置的制造方法，其中步骤(e)中的所述第一惰性气体是氩气。
53.根据权利要求52的集成电路装置的制造方法，其中步骤(e)中的所述碳氟气体具有1个碳原子。
54.根据权利要求53的集成电路装置的制造方法，其中步骤(e)中的所述碳氟气体是含氢碳氟气体。
55.根据权利要求54的集成电路装置的制造方法，其中所述第一绝缘膜下面的层是所述晶片的所述主表面的硅表面。
56.一种集成电路装置的制造方法，包括以下步骤：
(a)在晶片的第一主表面上形成包括含硅膜的第一绝缘膜，该主表面具有图形化在先薄膜；
(b)在所述第一绝缘膜上形成含有氧化硅膜的第二绝缘膜；
(c)在所述第二绝缘膜上形成具有孔图形的第一薄膜图形；
(d)用所述含硅膜作为刻蚀停止层，在包括反应气体和惰性气体的混合气体环境下，通过用所述第一薄膜图形对所述第一主表面进行干法刻蚀，在所述第二绝缘膜中形成直到所述第一绝缘膜的孔，其中所述反应气体包含具有3个或多个碳原子的全氟化碳气体以及混合气体环境中惰性气体成分不少于50％；
(e)在气体环境下通过干法刻蚀所述第一主表面将所述孔深入所述第一绝缘膜直到其下面的层。
57.根据权利要求56的集成电路装置的制造方法，其中步骤(d)中的所述惰性气体是氩气。
58.根据权利要求57的集成电路装置的制造方法，其中所述碳氟气体具有不少于4个碳原子。
59.一种集成电路装置的制造方法，包括以下步骤：
(a)在晶片的第一主表面上形成包括含硅膜的第一绝缘膜，该主表面具有图形化在先薄膜；
(b)在所述第一绝缘膜上形成含有氧化硅膜的第二绝缘膜；
(c)在所述第二绝缘膜上形成具有孔图形的第一薄膜图形；
(d)用所述含硅膜作为刻蚀停止层，在气体环境下，通过用所述第一薄膜图形对所述第一主表面进行干法刻蚀，在所述第二绝缘膜中形成直到所述第一绝缘膜的孔；
(e)在包括反应气体和惰性气体的混合气体环境下，通过干法刻蚀所述第一主表面，将所述孔深入所述第一绝缘膜直到其下面的层，其中所述反应气体包含碳氟气体以及混合气体环境中惰性气体成分不少于80％。
60.根据权利要求59的集成电路装置的制造方法，其中步骤(e)中的所述第一惰性气体是氩气。
61.根据权利要求60的集成电路装置的制造方法，其中步骤(e)中的所述碳氟气体是含氢碳氟气体。
CN01143387A 1994-06-13 2001-12-21 半导体集成电路装置的制造方法 Pending CN1412824A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6130232A JPH07335612A (ja) 1994-06-13 1994-06-13 半導体集積回路装置の製造方法
JP130232/1994 1994-06-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB951071661A Division CN1143366C (zh) 1994-06-13 1995-06-12 半导体集成电路装置的制造方法

Publications (1)

Publication Number Publication Date
CN1412824A true CN1412824A (zh) 2003-04-23

Family

ID=15029273

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB951071661A Expired - Lifetime CN1143366C (zh) 1994-06-13 1995-06-12 半导体集成电路装置的制造方法
CN01143387A Pending CN1412824A (zh) 1994-06-13 2001-12-21 半导体集成电路装置的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB951071661A Expired - Lifetime CN1143366C (zh) 1994-06-13 1995-06-12 半导体集成电路装置的制造方法

Country Status (5)

Country Link
US (4) US5874013A (zh)
JP (1) JPH07335612A (zh)
KR (1) KR100384202B1 (zh)
CN (2) CN1143366C (zh)
TW (1) TW308717B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426731A (zh) * 2012-05-16 2013-12-04 三星电子株式会社 利用具有非金属部分的掩模形成半导体器件的方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3623256B2 (ja) * 1993-06-30 2005-02-23 株式会社東芝 表面処理方法および表面処理装置
USRE39895E1 (en) * 1994-06-13 2007-10-23 Renesas Technology Corp. Semiconductor integrated circuit arrangement fabrication method
JPH1092792A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 半導体装置の製造方法
JPH10177992A (ja) * 1996-12-16 1998-06-30 Sharp Corp 微細コンタクトホールのテーパエッチング方法
KR100295518B1 (ko) 1997-02-25 2001-11-30 아끼구사 나오유끼 질화실리콘층의에칭방법및반도체장치의제조방법
US6849557B1 (en) 1997-04-30 2005-02-01 Micron Technology, Inc. Undoped silicon dioxide as etch stop for selective etch of doped silicon dioxide
KR19990035454A (ko) * 1997-10-31 1999-05-15 윤종용 단일 챔버내에서 평면 광 도파로를 제작하는 방법
JP3910734B2 (ja) * 1997-12-03 2007-04-25 ジェームス・ダブリュー・ミッツェル 表面処理方法
KR100311487B1 (ko) * 1997-12-16 2001-11-15 김영환 산화막식각방법
US6242354B1 (en) * 1998-02-12 2001-06-05 National Semiconductor Corporation Semiconductor device with self aligned contacts having integrated silicide stringer removal and method thereof
US6403488B1 (en) * 1998-03-19 2002-06-11 Cypress Semiconductor Corp. Selective SAC etch process
US6074952A (en) * 1998-05-07 2000-06-13 Vanguard International Semiconductor Corporation Method for forming multi-level contacts
JP3956499B2 (ja) * 1998-09-07 2007-08-08 ソニー株式会社 半導体装置の製造方法
JP3764594B2 (ja) * 1998-10-12 2006-04-12 株式会社日立製作所 プラズマ処理方法
US6372634B1 (en) 1999-06-15 2002-04-16 Cypress Semiconductor Corp. Plasma etch chemistry and method of improving etch control
JP2001021919A (ja) * 1999-07-07 2001-01-26 Matsushita Electric Ind Co Ltd 液晶表示装置
JP3915365B2 (ja) * 2000-03-10 2007-05-16 コニカミノルタホールディングス株式会社 熱現像用ハロゲン化銀写真感光材料及びその製造方法
US6337285B1 (en) * 2000-03-21 2002-01-08 Micron Technology, Inc. Self-aligned contact (SAC) etch with dual-chemistry process
US6610614B2 (en) * 2001-06-20 2003-08-26 Texas Instruments Incorporated Method for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates
JP2003068879A (ja) * 2001-08-27 2003-03-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6989108B2 (en) * 2001-08-30 2006-01-24 Micron Technology, Inc. Etchant gas composition
KR100474539B1 (ko) * 2002-07-15 2005-03-10 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP4729884B2 (ja) * 2003-09-08 2011-07-20 東京エレクトロン株式会社 プラズマエッチング方法
KR20070047624A (ko) * 2005-11-02 2007-05-07 주성엔지니어링(주) 박막 패턴 형성 방법
US8617411B2 (en) 2011-07-20 2013-12-31 Lam Research Corporation Methods and apparatus for atomic layer etching
US8679982B2 (en) * 2011-08-26 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and oxygen
US11694911B2 (en) * 2016-12-20 2023-07-04 Lam Research Corporation Systems and methods for metastable activated radical selective strip and etch using dual plenum showerhead
JP6929148B2 (ja) * 2017-06-30 2021-09-01 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920004171B1 (ko) * 1984-07-11 1992-05-30 가부시기가이샤 히다찌세이사꾸쇼 드라이에칭장치
US4966870A (en) * 1988-04-14 1990-10-30 International Business Machines Corporation Method for making borderless contacts
JP2949731B2 (ja) * 1989-09-25 1999-09-20 ソニー株式会社 半導体装置の製造方法
US5275972A (en) * 1990-02-19 1994-01-04 Matsushita Electric Industrial Co., Ltd. Method for fabricating a semiconductor integrated circuit device including the self-aligned formation of a contact window
US5290383A (en) * 1991-03-24 1994-03-01 Tokyo Electron Limited Plasma-process system with improved end-point detecting scheme
JPH04342164A (ja) * 1991-05-20 1992-11-27 Hitachi Ltd 半導体集積回路装置の形成方法
JPH04370934A (ja) * 1991-06-20 1992-12-24 Fujitsu Ltd 半導体装置の製造方法
US5269879A (en) * 1991-10-16 1993-12-14 Lam Research Corporation Method of etching vias without sputtering of underlying electrically conductive layer
US5880036A (en) * 1992-06-15 1999-03-09 Micron Technology, Inc. Method for enhancing oxide to nitride selectivity through the use of independent heat control
US5324388A (en) * 1992-06-22 1994-06-28 Matsushita Electric Industrial Co., Ltd. Dry etching method and dry etching apparatus
JPH0689880A (ja) * 1992-09-08 1994-03-29 Tokyo Electron Ltd エッチング装置
JP3109728B2 (ja) 1996-05-22 2000-11-20 東洋製罐株式会社 林檎の内部品質検査装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426731A (zh) * 2012-05-16 2013-12-04 三星电子株式会社 利用具有非金属部分的掩模形成半导体器件的方法
CN103426731B (zh) * 2012-05-16 2017-05-17 三星电子株式会社 利用具有非金属部分的掩模形成半导体器件的方法

Also Published As

Publication number Publication date
US6309980B1 (en) 2001-10-30
CN1143366C (zh) 2004-03-24
US5962347A (en) 1999-10-05
KR960002600A (ko) 1996-01-26
JPH07335612A (ja) 1995-12-22
TW308717B (zh) 1997-06-21
KR100384202B1 (ko) 2003-08-14
US6074958A (en) 2000-06-13
CN1128899A (zh) 1996-08-14
US5874013A (en) 1999-02-23

Similar Documents

Publication Publication Date Title
CN1143366C (zh) 半导体集成电路装置的制造方法
KR100971045B1 (ko) 수증기 및 희석 가스를 이용하여 강화되는 수소 애슁 방법
KR102132361B1 (ko) 수직 앤에이앤디 디바이스에 대한 새로운 마스크 제거 방법
US9324576B2 (en) Selective etch for silicon films
US9126229B2 (en) Deposit removal method
CN1346152A (zh) 薄膜晶体管及半导体器件
CN101044598A (zh) Hdp－cvd多步间隙填充处理
JP2003179054A (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
KR100727205B1 (ko) 플라즈마 성막 방법 및 그 장치
CN1107254A (zh) 制造半导体集成电路的方法和设备
JP5264834B2 (ja) エッチング方法及び装置、半導体装置の製造方法
TWI476832B (zh) 蝕刻方法及裝置
JPH11340211A (ja) 基板処理方法および基板処理装置
CN101047126A (zh) 低介电常数膜的损伤修复方法、半导体制造装置、存储介质
US20040185674A1 (en) Nitrogen-free hard mask over low K dielectric
CN112154532A (zh) 提供等离子体原子层沉积的方法
CN1723549A (zh) 增强等离子体蚀刻性能的方法
CN1326219A (zh) 有机膜的腐蚀方法、半导体器件制造方法及图形形成方法
US10950458B2 (en) Etching method
CN101960567A (zh) 用于从衬底移除聚合物的方法和设备
JP2012142584A (ja) クリーニング・プロセスのための副産物収集する製造プロセス及び製造装置
CN1910746A (zh) 半导体装置的制造方法以及成膜系统
CN102460638A (zh) 通过无定形碳(少量添加硅)的含氧掺杂改善氟碳化合物(CFx)膜的粘附性的技术
CN104054163B (zh) 被处理基体的处理方法
CN1353453A (zh) 底部栅极型薄膜晶体管及其制造方法和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication