CN104054163B - 被处理基体的处理方法 - Google Patents

被处理基体的处理方法 Download PDF

Info

Publication number
CN104054163B
CN104054163B CN201280066942.9A CN201280066942A CN104054163B CN 104054163 B CN104054163 B CN 104054163B CN 201280066942 A CN201280066942 A CN 201280066942A CN 104054163 B CN104054163 B CN 104054163B
Authority
CN
China
Prior art keywords
gas
processed matrix
container
mentioned
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280066942.9A
Other languages
English (en)
Other versions
CN104054163A (zh
Inventor
井上雅喜
小津俊久
谷川雄洋
吉川润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN104054163A publication Critical patent/CN104054163A/zh
Application granted granted Critical
Publication of CN104054163B publication Critical patent/CN104054163B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

在一实施方式中，提供一种对在表面上暴露有含有Ni和Si的第1层和含有Si和N的第2层的被处理基体中的第2层进行蚀刻的方法。一实施方式的方法包括：(a)在处理容器内准备被处理基体的工序；以及(b)向处理容器内供给不含有氧而含有碳和氟的第1处理气体并在该处理容器内产生等离子体的工序。

Description

被处理基体的处理方法
技术领域
本发明的各方面均涉及被处理基体的处理方法。
背景技术
在下述专利文献1中记载有一种被处理基体的处理方法。专利文献1所记载的方法涉及一种MOS晶体管的制造方法。在专利文献1所记载的方法中：(a)使形成于半导体基板上的氧化硅膜和多晶硅膜图案化而形成栅电极，(b)将栅电极用作掩模并向半导体基板注入离子而形成低浓度扩散区域，(c)在栅电极的侧壁上依次形成第1侧壁间隔层和第2侧壁间隔层，(d)将上述侧壁间隔层用作掩模并向半导体基板注入离子而形成高浓度扩散区域，(e)在栅电极和高浓度扩散区域上形成硅化镍层。
在MOS晶体管的制造方法中，有时第1侧壁间隔层由氧化硅构成且第2侧壁间隔层由氮化硅构成。另外，有时在形成硅化镍层之后利用干蚀刻去除第2侧壁间隔层。在第2侧壁间隔层的干蚀刻中，通常使用混合气体，该混合气体含有：氧气；含有碳和氟的气体(CF系气体)。
专利文献1：日本特开2006－339327号公报
发明内容
发明要解决的问题
如上述MOS晶体管的制造方法那样，在表面上具有含有硅化镍的层和含有氮化硅的层的被处理基体中，在利用干蚀刻去除含有氮化硅的层时，源自硅化镍层所含有的Ni的残留物(Residue)有时会堆积在被处理基体上。
因而，在该技术领域中，在对含有氮化硅的层应用干蚀刻时，需要抑制产生源自硅化镍所含有的Ni的残留物。
用于解决问题的方案
本发明的一发明提供一种被处理基体的处理方法，其中，该处理方法包括以下工序：(a)在处理容器内准备被处理基体的工序，该被处理基体的含有硅化镍的第1层和含有氮化硅的第2层暴露于该被处理基体的表面；以及(b)对第2层进行蚀刻的工序，在该蚀刻工序中，向该处理容器内供给不含有氧而含有碳和氟的第1处理气体，并在该处理容器内产生等离子体。
在利用干蚀刻去除在表面上具有氮化硅层和硅化镍层的被处理基体中的氮化硅层的情况下，通常使用混合气体，该混合气体含有：氧气；含有碳和氟的气体。其原因在于，相对于硅化镍层而选择性地对氮化硅层进行蚀刻。然而，在使用该混合气体的干蚀刻中，有时在被处理基体上产生含有Ni的残留物。能够推测该残留物是由于以下说明的机理而产生的。即，硅化镍被蚀刻，Ni与碳自由基和氧自由基相结合，结果生成Ni(CO)4。然后，Ni(CO)4发生解离而与氧气反应，结果生成(Ni(CO)x)n，该(Ni(CO)x)n作为残留物而堆积在被处理基体上。此外，x和n是1以上的整数。
另一方面，采用一发明的被处理基体的处理方法，由于在向处理容器内供给的第1处理气体中不含有氧，因此，能够抑制产生含有Ni的上述残留物。
在一技术方案中，也可以是，第1处理气体还含有氢。氢与第1处理气体中的氟相结合而有助于抑制过多的硅被蚀刻。该氢也可以以H2气体的形态进行供给。
在一技术方案中，也可以是，被处理基体的处理方法还包括自在蚀刻工序中进行蚀刻后的被处理基体去除残留物的工序，在该工序中，向处理容器内供给不含有氧而含有氮和氢的第2处理气体，并在该处理容器内产生等离子体。
在使用上述第1处理气体进行蚀刻后，源自第1处理气体所含有的碳和氟的残留物(含有碳和氟的残留物)可能堆积在被处理基体上。为了去除含有碳和氟的残留物，也不使向处理容器内供给的第2处理气体含有氧，由此能够抑制产生含有Ni的残留物。
在一技术方案中，也可以是，在蚀刻工序之后，在不将被处理基体自处理容器取出的情况下在同一处理容器内进行去除含有碳和氟的残留物的工序。采用该技术方案，能够抑制氧进入到处理容器内。因而，能够抑制产生含有Ni的残留物。
在一技术方案中，第2处理气体也可以含有H2气体和N2气体。由H2气体生成的自由基与含有碳和氟的残留物中的氟相结合，由N2气体生成的自由基与含有碳和氟的残留物中的碳相结合。因而，采用该技术方案，能够有效地去除含有碳和氟的残留物。
本发明的另一发明提供一种被处理基体的处理方法，其中，该处理方法包括以下工序：(a)在处理容器内准备被处理基体的工序，该被处理基体的含有硅化镍的第1层和含有氮化硅的第2层暴露于该被处理基体的表面；(b)在处理容器内使第1层的表面氧化的工序；以及(c)对第2层进行蚀刻的工序，在该蚀刻工序中，向处理容器内供给含有碳和氟的第1处理气体，并在该处理容器内产生等离子体。采用该另一发明的被处理基体的处理方法，在对第2层进行蚀刻之前，第1层的表面被氧化，因此，在对第2层进行蚀刻时，能够抑制产生源自第1层所含有的Ni的残留物。
发明的效果
如以上说明那样，采用本发明的各种发明和各种技术方案，可提供在将干蚀刻应用于含有氮化硅的层时能够抑制产生源自硅化镍所含有的Ni的残留物的被处理基体的处理方法。
附图说明
图1是表示一实施方式的被处理基体的处理方法的流程图。
图2是表示能够应用图1所示的处理方法的被处理基体的一个例子的图。
图3是表示能够在图1所示的处理方法中使用的等离子体处理装置的一个例子的图。
图4是表示图3所示的等离子体处理装置能够包括的控制部的图。
图5是表示另一实施方式的被处理基体的处理方法的流程图。
具体实施方式
以下，参照附图详细说明各种实施方式。图1是表示一实施方式的被处理基体的处理方法的流程图。如图1所示，在一实施方式的被处理基体的处理方法中，首先，在工序S1中，准备被处理基体W。该被处理基体W具有含有硅化镍(NiSi)的层(第1层)和含有氮化硅(SiN)的层(第2层)。含有硅化镍的层和含有氮化硅的层暴露于被处理基体W的表面。
图2是表示能够应用图1所示的处理方法的被处理基体的一个例子的图。在图2中，示出了在制造MOS晶体管的方法的中间工序中生成的被处理基体的一个例子。以下，以图2所示的被处理基体为例来说明一实施方式的被处理基体的处理方法。
图2所示的被处理基体W包括基板100、绝缘膜102、栅电极104、低浓度扩散区域108、第1侧壁间隔层110、第2侧壁间隔层112、高浓度扩散区域114以及硅化镍层116、118。
基板100例如是第1导电型(p型和n型中的一者)的Si基板。在基板100上设有绝缘膜102，在该绝缘膜102上设有栅电极104。绝缘膜102例如是SiO2膜。栅电极104由例如多晶硅构成。在该栅电极104上设有硅化镍层118。
在栅电极104的一对侧壁上分别依次设有第1侧壁间隔层110和第2侧壁间隔层112。即，第1侧壁间隔层110以与栅电极104的侧壁相接触的方式设置，并设置在栅电极104的侧壁与第2侧壁间隔层112之间。第1侧壁间隔层110由SiO2构成，第2侧壁间隔层112由氮化硅(SiN)构成。
在基板100中的位于第1侧壁间隔层110和第2侧壁间隔层112这两者的下方的部位处设有低浓度扩散区域108。低浓度扩散区域108自基板100的表面形成至该基板100的内部的某一深度。低浓度扩散区域108具有第2导电型(p型和n型中的另一者)。
高浓度扩散区域114设于基板100内的低浓度扩散区域108的侧方。高浓度扩散区域114具有第2导电型(p型和n型中的另一者)。在高浓度扩散区域114中扩散有浓度高于低浓度扩散区域108中的第2导电型的杂质的浓度的第2导电型的杂质。在高浓度扩散区域114上设有硅化镍层116。
图2所示的被处理基体W能够如以下说明那样制作。首先，在工序(a)中，利用例如CVD(Chemical Vapor Deposition：化学气相沉积)法在基板100上形成SiO2膜和多晶硅膜。在接下来的工序(b)中，利用光刻法和蚀刻使在工序(a)中形成的SiO2膜和多晶硅膜图案化而形成绝缘膜102和栅电极104。
在接下来的工序(c)中，通过将栅电极104用作掩模并使第2导电型的离子扩散至基板100内，从而形成低浓度扩散区域108。在接下来的工序(d)中，利用例如CVD法以覆盖在工序(c)中制作的产物的表面的方式形成SiO2膜，通过对该SiO2膜进行回蚀而形成第1侧壁间隔层110。
在接下来的工序(e)中，利用例如CVD法以覆盖在工序(d)中制作的产物的表面的方式形成SiN膜，通过对该SiN膜进行回蚀而形成第2侧壁间隔层112。
在接下来的工序(f)中，通过将第2侧壁间隔层112用作掩模并使第2导电型的离子扩散至基板100内，从而形成高浓度扩散区域114。在接下来的工序(g)中，利用溅射法等以覆盖在工序(f)中制作的产物的表面的方式形成Ni膜，并进行退火，由此形成硅化镍层116和硅化镍层118。然后，通过去除未反应的Ni膜，能够获得被处理基体W。在如此制作的被处理基体W的表面上暴露有含有氮化硅的第2侧壁间隔层112，另外，在该被处理基体W的表面上暴露有硅化镍层116和硅化镍层118。
再次参照图1。在图1所示的工序S1中，在处理容器内准备被处理基体W。以下，说明能够在一实施方式的被处理基体的处理方法中使用的等离子体处理装置的一个例子。图3是表示能够在图1所示的处理方法中使用的等离子体处理装置的一个例子的图。
图3所示的等离子体处理装置10包括处理容器12、载置台14、微波发生器16、天线18以及电介质窗20。等离子体处理装置10是利用来自天线18的微波来产生等离子体的微波等离子体处理装置。
处理容器12划分出用于对被处理基体W进行等离子体处理的处理空间S。处理容器12能够具有侧壁12a和底部12b。侧壁12a具有沿轴线X方向(即，轴线X的延伸方向)延伸的大致筒形状。底部12b设于侧壁12a的下端侧。在底部12b上设有排气用的排气孔12h。侧壁12a的上端部开口。
侧壁12a的上端部开口被电介质窗20封闭。在该电介质窗20与侧壁12a的上端部之间设有O型环21。通过该O型环21，能够更可靠地实现处理容器12的密闭。
微波发生器16产生例如2.45GHz的微波。等离子体处理装置10还包括调谐器22、波导管24、模式转换器26以及同轴波导管28。
微波发生器16经由调谐器22与波导管24相连接。波导管24例如是矩形波导管。波导管24与模式转换器26相连接，该模式转换器26与同轴波导管28的上端相连接。
同轴波导管28沿着轴线X延伸。该同轴波导管28具有外侧导体28a和内侧导体28b。外侧导体28a具有沿轴线X方向延伸的大致圆筒形状。内侧导体28b设于外侧导体28a的内部。该内侧导体28b具有沿着轴线X延伸的大致圆筒形状。
由微波发生器16产生的微波经由调谐器22和波导管24导入至模式转换器26。模式转换器26转换微波的模式，并将模式转换后的微波供给至同轴波导管28。来自同轴波导管28的微波被供给至天线18。
天线18根据由微波发生器16产生的微波而辐射等离子体激发用的微波。天线18具有缝隙板30、电介质板32以及冷却套34。
缝隙板30是构成径向线缝隙天线的缝隙板。缝隙板30由具有导电性的金属制的圆板构成。在缝隙板30上形成有多个缝隙对。各缝隙对具有沿相互交叉的方向或相互正交的方向延伸的两个缝隙。多个缝隙对相对于轴线X沿径向以规定的间隔配置，另外，多个缝隙对相对于轴线X沿周向以规定的间隔配置。
电介质板32设于缝隙板30与冷却套34的下侧表面之间。电介质板32例如由石英制成，并具有大致圆板形状。冷却套34的表面能够具有导电性。冷却套34用于将电介质板32和缝隙板30冷却。为此，在冷却套34内形成有制冷剂用的流路。该冷却套34的上部表面与外侧导体28a的下端电连接。另外，内侧导体28b的下端穿过形成于冷却套34和电介质板32的中央部分的孔而与缝隙板30电连接。
来自同轴波导管28的微波向电介质板32传播，并自缝隙板30的缝隙经由电介质窗20被导入至处理空间S内。电介质窗20具有大致圆板形状，并由例如石英构成。该电介质窗20设置在处理空间S与天线18之间，并设于轴线X方向上的、天线18的正下方。
在同轴波导管28的内侧导体28b的内孔中贯穿有导管36。导管36沿着轴线X延伸，并与气体供给部G1、G2、G3、G4相连接。气体供给部G1用于向导管36供给含有碳和氟的气体。含有碳和氟的气体例如是CH3F气体、CF4气体或CH2F2气体。气体供给部G1能够具有气体源G1a、阀G1b以及流量控制器G1c。气体源G1a是含有碳和氟的气体的气体源。阀G1b用于对来自气体源G1a的气体的供给和供给停止进行切换。流量控制器G1c例如是质量流量控制器，用于调整来自气体源G1a的气体的流量。
气体供给部G2用于向导管36供给H2气体。气体供给部G2能够具有气体源G2a、阀G2b以及流量控制器G2c。气体源G2a是H2气体的气体源。阀G2b用于对来自气体源G2a的气体的供给和供给停止进行切换。流量控制器G2c例如是质量流量控制器，用于调整来自气体源G2a的气体的流量。
气体供给部G3用于向导管36供给Ar气体。气体供给部G3能够具有气体源G3a、阀G3b以及流量控制器G3c。气体源G3a是Ar气体的气体源。阀G3b用于对来自气体源G3a的气体的供给和供给停止进行切换。流量控制器G3c例如是质量流量控制器，用于调整来自气体源G3a的气体的流量。
气体供给部G4用于向导管36供给N2气体。气体供给部G4能够具有气体源G4a、阀G4b以及流量控制器G4c。气体源G4a是N2气体的气体源。阀G4b用于对来自气体源G4a的气体的供给和供给停止进行切换。流量控制器G4c例如是质量流量控制器，用于调整来自气体源G4a的气体的流量。
等离子体处理装置10还包括喷射器41。喷射器41用于向形成于电介质窗20的通孔20h供给来自导管36的气体。供给至电介质窗20的通孔20h后的气体被向处理空间S供给。
等离子体处理装置10还包括导管42。导管42用于在载置台14与电介质窗20之间自轴线X的周围向处理空间S供给气体。导管42在电介质窗20与载置台14之间以轴线X为中心呈环状延伸。在导管42上形成有多个气体供给孔42b。多个气体供给孔42b呈环状排列并朝向轴线X开口，用于将供给至导管42的气体朝向轴线X供给。导管42经由导管46与气体供给部G5、G6、G7、G8相连接。
气体供给部G5用于向导管42供给与气体供给部G1相同种类的气体、即含有碳和氟的气体。气体供给部G5能够具有与气体供给部G1同样的构成要件、即气体源G5a、阀G5b以及流量控制器G5c。气体供给部G6用于向导管42供给与气体供给部G2相同种类的气体、即H2气体。气体供给部G6能够具有气体供给部G2同样的构成要件、即气体源G6a、阀G6b以及流量控制器G6c。气体供给部G7用于向导管42供给与气体供给部G3相同种类的气体、即Ar气体。气体供给部G7能够具有与气体供给部G3同样的构成要件、即气体源G7a、阀G7b以及流量控制器G7c。气体供给部G8用于向导管42供给与气体供给部G4相同种类的气体、即N2气体。气体供给部G8能够具有与气体供给部G4同样的构成要件、即气体源G8a、阀G8b以及流量控制器G8c。
载置台14以在轴线X方向上与电介质窗20相面对的方式设置。该载置台14以其与电介质窗20之间隔着处理空间S的方式设置。在载置台14上载置有被处理基体W。载置台14能够具有台14a、静电吸盘15以及聚焦环17。
台14a由筒状支承部48支承。筒状支承部48由绝缘性的材料构成，并自底部12b向铅垂上方延伸。另外，在筒状支承部48的外周设有导电性的筒状支承部50。筒状支承部50沿着筒状支承部48的外周自处理容器12的底部12b向铅垂上方延伸。在该筒状支承部50与侧壁12a之间形成有环状的排气路径51。
在排气路径51的上部安装有环状的挡板52，在该挡板52上设有多个通孔。排气孔12h的下部经由排气管54与排气装置56相连接。排气装置56具有涡轮分子泵等真空泵。能够利用排气装置56将处理容器12内的处理空间S减压至所期望的真空度。
台14a兼用作高频电极。台14a经由匹配单元60和供电棒62电连接到RF偏压用的高频电源58。高频电源58以规定的功率输出适合对被吸引至被处理基体W的离子的能量进行控制的恒定的频率、例如13.65MHz的高频电力。匹配单元60收纳有用于在高频电源58侧的阻抗与主要是电极、等离子体、处理容器12这样的负载侧的阻抗之间进行匹配的匹配器。在该匹配器中具有自偏压生成用的隔直电容器。
在台14a的上表面设有作为用于保持被处理基体W的保持构件的静电吸盘15。在静电吸盘15利用静电吸附力保持被处理基体W。在静电吸盘15的径向外侧设有呈环状围绕被处理基体W的周围和静电吸盘15的周围的聚焦环17。
静电吸盘15具有电极15d、绝缘膜15e以及绝缘膜15f。电极15d由导电膜构成并设于绝缘膜15e与绝缘膜15f之间。电极15d经由开关66和被覆线68电连接到高压的直流电源64。静电吸盘15能够通过由直流电源64施加的直流电压产生的库仑力来保持被处理基体W。
在台14a的内部设有沿着周向延伸的环状的制冷剂室14g。从冷却单元(未图示)经由配管70、72向该制冷剂室14g循环供给规定温度的制冷剂、例如冷却水。能够通过该制冷剂的温度来控制静电吸盘15上的被处理基体W的处理温度。另外，在等离子体处理装置10中，导热气体例如He气体经由气体供给管74供给到静电吸盘15的上表面与被处理基体W的背面之间。
在如此构成的等离子体处理装置10中，将气体经由导管36和喷射器41的通孔41h自电介质窗20的通孔20h沿着轴线X供给至处理空间S内。另外，在比通孔20h靠下方的空间中，自导管42将气体朝向轴线X供给。并且，将微波自天线18经由电介质窗20导入到处理空间S内。由此，在处理空间S内产生等离子体。这样，采用等离子体处理装置10，能够在不施加磁场的情况下产生等离子体。在该等离子体处理装置10中，能够利用供给至处理空间S的气体的等离子体来对载置在载置台14上的被处理基体W进行处理。
再次参照图1。在图1所示的工序S1中，将被处理基体W载置在载置台14上、即静电吸盘15的上表面。接着，在工序S2中，对含有氮化硅的层、即第2侧壁间隔层112进行蚀刻。通过工序S2中的蚀刻，能够部分或完全地去除第2侧壁间隔层112。
在工序S2中，自等离子体处理装置10的气体供给部G1和气体供给部G5向处理容器12内供给含有碳和氟的气体，并在该处理容器12内生成等离子体。在等离子体处理装置10中，作为等离子体的激发源，将微波自天线18经由电介质窗20导入至处理空间S内。由此，在处理容器12内的处理空间S内产生等离子体。在一实施方式中，在工序S2中，也可以将H2气体自气体供给部G2和气体供给部G6供给至处理空间S内。另外，在一实施方式中，在工序S2中，也可以将Ar气体自气体供给部G3和气体供给部G7供给至处理空间S内。
在工序S2中向处理空间供给的气体构成第1处理气体。如上所述，在工序S2中向处理容器12内供给的第1处理气体不含有氧。因而，在工序S2中，能够抑制产生含有Ni的残留物。另外，在工序S2中供给的H2气体与第1处理气体中的氟相结合，从而能够抑制因氟导致过多的硅被蚀刻。此外，在一实施方式中，也可以替代H2气体而供给NH3气体。
此处，以下，表示利用等离子体处理装置10实施工序S2的情况下的处理条件的一个例子。
处理空间S的压力： 100mTorr(13.33Pa)
来自高频电源58的电力： 30W
微波发生器16的电力： 1800W
第1处理气体的流量：
Ar气体： 1000sccm
CH3F气体： 6sccm
H2气体： 30sccm
来自导管36的气体与来自导管42的气体的流量比(来自导管36的气体的流量/来自导管42的气体的流量)： 95/5
处理时间： 300秒
在一实施方式的被处理基体的处理方法中，在接下来的工序S3中，从在工序S2中蚀刻后的被处理基体W去除残留物。在工序S3中去除的残留物源自在工序S2中使用的第1处理气体所含有的碳和氟。即，该残留物是含有碳和氟的化合物。在该工序S3中，将蚀刻后的被处理基体W载置在载置台14上，向该处理容器12内供给不含有氧而含有氮和氢的第2处理气体，并在该处理容器12内生成等离子体。
在一实施方式中，在工序S3中，将H2气体自气体供给部G2和气体供给部G6供给至处理容器12内，并将N2气体自气体供给部G4和气体供给部G8供给至处理容器12内。另外，在工序S3中，将微波自天线18经由电介质窗20导入至处理空间S。由此，在处理容器12内的处理空间S内产生等离子体。利用工序S3的处理而在处理容器12内产生氮自由基和氢自由基。氮自由基与残留物所含有的碳相结合，氢自由基与残留物所含有的氟相结合。因而，能够利用工序S3去除被处理基体W上的残留物。另外，在工序S3中，也能够使用不含有氧的第2处理气体来抑制产生含有Ni的残留物。
在一实施方式中，也可以是，在工序S2之后，在不将被处理基体W自处理容器12取出的情况下进行工序S3。由此，能够抑制氧进入到处理容器12内。因而，能够更加有效地抑制产生含有Ni的残留物。
以下，表示利用等离子体处理装置10实施工序S3的情况下的处理条件的一个例子。
处理空间S的压力： 20mTorr(2.666Pa)
来自高频电源58的电力： 0W
微波发生器16的电力： 2000W
第2处理气体的流量：
N2气体： 200sccm
H2气体： 200sccm
来自导管36的气体与来自导管42的气体的流量比(来自导管36的气体的流量/来自导管42的气体的流量)： 100/0
处理时间： 15秒
以下，参照图4。图4是表示图3所示的等离子体处理装置能够包括的控制部的图。在一实施方式中，等离子体处理装置10还能够包括控制部C10。等离子体处理装置10也可以在控制部C10的控制下实施上述工序S2和工序S3。控制部C10既可以是具有CPU和存储器这样的构成要件的计算机，也可以根据存储在存储器中的程序而对等离子体处理装置10的各构成要件发出控制信号。
更具体而言，在工序S2中，控制部C10对阀G1b、流量控制器G1c、阀G2b、流量控制器G2c、阀G3b、流量控制器G3c、阀G5b、流量控制器G5c、阀G6b、流量控制器G6c、阀G7b、流量控制器G7c发出控制信号而将第1处理气体供给至处理容器12内。另外，在工序S2中，控制部C10能够向微波发生器16发出控制信号而将微波供给至处理容器12内。另外，在工序S2中，控制部C10对高频电源58发出控制信号而调整来自高频电源58的电力，并能够对排气装置56发出控制信号而调整处理容器12内的处理空间S的真空度。
另外，在工序S3中，控制部C10能够对阀G2b、流量控制器G2c、阀G4b、流量控制器G4c、阀G6b、流量控制器G6c、阀G8b、流量控制器G8c发出控制信号而将第2处理气体供给至处理容器12内。另外，在工序S2中，控制部C10能够对微波发生器16发出控制信号而将微波供给至处理容器12内。另外，在工序S2中，控制部C10能够对高频电源58发出控制信号而调整来自高频电源58的电力，并能够对排气装置56发出控制信号而调整处理容器12内的处理空间S的真空度。
以下，说明另一实施方式。图5是表示该实施方式的被处理基体的处理方法的流程图。在图5所示的实施方式的被处理基体的处理方法中，首先，与图1的工序S1同样地，在处理容器内准备被处理基体。在该实施方式中，被处理基体能够是图2所示的被处理基体W。另外，在该实施方式中，能够使用与图3所示的等离子体处理装置10相同的等离子体处理装置。但是，在图5所示的实施方式的被处理基体的处理方法中，作为自气体供给部G2和气体供给部G6或者气体供给部G4和气体供给部G8供给的气体，供给氧气、例如O2气体。
接着，在图5所示的实施方式的被处理基体的处理方法的工序S4中，对被处理基体W实施氧化处理。在该工序S4中，通过在处理容器内产生氧等离子体，能够使含有硅化镍的层、例如被处理基体W的层116和层118的表面氧化。在该实施方式中，在工序S4中，自气体供给部G2和气体供给部G4或者气体供给部G6和气体供给部G8将氧气供给至处理容器12内，从而在该处理容器12内产生等离子体。另外，在该实施方式中，在工序S4中，也可以将Ar气体自气体供给部G3和气体供给部G7供给至处理空间S内。
此处，以下，表示利用等离子体处理装置10实施工序S4的情况下的处理条件的一个例子。
处理空间S的压力： 20mTorr～100mTorr
来自高频电源58的电力： 0～100W
微波发生器16的电力： 3kW(13.56MHz)
第1处理气体的流量：
供给气体的流量：
氧气(O2气体)：350sccm、或者
氧气(O2气体)：350sccm、Ar气体：350sccm
处理时间： 30秒
接着，在图5所示的实施方式的被处理基体的处理方法的工序S5中，对含有氮化硅的层、例如第2侧壁间隔层112进行蚀刻。通过工序S5中的蚀刻，能够部分或完全地去除第2侧壁间隔层112。
在工序S5中，自等离子体处理装置10的气体供给部G1和气体供给部G5向处理容器12内供给含有碳和氟的气体，并在该处理容器12内生成等离子体。另外，在工序S5中，也可以将Ar气体自气体供给部G3和气体供给部G7供给至处理空间S内。
此处，以下，表示利用等离子体处理装置10实施工序S5的情况下的处理条件的一个例子。
处理空间S的压力： 100mTorr(13.33Pa)
来自高频电源58的电力： 30W
微波发生器16的电力： 1800W
供给气体的流量：
Ar气体： 1000sccm
CH3F气体或CH2F2气体： 6sccm
来自导管36的气体与来自导管42的气体的流量比(来自导管36的气体的流量/来自导管42的气体的流量)： 95/5
在以上说明的图5的被处理基体的处理方法中，由于在对含有氮化硅的层、例如层112进行蚀刻之前，含有硅化镍的层、例如层116和层118的表面已被氧化，因此，在对含有氮化硅的层进行蚀刻时，能够抑制产生源自含有硅化镍的层所含有的Ni的残留物。
以上，说明了各种实施方式，但并不限定于上述实施方式，而能够进行各种变形。例如，能够在一实施方式的被处理基体的处理方法中使用的等离子体处理装置并不限定于微波等离子体处理装置，也可以是平行平板型的等离子体处理装置等任意的等离子体处理装置。
附图标记说明
10、等离子体处理装置；12、处理容器；14、载置台；16、微波发生器；18、天线；20、电介质窗；28、同轴波导管；30、缝隙板；32、电介质板；34、冷却套；36、导管；41、喷射器；42、导管；56、排气装置；58、高频电源；C10、控制部；G1～G8、气体供给部；W、被处理基体；100、基板；102、绝缘膜；104、栅电极；108、低浓度扩散区域；110、第1侧壁间隔层；112、第2侧壁间隔层(含有氮化硅的层)；114、高浓度扩散区域；116、118、硅化镍层。

Claims (6)

1.一种被处理基体的处理方法，其中，
该被处理基体的处理方法包括以下工序：
在处理容器内准备被处理基体的工序，该被处理基体的含有硅化镍的第1层和含有氮化硅的第2层暴露于该被处理基体的表面；以及
对上述第2层进行蚀刻的工序，在该蚀刻工序中，向上述处理容器内供给不含有氧而含有碳和氟的第1处理气体，并在该处理容器内产生等离子体，其中，该被处理基体的处理方法还包括自在上述蚀刻工序中进行蚀刻后的上述被处理基体去除残留物的工序，在该工序中，向上述处理容器内供给不含有氧而含有氮和氢的第2处理气体，并在该处理容器内产生等离子体。
2.根据权利要求1所述的被处理基体的处理方法，其中，
上述第1处理气体还含有氢。
3.根据权利要求2所述的被处理基体的处理方法，其中，
上述第1处理气体含有H2气体。
4.根据权利要求1所述的被处理基体的处理方法，其中，
在上述蚀刻工序之后，在不将上述被处理基体自上述处理容器取出的情况下进行上述去除残留物的工序。
5.根据权利要求1所述的被处理基体的处理方法，其中，
上述第2处理气体含有H2气体和N2气体。
6.一种被处理基体的处理方法，其中，
该被处理基体的处理方法包括以下工序：
在处理容器内准备被处理基体的工序，该被处理基体的含有硅化镍的第1层和含有氮化硅的第2层暴露于该被处理基体的表面；
在上述处理容器内使上述第1层的表面氧化的工序；以及
对上述第2层进行蚀刻的工序，在该蚀刻工序中，向上述处理容器内供给含有碳和氟的第1处理气体，并在该处理容器内产生等离子体。
CN201280066942.9A 2012-01-25 2012-11-09 被处理基体的处理方法 Expired - Fee Related CN104054163B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012013360A JP5520974B2 (ja) 2012-01-25 2012-01-25 被処理基体の処理方法
JP2012-013360 2012-01-25
PCT/JP2012/079140 WO2013111420A1 (ja) 2012-01-25 2012-11-09 被処理基体の処理方法

Publications (2)

Publication Number Publication Date
CN104054163A CN104054163A (zh) 2014-09-17
CN104054163B true CN104054163B (zh) 2016-08-17

Family

ID=48873162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280066942.9A Expired - Fee Related CN104054163B (zh) 2012-01-25 2012-11-09 被处理基体的处理方法

Country Status (6)

Country Link
US (1) US9728417B2 (zh)
JP (1) JP5520974B2 (zh)
KR (1) KR102003058B1 (zh)
CN (1) CN104054163B (zh)
TW (1) TWI597774B (zh)
WO (1) WO2013111420A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575946A (zh) 2014-10-16 2016-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
WO2017062424A1 (en) 2015-10-05 2017-04-13 Bvw Holding Ag Low normal force retracting device comprising a microstructured surface
KR102523717B1 (ko) * 2016-05-29 2023-04-19 도쿄엘렉트론가부시키가이샤 선택적 실리콘 질화물 에칭 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054703A (zh) * 2009-10-28 2011-05-11 中国科学院微电子研究所 一种无cmp的适用于后栅工艺的平坦化制备工艺

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6120697A (en) * 1997-12-31 2000-09-19 Alliedsignal Inc Method of etching using hydrofluorocarbon compounds
JPH11204455A (ja) * 1998-01-13 1999-07-30 Sony Corp 半導体装置の製造方法
JP4237332B2 (ja) * 1999-04-30 2009-03-11 株式会社東芝 半導体装置の製造方法
US20040018715A1 (en) * 2002-07-25 2004-01-29 Applied Materials, Inc. Method of cleaning a surface of a material layer
US6706640B1 (en) * 2002-11-12 2004-03-16 Taiwan Semiconductor Manufacturing Co., Ltd Metal silicide etch resistant plasma etch method
US7354867B2 (en) * 2005-02-03 2008-04-08 International Business Machines Corporation Etch process for improving yield of dielectric contacts on nickel silicides
JP4541193B2 (ja) * 2005-03-08 2010-09-08 東京エレクトロン株式会社 エッチング方法
US7452823B2 (en) * 2005-03-08 2008-11-18 Tokyo Electron Limited Etching method and apparatus
JP2006261216A (ja) * 2005-03-15 2006-09-28 Matsushita Electric Ind Co Ltd 半導体装置の形成方法
JP2006339327A (ja) 2005-06-01 2006-12-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US8399360B1 (en) * 2005-11-17 2013-03-19 Cypress Semiconductor Corporation Process for post contact-etch clean
US7390754B2 (en) * 2006-07-20 2008-06-24 United Microelectronics Corp. Method of forming a silicide
JP5181466B2 (ja) * 2006-11-16 2013-04-10 ソニー株式会社 半導体装置の製造方法および半導体装置
JP2010171327A (ja) * 2009-01-26 2010-08-05 Toshiba Corp 半導体装置の製造方法
JP2011018719A (ja) * 2009-07-08 2011-01-27 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP5595716B2 (ja) * 2009-11-18 2014-09-24 株式会社ディスコ 光デバイスウエーハの加工方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054703A (zh) * 2009-10-28 2011-05-11 中国科学院微电子研究所 一种无cmp的适用于后栅工艺的平坦化制备工艺

Also Published As

Publication number Publication date
US20150017811A1 (en) 2015-01-15
WO2013111420A1 (ja) 2013-08-01
TW201349338A (zh) 2013-12-01
KR102003058B1 (ko) 2019-07-24
JP5520974B2 (ja) 2014-06-11
JP2013153075A (ja) 2013-08-08
TWI597774B (zh) 2017-09-01
US9728417B2 (en) 2017-08-08
KR20140119011A (ko) 2014-10-08
CN104054163A (zh) 2014-09-17

Similar Documents

Publication Publication Date Title
US20200411656A1 (en) Horizontal gate all around device nanowire air gap spacer formation
US10177227B1 (en) Method for fabricating junctions and spacers for horizontal gate all around devices
TWI695436B (zh) 以高密度低能量電漿進行半導體表面的介面處理
WO2011108663A1 (ja) プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置
JP6566430B2 (ja) 基板処理方法
TW200411766A (en) Method for fabricating an ultra shallow junction of a field effect transistor
TW201025446A (en) Selective etching of silicon nitride
TWI618152B (zh) 基板上三維結構之層的含氨電漿氮化
CN103975423A (zh) 形成半导体器件的方法
US8835320B2 (en) Etching method and device
TWI727389B (zh) 使用自組裝單層的選擇性沉積的方法
CN110504170A (zh) 制作半导体结构的方法
CN104054163B (zh) 被处理基体的处理方法
KR20170058282A (ko) 고 쓰루풋을 갖는 초고 선택성 폴리실리콘 에칭
JP2022513260A (ja) ３ｄｎａｎｄ応用のためのメモリセルの製造
TW202119605A (zh) 用於記憶體應用的垂直電晶體製造
JP2024020242A (ja) メモリ用途のための垂直トランジスタの作製
CN110164765B (zh) 蚀刻方法和等离子体处理装置
TW201415540A (zh) 電漿處理方法及電漿處理裝置
US20170125517A1 (en) Method of corner rounding and trimming of nanowires by microwave plasma
TWI633600B (zh) 半導體元件之製造方法
JP4852261B2 (ja) シリコン化合物の形成方法
CN112530799A (zh) 蚀刻氧化硅膜的方法及等离子体处理装置
KR20160051653A (ko) 유기막을 에칭하는 방법
TWI845590B (zh) 記憶體單元裝置和半導體結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160817

Termination date: 20201109