KR20170058282A - 고 쓰루풋을 갖는 초고 선택성 폴리실리콘 에칭 - Google Patents

고 쓰루풋을 갖는 초고 선택성 폴리실리콘 에칭 Download PDF

Info

Publication number
KR20170058282A
KR20170058282A KR1020160148249A KR20160148249A KR20170058282A KR 20170058282 A KR20170058282 A KR 20170058282A KR 1020160148249 A KR1020160148249 A KR 1020160148249A KR 20160148249 A KR20160148249 A KR 20160148249A KR 20170058282 A KR20170058282 A KR 20170058282A
Authority
KR
South Korea
Prior art keywords
wafer
species
remote plasma
polysilicon
layer
Prior art date
Application number
KR1020160148249A
Other languages
English (en)
Inventor
덩리앙 양
콰메 이슨
파이살 야큐브
박준홍
Original Assignee
노벨러스 시스템즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/938,635 external-priority patent/US10283615B2/en
Application filed by 노벨러스 시스템즈, 인코포레이티드 filed Critical 노벨러스 시스템즈, 인코포레이티드
Publication of KR20170058282A publication Critical patent/KR20170058282A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

웨이퍼 상의 폴리실리콘을 제거하기 위한 방법들 및 장치들이 제공되고, 웨이퍼는 나이트라이드 층, 로우-k 유전체 층, 옥사이드 층, 및 다른 막들을 포함할 수 있다. 수소계 종 및 불소계 종의 플라즈마는 리모트 플라즈마 소스에서 생성되고, 고체 부산물의 형성을 제한하도록 웨이퍼는 상대적으로 저온에서 플라즈마에 노출된다. 일부 구현예들에서, 웨이퍼는 약 60 ℃ 이하의 온도로 유지된다. 폴리실리콘 층은 매우 높은 에칭 레이트로 제거되고, 나이트라이드 층 및 옥사이드 층에 대한 폴리실리콘의 선택도는 매우 높다. 일부 구현예들에서, 웨이퍼는 웨이퍼에 걸쳐 복수의 상이한 온도들을 규정하도록 구성된 복수의 열적 존들을 갖는 웨이퍼 지지부 상에 지지된다.

Description

고 쓰루풋을 갖는 초고 선택성 폴리실리콘 에칭{ULTRAHIGH SELECTIVE POLYSILICON ETCH WITH HIGH THROUGHPUT}
본 개시는 일반적으로 웨이퍼 상의 폴리실리콘의 에칭에 관련되고, 보다 구체적으로 고 선택도로 웨이퍼 상의 폴리실리콘의 플라즈마-기반 에칭에 관련된다.
플라즈마-기반 에칭은 반도체 디바이스 및 집적 회로들의 제조 시 중요한 프로세싱 단계일 수 있다.
통상적으로, 폴리실리콘의 제거는 습식 또는 건식 RIE (reactive-ion-etch) 프로세스들을 사용하여 수행될 수 있다. 그러나, 폴리실리콘을 제거하기 위한 습식 에칭 프로세스는 폴리실리콘의 저 에칭 레이트를 발생시킬 수 있고, 이는 저 쓰루풋을 야기한다. 게다가, 폴리실리콘을 제거하기 위한 습식 에칭 프로세스는 건식 에칭 프로세스들만큼 다른 재료들에 대한 고 선택도를 달성하지 못할 수도 있다. 건식 RIE 프로세스는 적어도 부분적으로 외부 바이어스를 사용하여 이온 방향 및 에너지를 제어하기 위한 복잡한 하드웨어로 인해 보다 큰 비용을 발생시킬 수 있다. 이에 더하여, 건식 RIE 프로세스의 사용은 이온 플럭스들 및 광자 플럭스들로의 노출로 인해 주변 구조체들을 손상시킬 수 있다. 주변 구조체들은 예를 들어, 노출된 나이트라이드들 및/또는 옥사이드들로 이루어진 측벽들일 수 있다. 이러한 주변 구조체들은 로우-k 유전체 재료들, 실리콘 나이트라이드 (Si3N4), 티타늄 나이트라이드 (TiN), 및 열적 실리콘 옥사이드를 포함하는 실리콘 옥사이드 (SiO2) 를 포함할 수 있다.
또한, 실리콘 및 금속들을 함유하는 반도체 웨이퍼들을 포함하는, 표면들 상의 천연 옥사이드 층의 존재는 이러한 재료들의 패터닝에 부정적으로 영향을 줄 수 있다. 이는 반도체 칩들, 메모리 디바이스들, 또는 로직 디바이스들의 제조 시 중요한 부분일 수 있다. 예를 들어, 폴리실리콘 상의 천연 옥사이드 층은 폴리실리콘의 에칭의 균일도를 실질적으로 억제하고 감소시킬 수 있다. 실리콘-함유 표면이 환경 조건들 또는 산소에 노출될 때 천연 옥사이드 층이 형성될 수도 있다.
통상적으로, 천연 옥사이드들의 제거는 희불산 (HF) 으로 천연 옥사이드를 처리하는 것과 같은 습식 프로세스들을 사용하여 수행될 수 있다. 그러나, 천연 옥사이드들을 제거하기 위한 습식 에칭 프로세스의 사용은 비용이 많이 들 수도 있고, 심각한 안전 우려들을 제기할 수도 있고, 다른 재료들에 대한 고 선택도를 달성하지 못할 수도 있고, 그리고 폴리실리콘을 에칭하기 전에 천연 옥사이드로 하여금 재성장하게 하는 환경 조건들로의 부가적인 노출을 유발할 수도 있다. 습식 프로세스들은 또한 고 종횡비 피처들을 수반하는 디바이스들에 대해 문제가 될 수도 있다.
본 개시는 웨이퍼로부터 폴리실리콘 층을 제거하는 방법에 관한 것이다. 방법은 폴리실리콘 층을 갖는 웨이퍼를 제공하는 단계, 수소계 종 및 불소계 종을 포함하는 에천트를 리모트 플라즈마 소스 내로 흘리는 단계로서, 수소계 종의 농도는 불소계 종의 농도보다 높은, 수소계 종 및 불소계 종을 포함하는 에천트를 흘리는 단계, 리모트 플라즈마 소스 내에서 리모트 플라즈마를 생성하는 단계로서, 리모트 플라즈마는 수소계 종 및 불소계 종의 라디칼들을 포함하는, 리모트 플라즈마를 생성하는 단계, 및 폴리실리콘 층을 제거하기 위해 리모트 플라즈마에 웨이퍼를 노출하는 단계로서, 리모트 플라즈마로의 노출 동안 웨이퍼는 웨이퍼에 고체 부산물 잔여물이 실질적으로 없는 (free) 온도 범위 내로 유지되는, 웨이퍼를 노출하는 단계를 포함한다.
일부 구현예들에서, 웨이퍼는 노출된 나이트라이드 구조체 및/또는 옥사이드 구조체를 포함한다. 일부 구현예들에서, 나이트라이드 구조체 및/또는 옥사이드 구조체에 대한 폴리실리콘의 선택도는 폴리실리콘 층의 제거 동안 약 500:1 초과이다. 일부 구현예들에서, 수소계 종은 수소 또는 암모니아를 포함하고, 그리고 불소계 종은 질소 트리플루오라이드 또는 탄소 테트라플루오라이드를 포함한다. 일부 구현예들에서, 온도 범위는 약 60 ℃ 미만이다. 일부 구현예들에서, 웨이퍼는 약 5 Torr 미만의 압력을 갖는 챔버 내에서 리모트 플라즈마에 노출된다. 일부 구현예들에서, 웨이퍼에 걸쳐 복수의 상이한 온도들을 규정하도록 구성된 복수의 열적 존들을 갖는 정전 척 상에 웨이퍼가 지지된다. 일부 구현예들에서, 폴리실리콘 층은 분 당 약 2000 Å 초과의 에칭 레이트로 제거된다. 일부 구현예들에서, 불소계 종의 농도는 약 0.7 볼륨％ 내지 약 10 볼륨％이고, 수소계 종의 농도는 약 50 볼륨％ 초과이다. 일부 구현예들에서, 에천트는 불소계 종과 상이한 개질 가스 종을 더 포함하고, 개질 가스 종은 질소 트리플루오라이드, 탄소 테트라플루오라이드, 플루오로메탄, 및 설퍼 헥사플루오라이드 중 적어도 하나를 포함한다. 일부 구현예들에서, 웨이퍼는 정전 척 상에 지지되고, 천연 옥사이드 층을 더 포함하고, 방법은, 리모트 플라즈마 소스와 정전 척 사이에 적어도 불소계 에천트의 용량 결합 플라즈마를 생성하도록 정전 척에 바이어스를 인가하는 단계, 및 천연 옥사이드 층을 제거하기 위해 용량 결합 플라즈마에 웨이퍼를 노출하는 단계로서, 천연 옥사이드 층의 제거는 폴리실리콘 층의 제거와 인시츄로 수행되는, 웨이퍼를 노출하는 단계를 더 포함한다.
본 개시는 또한 웨이퍼로부터 폴리실리콘 층을 제거하기 위한 장치에 관한 것이다. 장치는, 플라즈마 에칭 챔버를 포함하고, 플라즈마 에칭 챔버는, 리모트 플라즈마 소스 및 리모트 플라즈마 소스 외부의, 웨이퍼를 지지하기 위한 웨이퍼 지지부로서, 웨이퍼는 폴리실리콘 층과 옥사이드 층 및 나이트라이드 층 중 적어도 하나를 포함하는, 웨이퍼 지지부를 포함한다. 장치는 (a) 수소계 종 및 불소계 종을 포함하는 에천트를 리모트 플라즈마 소스 내로 흘리는 단계로서, 수소계 종의 농도는 불소계 종의 농도보다 높은, 수소계 종 및 불소계 종을 포함하는 에천트를 흘리는 단계, (b) 리모트 플라즈마 소스 내에서 리모트 플라즈마를 생성하는 단계로서, 리모트 플라즈마는 수소계 종 및 불소계 종의 라디칼들을 포함하는, 리모트 플라즈마를 생성하는 단계, 및 (c) 폴리실리콘 층을 제거하기 위해 리모트 플라즈마에 웨이퍼를 노출하는 단계로서, 리모트 플라즈마로의 노출 동안 웨이퍼는 웨이퍼에 고체 부산물 잔여물이 실질적으로 없는 온도 범위 내로 유지되는, 웨이퍼를 노출하는 단계를 수행하기 위한 인스트럭션들을 제공하도록 구성되는 제어기를 더 포함한다.
일부 구현예들에서, 장치는 웨이퍼 지지부와 리모트 플라즈마 소스 사이의 샤워헤드를 더 포함하고, 플라즈마 에칭 챔버는 리모트 플라즈마 소스 내에서 유도 결합 플라즈마를 생성하도록 구성되고, 그리고 플라즈마 에칭 챔버는 웨이퍼 지지부와 샤워헤드 사이에서 용량 결합 플라즈마를 생성하도록 구성된다. 일부 구현예들에서, 웨이퍼 지지부는 웨이퍼에 걸쳐 복수의 상이한 온도들을 규정하도록 구성된 복수의 열적 존들을 포함한다. 일부 구현예들에서, 온도 범위는 약 60 ℃ 미만이다. 일부 구현예들에서, 에천트는 불소계 종과 상이한 개질 가스 종을 더 포함하고, 개질 가스 종은 질소 트리플루오라이드, 탄소 테트라플루오라이드, 플루오로메탄, 및 설퍼 헥사플루오라이드 중 적어도 하나를 포함한다. 일부 구현예들에서, 웨이퍼는 폴리실리콘 층 상의 천연 옥사이드 층을 포함하고, 제어기는 리모트 플라즈마 소스와 웨이퍼 지지부 사이에 적어도 불소계 에천트의 용량 결합 플라즈마를 생성하도록 웨이퍼 지지부에 바이어스를 인가하는 단계, 및 천연 옥사이드 층을 제거하기 위해 용량 결합 플라즈마에 웨이퍼를 노출하는 단계로서, 천연 옥사이드 층의 제거는 폴리실리콘 층의 제거와 인시츄로 수행되는, 웨이퍼를 노출하는 단계를 수행하기 위한 인스트럭션들로 더 구성된다.
이들 및 다른 실시예들은 도면들을 참조하여 이하에 더 기술된다.
도 1은 복수의 수직 구조체들을 갖고 하부 층 위에 폴리실리콘 층을 갖는 구조체의 예의 단면을 예시한다.
도 2는 폴리실리콘 층 및 폴리실리콘 층 위의 천연 실리콘 옥사이드 층을 갖는 구조체의 예의 단면을 예시한다.
도 3a는 예시적인 finFET (fin field-effect transistor) 구조체의 일부의 3차원 개략 대표도를 예시한다.
도 3b는 폴리실리콘을 에칭한 후 도 3a의 예시적인 finFET 구조체의 확대도를 예시한다.
도 3c는 폴리실리콘을 에칭한 후 도 3a의 예시적인 finFET 구조체의 또 다른 확대도를 예시한다.
도 4a는 폴리실리콘을 에칭한 후 염 잔여물을 갖는 디바이스 구조체의 단면 개략도를 도시한다.
도 4b는 폴리실리콘을 에칭한 후 염 잔여물이 없는 (free) 디바이스 구조체의 단면 개략도를 도시한다.
도 5a 내지 도 5c는 다양한 온도 레짐들에서 암모늄 헥사플루오로실리케이트 ((NH4)2SiF6) 를 검출하기 위한 진동 피크들을 갖는 FTIR (Fourier-Transform infrared spectroscopy) 그래프들을 도시한다.
도 6은 웨이퍼로부터 폴리실리콘을 제거하기 위한 예시적인 프로세스의 흐름도를 도시한다.
도 7은 온도의 함수로서 폴리실리콘 에칭 레이트를 도시하는 그래프를 예시한다.
도 8a는 예시적인 단일-존 정전 척에 대한 웨이퍼 상의 폴리실리콘 에칭 균일도를 도시한다.
도 8b는 예시적인 멀티-존 정전 척에 대한 웨이퍼 상의 폴리실리콘 에칭 균일도를 도시한다.
도 9는 웨이퍼로부터 천연 옥사이드 및 폴리실리콘을 제거하기 위한 예시적인 프로세스의 흐름도를 예시한다.
도 10은 웨이퍼로부터 폴리실리콘을 제거하는 프로세스를 수행하기 위한 플라즈마 프로세싱 장치의 개략도를 도시한다.
도입
이하의 기술에서, 다수의 구체적인 상세들이 제시된 개념들의 전체적인 이해를 제공하기 위해 언급된다. 제시된 개념들은 이들 구체적인 상세들 중 일부 또는 전부 없이도 실시될 수도 있다. 다른 예들에서, 공지의 프로세스 동작들은 기술된 개념들을 불필요하게 모호하게 하지 않도록 상세히 기술되지 않았다. 일부 개념들이 구체적인 실시예들과 함께 기술될 것이지만, 이는 이들 실시예들을 제한하는 것으로 의도되지 않는다는 것이 이해될 것이다.
플라즈마-기반 에칭은 집적 회로들의 제조 시 사용될 수 있다. 다양한 기술 노드들에 대해, 예컨대 1x-㎚ 또는 2x-㎚ 노드에서, 메모리-디바이스 스택들과 같은 구조체들을 위한 새로운 부류들의 재료들은 굉장한 장점들을 제안할 수 있다. 특정한 층의 에칭과 같은 제조 프로세스들은 이러한 새로운 재료들 한편, 또한 고 효율 에칭에 대해 상대적으로 유순해야 (benign) 할 수도 있다. 고 쓰루풋을 위한 고 효율로 폴리실리콘과 같은 특정한 재료들의 에칭을 달성하는 것이 바람직할 수도 있지만, 디바이스 성능에 부정적으로 영향을 주는 것을 방지하기 위해 주변의 노출된 재료들로의 손실을 최소화하는 것이 또한 바람직할 수도 있다.
리모트 또는 다운스트림 플라즈마는 주변 재료들의 손실을 최소화하는 동안 수용가능한 에칭 레이트들을 제공할 수 있다. 일부 구현예들에서, 예를 들어, 재료들은 Si3N4 및/또는 TiN을 포함할 수 있다. Si3N4은 스페이서들, 라이너들, 및/또는 에칭 정지층들로서 사용될 수 있고, TiN은 금속-게이트 구조체들 또는 전극들로서 사용될 수 있다. 리모트 또는 다운스트림 플라즈마는, 이온 충격 손상, 대전 손상, 및 고 플럭스의 에너제틱 (energetic) 광자들에 의한 디펙트들을 포함하여 직접 플라즈마 노출에 의해 유발된 손상을 최소화할 수 있는 조건들을 제공할 수 있다.
디바이스 구조체
도 1은 폴리실리콘 층을 갖는 디바이스의 예의 단면을 예시한다. 도 1의 디바이스 구조체 (100) 에 예시된 바와 같이, 폴리실리콘 층 (110) 은 Si3N4를 포함할 수 있는, 하부 층 (120) 위에 있을 수 있다. 폴리실리콘 층 (110) 은 또한 각각 예를 들어 TiN 및/또는 Si3N4를 포함할 수 있는 복수의 수직 구조체들 (130) 에 의해 분리될 수 있다. 일부 구현예들에서, 폴리실리콘 층 (110) 은 어닐링되는 폴리실리콘을 포함할 수 있다. 어닐링된 폴리실리콘은 보다 결정성일 수 있고 어닐링되지 않은 폴리실리콘보다 릴랙싱될 (relaxed) 수 있고, 그리고 어닐링되지 않은 폴리실리콘과 상이한 레이트로 에칭될 수 있다. 폴리실리콘 층 (110) 은 임의의 수의 상이한 재료들에 의해 둘러싸이고 그리고/또는 분리될 수 있다는 것이 당업자에 의해 이해될 것이다.
도 1의 예에서, 디바이스 구조체 (100) 는 메모리 디바이스 또는 로직 디바이스일 수도 있다. 하부 Si3N4 층 (120) 은 에칭 정지 층으로서 기능할 수 있고, TiN 및 Si3N4 수직 구조체들 (130) 은 전극들일 수 있다. 일부 구현예들에서, 폴리실리콘 층 (110) 이 에칭되고, 이어서 TiN 수직 구조체와 Si3N4 수직 구조체 (130) 사이에 커패시터를 생성하도록 TiN 수직 구조체와 Si3N4 수직 구조체 (130) 간의 공간은 유전체 재료로 충진된다.
도 1의 예에서, 폴리실리콘 층 (110) 의 두께는 약 1 ㎛ 내지 약 2 ㎛, 예컨대 약 1.10 ㎛ 내지 약 1.35 ㎛일 수 있다. 이에 더하여, TiN 수직 구조체와 Si3N4 수직 구조체 (130) 는 또한 약 1 ㎛ 내지 약 2 ㎛, 예컨대 약 1.10 ㎛ 내지 약 1.35 ㎛일 수 있다. 메모리 또는 로직 디바이스 구조체 (100) 는 가변하는 두께들 및 배향들을 가질 수 있다는 것이 당업자에게 이해될 것이다.
도 1의 예에서, 폴리실리콘 및 다른 피처들의 치수들은 애플리케이션 및 기술 노드에 따를 수 있다. 일부 구현예들에서, 제거할 폴리실리콘의 두께는 약 1.3 ㎛일 수 있고, 이는 2x-㎚ 노드에 대응할 수 있다. 2x-㎚인 기술 노드에 대해, 이 두께는 약 22 ㎚ 이하의 피처들 (예를 들어, 게이트 폭) 에 대응할 수 있다. 일부 구현예들에서, 제거할 폴리실리콘의 두께는 약 1.5 ㎛일 수 있고, 이는 1x-㎚ 노드에 대응할 수 있다. 1x-㎚ 노드인 기술 노드에 대해, 이 두께는 약 16 ㎚ 이하의 피처들 (예를 들어, 게이트 폭) 에 대응할 수 있다.
폴리실리콘 또는 임의의 다른 실리콘-함유 구조체의 제거는 천연 옥사이드들의 존재에 의해 저해될 수 있다. 환경 조건들 또는 산소에 노출될 때 천연 실리콘 옥사이드 층이 폴리실리콘 층 또는 다른 실리콘-함유 층 상에 형성될 수 있다. 도 2는 폴리실리콘 층 위의 천연 실리콘 옥사이드 층을 갖는 구조체의 예의 단면을 예시한다.
도 2에서, 디바이스 구조체 (200) 는 앞서 도 1에 제공된 디바이스 구조체 (100) 와 유사할 수 있다. 폴리실리콘 층 (210) 은 각각 TiN 및/또는 Si3N4를 포함할 수 있는 수직 구조체들 (230) 에 의해 분리될 수 있다. 폴리실리콘 층 (210) 은 또한 Si3N4를 포함할 수 있는, 하부 층 (220) 위에 배치될 수 있다. 일부 구현예들에서 디바이스 구조체 (200) 는 메모리 디바이스 또는 로직 디바이스일 수 있고, 여기서 하부 층 (220) 은 에칭 정지층이고 그리고 수직 구조체들 (230) 은 전극들이다. 천연 실리콘 옥사이드 층 (240) 은 폴리실리콘 층 (210) 위에 형성될 수 있다. 일부 구현예들에서, 산소-함유 층 (예를 들어, 실리콘 옥시나이트라이드) 은 수직 구조체들 (230) 의 Si3N4 상에 형성될 수 있다.
산소가 실리콘-함유 구조체의 표면에서 실리콘과 반응할 때, 천연 실리콘 옥사이드 층 (240) 이 형성될 수 있다. 천연 실리콘 옥사이드 층 (240) 은 약 5 Å 내지 약 50 Å, 또는 약 10 Å 내지 약 30 Å의 두께를 가질 수 있다. 천연 실리콘 옥사이드 층 (240) 은 의도적으로 제조되거나 합성되지 않지만, 산화제를 함유하는 모든 분위기로의 노출 시 형성되기 때문에, 천연 실리콘 옥사이드 층 (240) 의 구조체는 불균일하고 매우 비정질일 수도 있다.
천연 실리콘 옥사이드 층 (240) 의 존재는 하부 재료들 상에서 화학 반응들을 수행하도록 시도할 때 화학 반응들을 저해할 수 있다. 구체적으로, 천연 실리콘 옥사이드 층 (240) 은 폴리실리콘 층 (210) 의 에칭을 저해할 수 있고, 폴리실리콘 제거의 불균일도를 억제하고 상승시킨다. 이는 쓰루풋 및 디바이스 성능에 부정적으로 영향을 줄 수 있다.
TiN 및/또는 Si3N4를 함유하는 수직 구조체들 (230) 과 같은, 주변 재료들의 최소 손실이 일어나는 동안 폴리실리콘 층 (210) 을 제거하기 전에 천연 실리콘 옥사이드 층 (240) 을 제거하는 것이 바람직하다. 일부 구현예들에서, 주변 재료들의 최소 손실이 일어나는 동안 천연 실리콘 옥사이드 층 (240) 및 폴리실리콘 층 (210) 양자를 제거하는 것이 바람직하다.
통상적으로, 웨이퍼 상 천연 실리콘 옥사이드 층의 제거는 희석 HF를 담는 욕 내로 웨이퍼를 딥핑 (dipping) 하고 이어서 추가 프로세싱을 위해 또 다른 반응 챔버로 이송하는 것과 같은 습식 에칭 프로세싱에 의해 달성된다. 이러한 습식 에칭 프로세스는 웨이퍼를 이송하는 동안 큐 (queue) 시간 동안 천연 옥사이드들로 하여금 재성장하게 하는 것, 상대적으로 높은 소유 비용, 및 독성이고, 위험하고, 환경 친화적이지 않은 용매들을 활용하는 것과 같은 몇몇 단점들을 가질 수 있다. 이에 더하여, 습식 프로세싱은 디바이스들에서 발견된 고 종횡비 구조체들의 무결성을 희생할 (compromise) 수도 있다. 그러나, 본 명세서에 기술된 개시된 구현예들은 고 선택도로 웨이퍼 상의 천연 실리콘 옥사이드 층을 제거하는 방법을 적용하고 건식 플라즈마 에칭 프로세스를 사용함으로써 단점들 중 적어도 일부를 완화시킬 수도 있다. 일부 예들에서, 천연 실리콘 옥사이드 층을 제거하기 위한 건식 플라즈마 에칭 프로세스는 폴리실리콘 에칭 프로세스와 인시츄로 수행될 수 있다.
도 3a는 예시적인 finFET (fin field-effect transistor) 구조체의 일부의 3차원 개략 대표도를 예시한다. finFET 구조체 (300) 는 반도체 웨이퍼 (305) 를 포함할 수 있다. 반도체 웨이퍼 (305) 는 실리콘으로 이루어진 복수의 fin들 (305a) 을 포함할 수 있다. 유전체 재료 (320), 예컨대 STI (shallow trench isolation) 옥사이드는 인접한 실리콘 fin들 (305a) 사이에 형성된다. 유전체 재료 (320) 는 저 유전체 옥사이드 재료, 예컨대 실리콘 옥사이드를 포함할 수 있다. 복수의 폴리실리콘 층들 (310) 이 유전체 재료 (320) 의 일부분들 위에 형성될 수도 있다. 일부 구현예들에서, 폴리실리콘 층들 (310) 은 실리콘 fin들 (305a) 에 수직인 폴리실리콘의 수직 구조체를 포함할 수도 있다. finFET 구조체 (300) 는 유전체 재료 (320) 상 및 폴리실리콘 층들 (310) 둘레에 형성된 실리콘 나이트라이드 라이너들 (330) 을 더 포함할 수 있다. finFET 구조체 (300) 는 실리콘 나이트라이드 라이너 (330) 및 실리콘 fin들 (305a) 위에 마스크 (340) 를 더 포함할 수 있다.
도 3b는 폴리실리콘 에칭 후에 도 3a의 예시적인 finFET 구조체의 확대도를 예시한다. 도 3c는 폴리실리콘 에칭 후에 도 3a의 예시적인 finFET 구조체의 또 다른 확대도를 예시한다. 건식 에칭 프로세스는 폴리실리콘 층들 (310) 을 선택적으로 제거할 수 있다. 건식 에칭 프로세스는 실리콘 fin들 (305a), 유전체 재료 (320), 및 실리콘 나이트라이드 라이너들 (330) 을 보호하는 옥사이드 박층 (미도시) 에 매우 선택적일 수 있다. 따라서, 건식 에칭 프로세스는 폴리실리콘을 효과적으로 제거할 수 있지만, 실리콘, 실리콘 옥사이드, 및 실리콘 나이트라이드를 보호하는 옥사이드 박층에 대해 선택적이다. 도 3b 및 도 3c에서, 건식 에칭 프로세스는 잔여물들 및 디펙트들 없이 실리콘 fin들 (305a), 유전체 재료 (320), 및 실리콘 나이트라이드 라이너들 (330) 을 남기면서 폴리실리콘 층들을 제거한다.
프로세스 조건들
본 개시는 노출된 나이트라이드 층 및/또는 옥사이드 층에 대해 고 선택성을 갖는 고 에칭 레이트로 폴리실리콘을 제거하는 방법에 관련된다. 방법은 폴리실리콘 층을 갖는 웨이퍼를 제공하는 단계를 포함한다. 일부 구현예들에서, 웨이퍼는 폴리실리콘 층 위에 천연 옥사이드 층 및 또한 나이트라이드 층 및 옥사이드 층 중 적어도 하나를 더 포함한다. 방법은 수소계 종 및 불소계 종을 포함하는 에천트를 리모트 플라즈마 소스 내로 흘리는 단계를 더 포함하고, 리모트 플라즈마 소스에서 수소계 종의 농도는 불소계 종의 농도보다 높다. 리모트 플라즈마가 리모트 플라즈마 소스 내에서 생성되고, 리모트 플라즈마는 수소계 종 및 불소계 종의 라디칼들을 포함한다. 웨이퍼는 폴리실리콘 층을 제거하기 위해 리모트 플라즈마에 노출되고, 리모트 플라즈마로의 노출 동안 웨이퍼에 고체 부산물 잔여물이 없는 온도 범위 내에 웨이퍼가 유지된다. 일부 구현예들에서, 폴리실리콘 층의 제거는 분 당 약 2000 Å 초과의 에칭 레이트 및 나이트라이드 층 및/또는 옥사이드 층에 대해 약 500:1 초과의 선택도로 수행된다.
웨이퍼는 임의의 반도체 웨이퍼, 부분적으로 집적된 회로, 인쇄 회로 기판, 또는 다른 적절한 워크피스를 포함할 수 있다. 프로세스 조건들은 웨이퍼 사이즈에 따라 가변될 수도 있다. 통상적으로, 많은 제조 설비들이 200-㎜ 웨이퍼들, 300-㎜, 또는 450-㎜ 웨이퍼들 용으로 구성된다. 본 명세서에 기술된 개시된 구현예들은 임의의 적합한 웨이퍼 사이즈, 예컨대 300-㎜ 및 450-㎜ 웨이퍼 기술들에 대해 동작하도록 구성된다.
일부 구현예들에서, 폴리실리콘의 제거는 도 10에 대해 기술된 플라즈마 프로세싱 장치 또는 플라즈마 반응기와 같은 리모트 플라즈마 소스를 갖는 플라즈마 프로세싱 장치에 의해 수행될 수 있다. 도 10에 기술된 플라즈마 반응기 내로 도입된 가스들은 애플리케이션에 따라 가변할 수 있다. 일부 구현예들에서, 에칭 반응은 수소계 에천트를 사용하여 수행될 수 있다. 수소계 에천트는 예를 들어, 수소 (H2) 를 포함할 수 있다. 또 다른 예는 암모니아 (NH3) 를 포함할 수 있다. 일부 실시예들에서, 에칭 반응은 H2와 불소계 종의 조합, 예컨대 질소 트리플루오라이드 (NF3), 탄소 테트라플루오라이드 (CF4), 또는 설퍼 헥사플루오라이드 (SF6) 를 사용하여 수행될 수 있다. H2 및 NF3와 같은 가스들은 비독성이고, 일반적으로 분위기에 대해 부정적인 영향을 갖지 않는다.
에천트로서 수소계 종을 사용하여 폴리실리콘을 효과적으로 에칭하는 한편, 다른 노출된 재료들, 예컨대 TiN, Si3N4, 및 SiO2의 산화 및 손실을 최소화하는 환원제로서 작용한다. 산소와 같은 산화제는 폴리실리콘의 에칭 레이트를 상승시킬 수도 있지만 또한 다른 노출된 재료들을 산화시키고 손실들을 상승시킬 수도 있다. 에천트로서 수소계 종과 함께 불소계 종을 첨가하는 것은 폴리실리콘의 에칭 레이트를 상승시킬 수 있지만, 불소계 종이 특정한 한계를 초과한다면, 다른 노출된 재료들에 대한 손실들도 상승시킬 수 있다.
본 명세서에서 앞서 논의된 바와 같이, 수소계 종은 H2 또는 NH3를 포함할 수 있고, 불소계 종은 NF3, CF4, 또는 SF6를 포함할 수 있다. 불소계 종의 다른 예들은 헥사플루오로에탄 (C2F6), 트리플루오로메탄 (CHF3), 디플루오로메탄 (CH2F2), 플루오로메탄 (CH3F), 옥토플루오로프로판 (C3F8), 옥토플루오로사이클로부탄 (C4F8), 옥토플루오로[1-]부탄 (C4F8), 옥토플루오로[2-]부탄 (C4F8), 옥토플루오로이소부틸렌 (C4F8), 불소 (F2), 등을 포함할 수 있다. 플라즈마 반응기는 라디칼들, 이온들 및 다른 플라즈마-활성 종을 형성하도록 수소계 종 및 불소계 종을 활성화할 수 있다. 플라즈마 반응기는 수소계 종 및 불소계 종의 라디칼들을 포함하는 플라즈마를 생성할 수 있다. 플라즈마는 폴리실리콘의 플라즈마 에칭을 수행하도록 사용될 수 있고, 플라즈마 에칭은 H2/NF3 플라즈마 에칭일 수 있다.
플라즈마 에칭의 프로세스 조건들은 폴리실리콘 및 노출된 나이트라이드 및/또는 옥사이드들의 에칭 레이트에 영향을 줄 수 있다. 다양한 프로세스 파라미터들 예컨대 표면 온도, 압력, 소스 전력, 가스들의 플로우 레이트들, 가스 조성, 웨이퍼 사이즈, 및 에천트 가스들의 상대적인 농도들은 프로세스 조건들에 영향을 줄 수 있고, 따라서 폴리실리콘 및 노출된 나이트라이드 및/또는 옥사이드들의 에칭 레이트들에 영향을 줄 수 있다. 이러한 프로세스 파라미터들은 폴리실리콘의 에칭 레이트를 최대화하도록 "프로세스 윈도우" 내에서 최적화될 수도 있지만, 노출된 나이트라이드 및/또는 옥사이드들의 에칭 레이트들을 제한한다.
수소계 종은 플라즈마를 형성하도록 리모트 플라즈마 소스 내에서 이온화되거나 라디칼화될 활성 종을 제공한다. 어떠한 이론에도 매이지 않고, 폴리실리콘의 에칭은 Si-Hx 착체들을 형성하도록 실리콘 원자들에 흡착된 수소 원자들의 연속적인 첨가에 의해 발생할 수 있고, 여기서 화학흡착된 수소 원자들의 수는 x = 1, 2, 및 3, 즉, SiH, SiH2, 및 SiH3로부터 성장한다. 이러한 반응 메커니즘은 적어도 순수 H2 플라즈마의 존재 시 일어난다. SiH3로의 수소 원자의 첨가는 폴리실리콘의 에칭을 용이하게 하는 휘발성 실란 SiH4의 형성을 촉진한다. 다음 식은 전체 Si-에칭 반응을 기술할 수 있다: Si (s) + 4H*
Figure pat00001
SiH4 (g).
다른 화학 반응들이 폴리실리콘의 제거를 용이하게 할 수도 있다. 불소 라디칼들이 실리콘 원자들과 반응할 수도 있고, 다음 반응: Si (s) + 4F*
Figure pat00002
SiF4 (g)에서 휘발성 테트라플루오로실란, SiF4을 형성할 수도 있다. 수소 라디칼들 및 불소 라디칼들은 휘발성 실란 및 테트라플루오로실란을 각각 형성하도록, 실리콘 원자들과 반응하고, 고체 부산물이 형성되지 않는다. 고체 부산물의 형성 없이 실리콘 원자들을 제거하는 프로세스 윈도우는 "세정 레짐"으로서 지칭될 수 있다.
통상적으로, 플라즈마 내 수소계 종 및 불소계 종의 도입은 가스 상 반응물질들, 예컨대 HF, NH4F·HF, 및 NH4F를 형성한다. 이들 가스 상 반응물질들 및 다른 플라즈마-활성화 종은 잠재적으로 고체 부산물, 예컨대 암모늄 헥사플루오로실리케이트 ((NH4)2SiF6) 를 형성하도록 실리콘 원자들과 반응할 수 있다. 이러한 화학 반응의 예는 다음의 화학 경로로 나타낼 수 있다: Si(s) + 4HF(g) + 2NH4F(g)
Figure pat00003
((NH4)2SiF6)(s) + 2H2 (g). 실리콘 원자들을 제거하지만 고체 부산물의 형성을 수반하는 프로세스 윈도우는 "증착 레짐"으로서 지칭될 수 있다. 고체 부산물은 약 60 ℃ 초과 또는 약 75 ℃ 초과와 같은 약간 상승된 온도들에서 승화될 수도 있어서 폴리실리콘이 제거되고 폴리실리콘의 제거 후에 가스성 부산물들만이 형성된다.
도 4a는 폴리실리콘을 에칭한 후 염 잔여물을 갖는 디바이스 구조체의 단면 개략도를 도시한다. 폴리실리콘 (미도시) 에칭 후, 디바이스 구조체 (400a) 는 수직 구조체들 (430) 사이의 리세스들 (440) 을 포함한다. 수직 구조체들 (430) 은 실리콘 나이트라이드 층 및/또는 실리콘 옥사이드 층, 예컨대 열적 실리콘 옥사이드를 포함할 수 있다. 디바이스 구조체 (400a) 는 실리콘 나이트라이드 및/또는 실리콘 옥사이드를 포함할 수 있는 하부 층 (420) 을 더 포함한다. 리세스들 (440) 을 형성하기 위한 폴리실리콘의 에칭은 하부 층 (420) 까지 발생할 수 있다. 일부 구현예들에서, 하부 층 (420) 은 에칭 정지층이고 그리고 수직 구조체들 (430) 은 전극들이다. 도 4a에서, 염 잔여물 (450) 은 수직 구조체들 (430) 의 측벽들 상 및 하부 층 (420) 의 표면 상에 형성될 수 있다. 온도 및 압력을 포함하는 프로세스 조건들은 도 4a에서 염 잔여물 (450) 의 형성을 동역학적으로 장려 (kinetically favor) 할 수 있다. 염 잔여물 (450) 의 제거는 폴리실리콘의 제거 동안 또는 후에 염 잔여물 (450) 을 승화시키기 위한 온도 처리를 요구할 수 있다. 염 잔여물 (450) 의 존재는 쓰루풋을 제한할 수 있고 디바이스 성능에 부정적으로 영향을 줄 수 있다.
도 4b는 폴리실리콘을 에칭한 후 염 잔여물이 없는 (free) 디바이스 구조체의 단면 개략도를 도시한다. 폴리실리콘 (미도시) 을 에칭한 후, 디바이스 구조체 (400b) 는 염 잔여물 (450) 이 없는 리세스들 (440), 수직 구조체들 (430), 및 하부 층 (420) 을 포함한다. 온도 및 압력을 포함하는 프로세스 조건들은 세정 레짐 하에서 반응들을 동역학적으로 장려할 수 있다. 그렇게 하여, 염 잔여물 (450) 을 승화시키기 위한 별도의 온도 처리 단계 없이 폴리실리콘을 에칭함으로써 쓰루풋이 상승될 수 있다.
상기 논의된 바와 같이, 폴리실리콘은 다음의 화학 경로들: (1) Si (s) + 4H*
Figure pat00004
SiH4 (g); (2) Si (s) + 4F*
Figure pat00005
SiF4 (g); 및 (3) Si(s) + 4HF(g) + 2NH4F(g)
Figure pat00006
((NH4)2SiF6)(s) + 2H2 (g) 중 적어도 하나에 의해 제거될 수 있다. 처음 2 개의 화학 경로들은 고체 부산물 또는 염의 형성을 방지하지만, 마지막 화학 경로는 고체 부산물 또는 염의 형성을 수반한다. 피드 가스 비, 챔버 압력, 및 웨이퍼 온도와 같은 프로세스 조건들은 다른 것들보다 특정한 화학 경로들을 장려하도록 반응 속도들에 영향을 줄 수 있다. 반응 속도들은 웨이퍼 표면에서 종의 활성화 에너지 및 확산도에 의해 구동될 수 있다. 어떠한 이론에도 매이지 않고, NH4F와 같은 가스성 종의 확산도는 웨이퍼 온도에 영향을 받을 수 있다. 웨이퍼 온도의 제어는 NH4F와 같은 가스성 종의 확산도를 제어할 수 있고, 따라서 (NH4)2SiF6과 같은 고체 부산물의 형성을 제한한다. 따라서, 적절한 프로세스 조건들은 세정 레짐 또는 증착 레짐 하에서 폴리실리콘을 에칭하기 위한 화학 경로들의 선택을 제어할 수 있다.
세정 레짐에 대한 프로세스 조건들은 상대적으로 저온 및/또는 저압 조건들에서 발생할 수 있다. 일부 구현예들에서, 웨이퍼의 온도는 약 120 ℃ 미만, 또는 약 60 ℃ 미만이다. 예를 들어, 웨이퍼의 온도는 약 20 ℃ 내지 약 120 ℃, 또는 약 20 ℃ 내지 약 50 ℃일 수 있다. 일부 구현예들에서, 챔버 압력은 약 5 Torr 미만, 또는 약 1 Torr 미만이다. 예를 들어, 챔버 압력은 약 0.1 Torr 내지 약 5 Torr일 수 있다.
일부 구현예들에서, 폴리실리콘의 제거는 분 당 약 1000 Å 초과의 에칭 레이트로 발생할 수 있고, 세정 레짐 하에서 분 당 2000 Å보다 훨씬 높은 에칭 레이트로 발생할 수 있다. 일부 구현예들에서, 웨이퍼는 노출된 나이트라이드 층 및/또는 옥사이드 층을 포함할 수 있고, 노출된 나이트라이드 층은 실리콘 나이트라이드를 포함할 수 있고, 노출된 옥사이드 층은 열적 실리콘 옥사이드를 포함할 수 있다. 노출된 나이트라이드 층 및/또는 옥사이드 층의 에칭 레이트들은 분 당 약 5 Å 미만, 또는 분 당 약 2 Å 미만, 또는 분 당 약 1 Å일 수 있다. 따라서, 노출된 나이트라이드 및/또는 옥사이드에 대한 폴리실리콘의 선택도는 약 100:1 초과, 또는 약 500:1 초과일 수 있다. 이러한 고 선택도는 폴리실리콘 에칭 레이트가 분 당 약 2000 Å 초과인 동안 달성될 수도 있다.
일부 구현예들에서, 웨이퍼 온도가 60 ℃ 초과인 프로세스 조건들은 염 잔여물을 승화시킬 수 있고, 염 잔여물을 승화시키는 이러한 웨이퍼 온도들은 증착 레짐을 나타낼 수 있다. 웨이퍼 온도가 60 ℃ 미만인 프로세스 조건들은 염 형성을 발생시키지 않고, 염 형성을 발생시키지 않는 이러한 웨이퍼 온도들은 세정 레짐을 나타낼 수 있다. 일부 구현예들에서, 세정 레짐 하의 프로세스 조건들은 분 당 2000 Å 초과의 에칭 레이트로 폴리실리콘을 에칭할 수 있다. 이에 더하여, TEOS에 대한 선택도는 500:1 초과일 수 있고, Si3N4에 대한 선택도는 100:1 초과일 수 있다. 따라서, 세정 레짐은 원치 않는 고체 부산물의 증착을 방지할 뿐만 아니라, 세정 레짐은 증착 레짐과 비교하여 보다 높은 폴리실리콘의 에칭 레이트를 제공할 수 있고, 증착 레짐에 비해 옥사이드 및 나이트라이드에 대한 보다 큰 선택도를 제공할 수 있다.
도 5a 내지 도 5c는 다양한 온도 레짐들에서 (NH4)2SiF6를 검출하기 위한 진동 피크들을 갖는 FTIR 그래프들을 도시한다. 화학 종의 검출은 스트레칭 및 벤딩과 같은 특정한 종류들의 진동 모드들을 겪는 결합들의 지표에 의해 이루어질 수 있다. 도 5a에서, (NH4)2SiF6의 검출은 약 3300 cm-1의 피크에서 대칭적인 스트레칭을 겪는 N-H 결합들의 지표로 이루어질 수 있다. 도 5b에서, (NH4)2SiF6의 검출은 약 1425 cm-1의 피크에서 벤딩 (예를 들어, 로킹 (rocking)) 을 겪는 N-H 결합들의 지표로 이루어질 수 있다. 도 5c에서, (NH4)2SiF6의 검출은 약 717 cm-1의 피크에서 Si-F 결합들의 지표로 이루어질 수 있다. FTIR 그래프들 각각에서, (NH4)2SiF6의 존재는 증착 레짐의 온도들에서 검출되었다. 그러나, 세정 레짐에서, (NH4)2SiF6가 검출되지 않았다. 증착 레짐의 웨이퍼 온도들 (예를 들어, 60 ℃ 이상) 은 고체 부산물의 형성을 야기하고, 세정 레짐의 웨이퍼 온도들 (예를 들어, 40 ℃ 이하) 을 유지하는 것은 고체 부산물의 형성을 방지한다.
도 6은 웨이퍼로부터 폴리실리콘을 제거하기 위한 예시적인 프로세스의 흐름도를 도시한다. 프로세스 (600) 의 동작들은 상이한 순서로 그리고/또는 상이한, 보다 적은, 또는 부가적인 동작들과 함께 수행될 수도 있다.
프로세스 (600) 는 폴리실리콘 층을 갖는 웨이퍼가 제공되는 블록 605에서 시작할 수 있다. 일부 구현예들에서, 웨이퍼는 그 위에 증착된 유전체, 도전체, 또는 반도전 재료와 같은 재료의 하나 이상의 층들을 갖는 실리콘 웨이퍼들을 포함하는 200-㎜, 300-㎜, 또는 450-㎜ 웨이퍼와 같은 반도체 웨이퍼일 수 있다. 일부 구현예들에서, 웨이퍼는 메모리 디바이스 또는 로직 디바이스의 일부일 수 있다. 메모리 디바이스 또는 로직 디바이스는 도 1, 도 2, 및 도 3a 내지 도 3c에 예시된 바와 같은 구조체들을 포함할 수 있다. 웨이퍼는 폴리실리콘 층과 나이트라이드 층 및 옥사이드 층 중 적어도 하나를 가질 수 있고, 나이트라이드 층은 실리콘 나이트라이드 또는 티타늄 나이트라이드를 포함할 수 있고, 옥사이드 층은 열적 실리콘 옥사이드와 같은 실리콘 옥사이드를 포함할 수 있다. 일부 구현예들에서, 웨이퍼는 다양한 토포그래피 피처들을 또한 포함할 수 있다. 이러한 피처들은 적어도 약 2:1, 적어도 약 10:1, 또는 적어도 약 20:1의 측방향 치수에 대한 높이 종횡비를 가질 수도 있다. 일부 구현예들에서, 실리콘 나이트라이드 층 및 실리콘 옥사이드 층 중 적어도 하나는 이러한 피처들의 일부일 수도 있다.
웨이퍼는 플라즈마 프로세싱 장치 내 웨이퍼 지지부 상에 포지셔닝될 수 있다. 일부 구현예들에서, 웨이퍼 지지부는 정전 척 (ESC) 일 수 있다. 일부 구현예들에서, 정전 척은 웨이퍼에 걸쳐 복수의 상이한 온도들을 규정하도록 구성된 복수의 열적 존들을 포함할 수 있다. 열적 존들 각각은 독립적으로 제어가능할 수도 있다. 복수의 열적 존들은 정전 척에 걸쳐 중심으로부터 에지로 방사상으로 분포될 수도 있다. 그렇게 하여, 상이한 웨이퍼 온도들이 웨이퍼의 중심으로부터 에지로 적용될 수 있다.
프로세스 (600) 의 블록 610에서, 수소계 종 및 불소계 종을 포함하는 에천트가 리모트 플라즈마 소스 내로 흐른다. 일부 구현예들에서, 수소계 종의 농도는 불소계 종의 농도보다 높다. 일부 구현예들에서, 수소계 종은 H2 또는 NH3을 포함한다. 일부 구현예들에서, 불소계 종은 NF3 또는 CF4를 포함한다. 불소계 종의 첨가는 일반적으로 폴리실리콘의 에칭 레이트를 상승시킬 수 있다. 불소계 종의 상대적인 농도는 나이트라이드 층 및/또는 옥사이드 층에 대한 바람직한 선택도를 유지하기 위한 특정한 한계에 도달할 수 있다. 일부 구현예들에서, 불소계 종의 농도는 체적 당 약 50 ％ 미만, 체적 당 약 20 ％ 미만, 또는 체적 당 약 0.7 ％ 내지 약 10 ％일 수 있다. 일부 구현예들에서, 수소계 종의 농도는 체적 당 약 50 ％ 초과, 체적 당 약 80 ％ 초과, 또는 체적 당 약 90 ％ 초과이다.
일부 구현예들에서, 불활성 캐리어 가스가 에천트와 함께 도입될 수 있다. 불활성 캐리어 가스는 가스 상의 라디칼들의 재결합 가능성을 감소시킬 수도 있다고 믿어진다. 불활성 캐리어 가스 폴리실리콘의 에칭 레이트에 영향을 줄 수도 있다. 불활성 캐리어 가스들의 예들은 헬륨 (He), 네온 (Ne), 및 아르곤 (Ar) 과 같은 희가스들을 포함할 수 있다.
에천트는 플라즈마 프로세싱 장치 내에서 웨이퍼를 향해 리모트 플라즈마 소스 내로 흐를 수도 있다. 플라즈마 프로세싱 장치는 에천트가 프로세싱 챔버 또는 웨이퍼 지지부에 인접한 영역으로 도입될 수도 있는, 리모트 플라즈마 소스에 연결된 샤워헤드를 포함할 수도 있다. 리모트 플라즈마 소스 및 샤워헤드는 웨이퍼 지지부 위에 포지셔닝될 수도 있다. 예시적인 리모트 플라즈마 소스의 상세들은 도 10을 참조하여 기술될 수도 있다.
프로세스 (600) 의 블록 615에서, 리모트 플라즈마가 리모트 플라즈마 소스 내에서 생성된다. 리모트 플라즈마는 수소계 종 및 불소계 종의 라디칼들을 포함할 수 있다. 이온들, 전자들, 라디칼들, 중성 종, 준-안정 (meta-stable) 종, 및 다른 종과 같은 다양한 종이 리모트 플라즈마 내에 존재할 수도 있다. 리모트 플라즈마는 웨이퍼로부터 업스트림 및 프로세싱 챔버의 외부 또는 웨이퍼 지지부에 인접한 영역에 생성될 수도 있다.
수소계 종 및 불소계 종이 리모트 플라즈마 소스 내로 도입될 때, 소스 전력이 리모트 플라즈마 소스에 인가될 수도 있다. 소스 전력은 리모트 플라즈마 소스 내에서, CCP일 수 있는, 리모트 플라즈마를 생성하도록 유도 코일들을 에너자이징할 (energize) 수도 있다. 리모트 플라즈마 소스는 수소계 종 및 불소계 종의 플라즈마-활성화 종 (예를 들어, 라디칼들) 을 포함하는, 반응 종을 생성할 수도 있다. 이러한 플라즈마-활성화 종은 수소계 종 및 불소계 종의 해리로부터 발생할 수도 있다. 예를 들어, 리모트 플라즈마 내에서 H2 및 NF3의 해리는 F*, N*, NFx *, 및 H*를 포함하는 라디칼들을 생성할 수도 있다. 일부 예들에서, 라디칼들은 리모트 플라즈마 내에서 HF 및 NH4F의 가스성 부산물들을 형성하도록 재조합될 수도 있다.
리모트 플라즈마 소스 내 프로세스 조건들은 플라즈마의 생성에 영향을 줄 수도 있다. 예를 들어, 프로세스 조건들, 예컨대 플라즈마 주파수, 플라즈마 전력, 에천트 화학물질, 가스들의 혼합물, 가스 플로우 레이트들, 챔버 압력, 챔버 온도, 및 타이밍은 플라즈마 내 라디칼들의 밀도를 상승시키거나 감소시킬 수도 있다. 리모트 플라즈마 소스의 장치 설계는 또한 플라즈마의 생성에 영향을 줄 수도 있다. 예를 들어, 유도 코일들의 포지셔닝, 유도 코일들의 길이, 리모트 플라즈마 소스의 형상, 리모트 플라즈마 소스의 재료들, 샤워헤드 내 홀들의 분포, 및 샤워헤드의 재료들은 플라즈마 내 라디칼들의 밀도를 상승시키거나 감소시킬 수도 있다. 일부 구현예들에서, 프로세스 조건들 및 리모트 플라즈마 소스의 장치 설계는 플라즈마 내 라디칼들의 밀도를 상승시키도록 최적화될 수도 있다. 장치 설계의 양태들은 플라즈마 내 라디칼들의 밀도를 더 상승시키도록 리모트 플라즈마 소스 내 플라즈마 재순환을 용이하게 할 수도 있다. 플라즈마 내 고 밀도 라디칼들은 폴리실리콘의 고 에칭 레이트 및 나이트라이드 및/또는 옥사이드에 대한 고 선택도에 대응할 수도 있다.
프로세스 (600) 의 블록 620에서, 폴리실리콘 층을 제거하기 위해 웨이퍼는 리모트 플라즈마에 노출된다. 리모트 플라즈마로의 노출 동안 웨이퍼에 고체 부산물 잔여물이 실질적으로 없는 온도 범위 내에 웨이퍼가 유지된다. 웨이퍼 온도는 웨이퍼 지지부의 온도를 제어함으로써 제어될 수도 있다. 리모트 플라즈마에서 생성된 이온들은 웨이퍼가 수소계 종 및 불소계 종의 라디칼들에 보다 노출될 수도 있도록 샤워헤드에 의해 필터링될 수도 있다. H* 라디칼들 및 F* 라디칼들 (즉, 원자 수소 및 원자 불소) 은 폴리실리콘을 에칭하기 위해 폴리실리콘 층과 반응할 수도 있다. H* 라디칼들은 실란의 가스성 부산물을 형성하도록 실리콘과 반응할 수 있다. F* 라디칼들은 테트라플루오로실란의 가스성 부산물을 형성하도록 실리콘과 반응할 수 있다. 따라서, 폴리실리콘 층은 원자 수소에 의해서뿐만 아니라 원자 불소에 의해 에칭될 수 있다. 웨이퍼의 온도는 고체 부산물, 예컨대 (NH4)2SiF6의 형성을 억제하는 온도로 유지될 수도 있다. 일부 구현예들에서, 온도 범위는 약 120 ℃ 미만, 약 60 ℃ 미만, 또는 약 20 ℃ 내지 약 50 ℃이다. 챔버 압력은 또한 고체 부산물의 형성을 억제하도록 제어될 수 있다. 일부 구현예들에서, 챔버 압력은 약 5 Torr, 또는 약 1 Torr 미만일 수 있다. 어떠한 이론에도 매이지 않고, 웨이퍼 온도 또는 챔버 압력을 제어하는 것은 반응 표면에서 HF 및/또는 NH4F의 확산도를 제한할 수 있고, 따라서 (NH4)2SiF6를 형성하기 위한 화학 반응을 억제한다. 웨이퍼 온도를 제어하는 것은 표면 반응 경로를 제어할 수 있다.
특정한 프로세스 조건들, 예컨대 상대적으로 저온 및/또는 상대적으로 저압 하에서, 고체 부산물 또는 염의 형성은 억제될 수 있다. 이는 웨이퍼 내 원치 않는 디펙트들을 방지하거나 그렇지 않으면 감소시킬 수 있고 쓰루풋을 상승시킬 수 있다. 이러한 프로세스 조건들은 원치 않는 고체 부산물 잔여물을 방지할 수도 있을 뿐만 아니라, 폴리실리콘의 에칭 레이트를 상승시킬 수도 있고 나이트라이드 층 및/또는 옥사이드 층에 대한 선택도를 상승시킬 수도 있다. 일부 구현예들에서, 폴리실리콘 층은 분 당 약 2000 Å 초과의 에칭 레이트로 제거된다. 일부 구현예들에서, 나이트라이드 층 및/또는 옥사이드 층에 대한 폴리실리콘의 선택도는 폴리실리콘 층의 제거 동안 약 500:1 초과일 수 있다.
일부 구현예들에서, 폴리실리콘의 에칭 레이트는 에천트의 에천트 종의 혼합물에 종속적일 수 있다. 수소계 종 및 불소계 종에 더하여, 에천트는 불소계 종 및 수소계 종 양자와 상이한 개질 가스 종을 더 포함할 수 있고, 여기서 개질 가스 종은 NF3, CF4, CH3F, 및 SF6 중 적어도 하나를 포함한다. 개질 가스 종의 농도는 약 10 볼륨％ 미만이다. 개질 가스 종의 라디칼들이 생성될 수도 있고 웨이퍼는 폴리실리콘 층의 제거에 기여하도록 이러한 라디칼들에 노출될 수도 있다.
도 7은 온도의 함수로서 폴리실리콘 에칭 레이트를 도시하는 그래프를 예시한다. 폴리실리콘 에칭 레이트는 염 부산물의 형성에 이르기까지 정전 척 온도 감소와 함께 상승한다. 이에 더하여, 개질 가스 종이 에천트에 첨가될 때, 온도에 대한 폴리실리콘 에칭 레이트는 변화한다. 도 7에 도시된 바와 같이, 10 볼륨％ 미만의 농도로 NF3, CF4, CH3F, 및 SF6 중 적어도 하나의 첨가는 온도에 대한 폴리실리콘 에칭 레이트의 선택도를 상승시킨다.
도 6을 다시 참조하면, 웨이퍼가 복수의 열적 존들을 갖는 정전 척 상에 지지되는 구현예들에서, 프로세스 (600) 는 폴리실리콘 층의 개선된 제거 레이트에 대해, 리모트 플라즈마에 대한 웨이퍼의 노출 동안 열적 존들 내 복수의 상이한 온도들을 인가하는 단계를 더 포함할 수 있다. 복수의 열적 존들이 방사상으로 분포될 수도 있어서 상이한 온도들이 웨이퍼에 걸쳐 방사상으로 분포될 수도 있다. 웨이퍼의 중심으로부터 에지의 폴리실리콘의 에칭 레이트는 웨이퍼를 지지하는 정전 척의 중심으로부터 에지로 상이한 온도들을 인가함으로써 미세튜닝될 수도 있다.
도 8a는 예시적인 단일-존 정전 척에 대한 웨이퍼 상의 폴리실리콘 에칭 균일도를 도시한다. 100 ℃의 단일 온도는 정전 척 전체에 걸쳐 인가되고, 폴리실리콘 에칭은 73.8 ㎚ 내지 84.7 ㎚의 범위이다. 평균은 78.7 ㎚이고, 3-시그마 표준 편차는 8.9 ㎚ (11.3 ％) 이고, 범위는 10.9 ㎚ (13.9 ％) 이다.
도 8b는 예시적인 멀티-존 정전 척에 대한 웨이퍼 상의 폴리실리콘 에칭 균일도를 도시한다. 110 ℃의 온도가 정전 척의 중심에 인가되고, 100 ℃의 온도가 정전 척의 중심을 둘러싸는 제 1 링에 인가되고, 95 ℃의 온도는 제 1 링을 둘러싸는 제 2 링에 인가되고, 100 ℃의 온도가 정전 척 주변 및 제 2 링을 둘러싸는 제 3 링에 인가된다. 폴리실리콘 에칭은 83.9 ㎚ 내지 88.1 ㎚의 범위이다. 평균은 86.5 ㎚이고, 3-시그마 표준 편차는 3.4 ㎚ (3.9 ％) 이고, 범위는 4.2 ㎚ (4.8 ％) 이다. 도 8a 및 도 8b에 도시된 데이터는 웨이퍼에 걸친 폴리실리콘 에칭 균일도는 정전 척의 복수의 열적 존들에 걸쳐 온도를 제어함으로써 개선될 수 있다.
도 6을 다시 참조하면, 천연 옥사이드 층이 폴리실리콘 층 상에 형성되는 구현예들에서, 프로세스 (600) 는 리모트 플라즈마 소스와 웨이퍼 지지부 사이에 적어도 불소계 에천트의 용량 결합 플라즈마를 생성하도록 웨이퍼 지지부에 바이어스를 인가하고 천연 옥사이드 층을 제거하기 위해 웨이퍼를 용량 결합 플라즈마에 노출하는 것을 더 포함할 수 있다. 일부 구현예들에서, 불소계 에천트는 CF4를 포함할 수 있다. 천연 옥사이드 층의 제거는 폴리실리콘 층의 제거와 인시츄로 수행될 수도 있다.
폴리실리콘의 제거는 천연 옥사이드들의 존재에 의해 저해될 수도 있다. 천연 옥사이드 층, 예컨대 천연 실리콘 옥사이드 층은, 도 2에 도시된 바와 같이 환경 조건들 또는 산소에 노출될 때 폴리실리콘 층 상에 형성될 수 있다. 천연 옥사이드를 제거하기 위해 일부 예시적인 웨이퍼들의 플라즈마 처리는 2013년 6월 12일 출원되고 명칭이 "REMOVAL OF NATIVE OXIDE WITH HIGH SELECTIVITY"인, 미국 특허 출원 번호 제 13/916,497 호, 현재 미국 특허 제 9,034,773 호, 및 2014년 12월 19일 출원되고 명칭이 "CONTACT CLEAN IN HIGH-ASPECT RATIO STRUCTURES"인 미국 특허 출원 번호 제 14/577,977 호에 기술되고, 이들 각각은 모든 목적들을 위해 전체가 참조로서 본 명세서에 인용된다.
일부 구현예들에서, 천연 옥사이드 층을 제거하기 위한 에천트는 폴리실리콘 층을 제거하기 위해 에천트를 흘리기 전에 웨이퍼를 향해 흐를 수도 있다. 천연 옥사이드 층을 제거하기 위한 에천트는 불소계 에천트, 예컨대 CF4, 또는 수소계 에천트와 불소계 에천트의 혼합물, 예컨대 H2 및 NF3를 포함할 수도 있다. 천연 옥사이드 층을 제거하기 위한 에천트는 샤워헤드와 웨이퍼 지지부 사이의 영역에 제공될 수도 있다. 샤워헤드와 웨이퍼 지지부 사이에 용량 결합 플라즈마를 생성하도록 바이어스가 웨이퍼 지지부에 인가될 수도 있고, 여기서 샤워헤드는 전기적으로 접지될 수 있다. 용량 결합 플라즈마는 불소계 에천트의 이온들, 라디칼들, 및 다른 플라즈마-활성화 종을 포함할 수 있다. 용량 결합 플라즈마로의 노출은 천연 옥사이드 브레이크쓰루 (breakthrough) 단계를 수행하기 위해 천연 옥사이드 층을 제거할 수 있다. 천연 옥사이드 브레이크쓰루 단계는 후속하여, 폴리실리콘 층을 제거하기 위해 리모트 플라즈마 소스 내에서 유도 결합 플라즈마 생성이 이어질 수 있고, 여기서 천연 옥사이드 브레이크쓰루 단계 및 폴리실리콘 층의 제거는 동일한 플라즈마 프로세싱 장치 내에서 발생할 수 있다. 달리 말하면, 천연 옥사이드 브레이크쓰루 및 폴리실리콘 층의 제거는 웨이퍼가 별도의 툴 또는 챔버로 이송될 필요가 없도록 인시츄로 발생할 수 있다.
도 9는 웨이퍼로부터 천연 옥사이드 및 폴리실리콘을 제거하기 위한 예시적인 프로세스의 흐름도를 예시한다. 프로세스 (900) 의 동작들은 천연 옥사이드 및 폴리실리콘의 인시츄 제거의 예를 예시할 수도 있다. 프로세스 (900) 의 동작들은 상이한 순서들 및/또는 상이하거나, 보다 적거나, 부가적인 동작들로 수행될 수도 있다.
프로세스 (900) 는, 웨이퍼가 멀티-존 정전 척에 제공되는 블록 905에서 시작할 수 있고, 여기서 웨이퍼는 폴리실리콘 층, 나이트라이드 층 및 옥사이드 층 중 적어도 하나, 및 폴리실리콘 층 상의 천연 옥사이드를 갖는다. 일부 구현예들에서, 웨이퍼는 그 위에 유전체 (예를 들어, 로우-k 유전체), 도전, 또는 반도전 재료와 같은 재료의 하나 이상의 층들이 증착된 실리콘 웨이퍼들을 포함하는 200-㎜, 300-㎜, 또는 450-㎜ 웨이퍼와 같은 반도체 웨이퍼일 수 있다. 일부 구현예들에서, 웨이퍼는 메모리 디바이스 또는 로직 디바이스의 일부일 수 있다. 메모리 디바이스 또는 로직 디바이스는 도 1, 도 2, 및 도 3a 내지 도 3c에 예시된 바와 같은 구조체들을 포함할 수도 있다. 일부 구현예들에서, 나이트라이드 층은 실리콘 나이트라이드 또는 티타늄 나이트라이드를 포함할 수 있고, 그리고 옥사이드 층은 실리콘 옥사이드, 예컨대 열적 실리콘 옥사이드를 포함할 수 있다. 일부 구현예들에서, 웨이퍼는 또한 다양한 토포그래피 피처들을 포함할 수 있다. 이러한 피처들은 적어도 약 2:1, 적어도 약 10:1, 또는 적어도 약 20:1의 측방향 치수에 대한 높이 종횡비를 가질 수도 있다. 일부 구현예들에서, 나이트라이드 층 및 옥사이드 층 중 적어도 하나는 이러한 피처들의 일부일 수도 있다.
정전 척은 존 각각에 독립적으로 제어가능한 온도들을 제공하도록 구성된 복수의 열적 존들을 포함할 수도 있다. 복수의 열적 존들은 중심으로부터 에지로 방사상 구성으로 규정될 수도 있다. 열적 존들은 원형이거나 환형 형상일 수도 있다. 열적 존들은 웨이퍼에 걸쳐 방사상 온도 프로파일이 적용될 수 있도록 독립적으로 제어될 수도 있다. 멀티-존 정전 척의 예는2006년 11월 22일 출원되고, 명칭이 "ELECTROSTATIC CHUCK HAVING RADIAL TEMPERATURE CONTROL CAPABILITY"인 미국 특허 출원 번호 제 11/562,884 호에 기술되고, 이는 전체가 모든 목적들을 위해 참조로서 본 명세서에 인용된다. 폴리실리콘 에칭 균일도는 멀티-존 정전 척 내 열적 존들 각각의 온도를 독립적으로 제어함으로써 개선될 수 있다.
프로세스 (900) 의 블록 910에서, CH4가 웨이퍼를 향해 흐른다. 에천트는 웨이퍼에 인접한 영역 내로 제공될 수도 있다. 일부 구현예들에서, 에천트는 웨이퍼 지지부와 샤워헤드 사이의 영역 내로 샤워헤드를 통해 전달된다.
프로세스 (900) 의 블록 915에서, 샤워헤드와 멀티-존 정전 척 사이에 CF4의 용량 결합 플라즈마를 생성하도록 멀티-존 정전 척에 RF 바이어스가 인가된다. 멀티-존 정전 척은 바이어스될 수도 있고, 한편 샤워헤드는 전기적으로 접지된다. 용량 결합 플라즈마는 CF4의 이온들, 라디칼들, 및 다른 플라즈마-활성 종을 포함할 수 있다. 일부 구현예들에서, CF4의 용량 결합 플라즈마는 샤워헤드와 웨이퍼 사이에서 CF4의 플라즈마와 인시츄이고, 여기서 바이어스는 생성된 인시츄 플라즈마에 대하여 이온 충격을 증가시키거나 감소시키도록 제어될 수 있다. 일부 구현예들에서, 바이어슨느 약 100 W 내지 약 2000 W일 수 있다.
프로세스 (900) 의 920에서, 천연 옥사이드를 제거하기 위해 웨이퍼가 용량 결합 플라즈마에 노출된다. 용량 결합 플라즈마로의 노출은 천연 옥사이드 브레이크쓰루 단계를 수행하도록 천연 옥사이드를 제거할 수 있다. CF4의 용량 결합 플라즈마는 상대적으로 고 에칭 레이트로 천연 옥사이드를 에칭할 수 있는 한편 염 형성 및 폴리머화 화학 반응을 방지한다. 더욱이, 용량 결합 플라즈마는 나이트라이드 층 및/또는 옥사이드 층의 에칭에 대해 선택적일 수 있다.
프로세스 (900) 의 블록 925에서, H2 및 NF3가 리모트 플라즈마 소스 내로 흐르고, 여기서 H2의 농도는 NF3의 농도보다 높다. 일부 구현예들에서, NF3의 농도는 체적 당 약 50 ％ 미만, 체적 당 약 20 ％ 미만, 또는 체적 당 약 0.7 ％ 내지 약 10 ％일 수 있다. 일부 구현예들에서, H2의 농도는 체적 당 약 50 ％ 초과, 체적 당 약 80 ％ 초과, 또는 체적 당 약 90 ％ 초과이다. 일부 구현예들에서, 불활성 캐리어 가스는 H2 및 NF3와 함께 흐를 수 있다. 불활성 캐리어 가스들의 예들은 희가스들, 예컨대 He, Ne, 및 Ar을 포함할 수 있다. 일부 구현예들에서, 개질 가스 종, 예컨대 CF4, CH3F, 및 SF6은 폴리실리콘 에칭 레이트의 온도 선택도를 조정하도록 H2 및 NF3와 함께 체적 당 약 10 ％ 미만의 농도들로 첨가될 수도 있다.
프로세스 (900) 의 블록 930에서, H2 및 NF3의 유도 결합 플라즈마가 리모트 플라즈마 소스 내에서 생성되고, 여기서 유도 결합 플라즈마는 수소 라디칼들 및 불소 라디칼들을 포함한다. 다양한 종, 예컨대 이온들, 전자들, 라디칼들, 중성 종, 준-안정 종, 및 다른 종이 유도 결합 플라즈마 내에 존재할 수도 있다. 유도 결합 플라즈마를 생성하도록 소스 전력이 유도 코일들을 에너자이징할 수도 있다. 유도 결합 플라즈마는 웨이퍼로부터 업스트림 및 프로세싱 챔버의 외부 또는 웨이퍼의 인접한 영역에 생성될 수도 있다.
일부 구현예들에서, 프로세스 조건들 및 리모트 플라즈마 소스의 설계는 유도 결합 플라즈마 내에 고 라디칼 밀도를 생성할 수 있고, 여기서 보다 높은 라디칼 밀도는 보다 높은 폴리실리콘 에칭 레이트에 대응할 수 있고, 상승된 분자 패시베이션은 보다 높은 선택도를 야기할 수 있다. 일부 구현예들에서, 리모트 플라즈마 소스에 인가된 감소된 코일 전압은 리모트 플라즈마 소스 및 샤워헤드 내 스퍼터링을 감소시킬 수 있고, 이는 라디칼 밀도를 상승시킨다. 일부 구현예들에서, 보다 높은 압력은 보다 높은 RF 커플링 효율을 야기할 수 있고, 이는 라디칼 밀도를 상승시킨다. 압력은 약 0.1 Torr 내지 10 Torr일 수 있다. 다른 프로세스 조건들 및 장치 설계 양태들이 리모트 플라즈마 소스 내 라디칼 밀도를 상승시킬 수도 있다.
프로세스 (900) 의 블록 935에서, 폴리실리콘 층을 제거하기 위해 웨이퍼가 유도 결합 플라즈마에 노출되고, 여기서 웨이퍼는 60 ℃ 이하의 온도로 유지된다. 웨이퍼 온도는 멀티-존 정전 척에 의한 플라즈마 처리 동안 능동적으로 제어될 수도 있다. 웨이퍼 온도를 60 ℃ 이하가 되도록 제어함으로써, 특정한 반응 경로들이 촉진될 수도 있는 한편 다른 반응 경로들은 억제될 수도 있다. 구체적으로, Si (s) + 4H*
Figure pat00007
SiH4 (g) 및 Si (s) + 4F*
Figure pat00008
SiF4 (g)의 반응 경로들이 촉진되는 한편 Si(s) + 4HF(g) + 2NH4F(g)
Figure pat00009
((NH4)2SiF6)(s) + 2H2(g)의 반응 경로는 억제된다. 일부 구현예들에서, 웨이퍼는 (NH4)2SiF6의 형성을 방지하기 위해 약 20 ℃ 내지 약 50 ℃의 온도로 유지될 수 있다. 유도 결합 플라즈마 내에 생성된 이온들은 샤워헤드에 의해 필터링될 수도 있어서, 웨이퍼는 수소 라디칼들 및 불소 라디칼들에 보다 노출될 수도 있다. 일부 구현예들에서, 챔버 압력은 (NH4)2SiF6를 형성하기 위한 반응 경로를 억제하도록 제어될 수 있다. 예를 들어, 챔버 압력은 약 5 Torr 미만, 또는 약 1 Torr 미만일 수 있다.
일부 구현예들에서, 폴리실리콘 층은 분 당 약 2000 Å 초과의 에칭 레이트로 제거된다. 일부 구현예들에서, 나이트라이드 층 및/또는 옥사이드 층에 대한 폴리실리콘의 선택도는 폴리실리콘 층의 제거 동안 약 500:1 초과일 수 있다.
장치
폴리실리콘의 제거 및/또는 천연 옥사이드의 제거를 수행하기 위한 장치는 플라즈마 프로세싱 장치를 포함할 수 있다. 플라즈마 프로세싱 장치는 플라즈마 에칭 챔버를 포함할 수 있다. 상기 기술된 방법들은 유도 결합 플라즈마 챔버, 용량 결합 플라즈마 챔버, 또는 양자의 조합 내에서 수행될 수도 있다. 폴리실리콘 및 천연 옥사이드들의 제거는 동일한 플라즈마 프로세싱 장치 내에서 수행될 수도 있다. 일부 구현예들에서, 플라즈마 프로세싱 장치는 유도 결합 플라즈마를 생성하기 위한 소스 전력 및 용량 결합 플라즈마를 생성하기 위한 바이어스 전력에 전기적으로 연결될 수도 있다.
도 10은 웨이퍼로부터 폴리실리콘을 제거하는 프로세스를 수행하기 위한 플라즈마 프로세싱 장치의 개략도를 도시한다. 플라즈마 프로세싱 장치 (1000) 는 리모트 플라즈마 소스 (1050) 및 리모트 플라즈마 소스 (1050) 외부의 프로세싱 챔버 (1025) 를 포함한다. 리모트 플라즈마 소스 (1050) 는 리모트 플라즈마 (1060) 를 생성하도록 구성될 수 있고, 여기서 리모트 플라즈마 (1060) 는 유도 결합 플라즈마일 수 있다. 리모트 플라즈마 (1060) 의 활성 종 (1004) 은 리모트 플라즈마 소스 (1050) 로부터 샤워헤드 (1054) 를 통해 유도될 수도 있다. 웨이퍼 (1020) 는 웨이퍼 지지부 (1010) 상에 포지셔닝될 수 있고, 여기서 웨이퍼 지지부 (1010) 는 정전 척에 의해 웨이퍼 (1020) 를 제자리에 홀딩할 수 있다. 다른 클램핑 메커니즘들이 또한 채용될 수도 있다. 웨이퍼 (1020) 는 도 1, 도 2, 및 도 3a 내지 도 3c에 예시된 바와 같은 구조체들을 포함할 수 있다.
처리 가스들 (1002) 은 가스 유입부 (1052) 를 통해 리모트 플라즈마 소스 (1050) 내로 공급될 수도 있다. 일부 구현예들에서, 처리 가스들 (1002) 은 수소계 종, 예컨대 H2 또는 NH3, 및 불소계 종, 예컨대 NF3, CF4, 또는 SF6를 포함한다. 상기 기술된 바와 같이 다른 캐리어 가스들 또는 개질 가스 종이 처리 가스들 (1002) 과 함께 도입될 수도 있다. 가스 유입부 (1052) 는 유도 결합 플라즈마의 생성 전에 리모트 플라즈마 소스 (1050) 내로 처리 가스들 (1002) 을 분배할 수도 있다. 하나 이상의 밸브들이 리모트 플라즈마 소스 (1050) 내로 처리 가스들 (1002) 의 도입을 제어할 수도 있다. 리모트 플라즈마 소스 (1050) 는 임의의 적합한 형상, 예컨대 돔-형상, 원뿔-형상, 또는 실린더-형상의 컨테이너일 수 있다. 일부 구현예들에서, 리모트 플라즈마 소스 (1050) 의 컨테이너는 플라즈마 재순환 플로우 및 플라즈마 밀도를 최적화하도록 성형될 수 있다. 가스 유입부 (1052) 는 리모트 플라즈마 소스 (1050) 의 측벽들을 향해 또는 리모트 플라즈마 소스 (1050) 의 측벽들을 따라 처리 가스들 (1002) 을 분배하도록 구성될 수도 있다. 리모트 플라즈마 소스 (1050) 의 측벽들은 전기장을 향상시킬 수 있는 재료들을 포함할 수도 있다. 예를 들어, 측벽들은 유전체 재료, 예컨대 석영, 알루미늄, 알루미늄 옥사이드, 또는 세라믹을 포함할 수도 있다. 일부 구현예들에서, 측벽들은 스퍼터링을 제한하기 위해 세라믹 코팅을 포함할 수 있다.
코일들 (1056) 은 리모트 플라즈마 소스 (1050) 의 컨테이너의 적어도 일부를 둘러쌀 수도 있다. 코일들 (1056) 은 리모트 플라즈마 소스 (1050) 내에서 리모트 플라즈마 (1060) 를 생성하기 위한 RF 전력 소스와 전기적으로 통신할 수도 있다. 일부 구현예들에서, 코일들 (1056) 은 컨테이너의 상부 부분 및 컨테이너의 하부 부분을 둘러쌀 수도 있다. 일부 구현예들에서, 코일들 (1056) 은 상단 코일 (1056a) 및 하단 코일 (1056b) 로 분할될 수도 있고, 상단 코일 (1056a) 은 특정한 주파수로 전력 공급된 일 존에 기여하고, 하단 코일 (1056b) 은 특정한 주파수로 전력 공급된 또 다른 존에 기여한다. 도 10의 플라즈마 프로세싱 장치 (1000) 는 코일들 (1056) 에 대한 2 개의 전력 소스들을 도시하는 한편, 플라즈마 프로세싱 장치 (1000) 는 코일들 (1056) 에 대한 단일 RF 전력 소스로 제한될 수도 있다.
코일들 (1056) 의 배열은 라디칼들의 밀도를 상승시키기 위해 리모트 플라즈마 (1060) 와 RF 전력의 커플링에 영향을 줄 수도 있다. 예를 들어, 코일들 (1056) 의 포지셔닝, 코일들 (1056) 의 길이, 및 코일들 (1056) 과 컨테이너 간의 간격은 리모트 플라즈마 (1060) 와 RF 전력의 커플링에 영향을 줄 수도 있다. 처리 가스들 (1002) 이 리모트 플라즈마 소스 (1050) 내에 제공되고, 코일들 (1056) 이 에너자이징될 때, 처리 가스들 (1002) 의 활성 종 (1004) 을 형성하도록 리모트 플라즈마 (1060) 가 점화될 수도 있다. 활성 종 (1004) 은 처리 가스들 (1002) 의 라디칼들, 이온들, 및 다른 활성 종을 포함할 수도 있다. 활성 종 (1004) 은 샤워헤드 (1054) 를 통해 웨이퍼 (1020) 를 향해 통과될 수도 있다. 일부 구현예들에서, 리모트 플라즈마 (1060) 로부터의 활성 종 (1004) 은 고 선택도와 고 에칭 레이트로 웨이퍼 (1020) 상의 폴리실리콘을 에칭하도록 사용될 수 있다. 일부 구현예들에서, 샤워헤드 (1054) 는 활성 종 (1004) 의 이온들을 필터링할 수도 있다.
일부 구현예들에서, 웨이퍼 지지부 (1010) 는 웨이퍼 (1020) 의 온도를 제어하도록 능동적으로 냉각되거나 능동적으로 가열될 수 있는 웨이퍼 (1020) 를 지지하기 위한 페데스탈일 수도 있다. 예를 들어, 웨이퍼 (1020) 의 온도는 특정한 온도 범위, 예컨대 약 120 ℃ 미만, 약 60 ℃ 미만, 또는 약 20 ℃ 내지 약 50 ℃ 내로 유지될 수 있다. 웨이퍼 (1020) 의 리모트 플라즈마 (1060) 로의 노출 동안 고체 부산물의 형성을 제한할 수 있다.
일부 구현예들에서, 웨이퍼 지지부 (1010) 는 정전 척을 포함할 수 있고, 여기서 정전 척은 에칭 프로세스 동안 웨이퍼 (1020) 에 바이어스를 인가하기 위한 바이어싱 전극을 포함할 수 있다. 바이어스가 웨이퍼 (1020) 에 인가될 때 인시츄 플라즈마 (1030) 가 샤워헤드 (1054) 와 웨이퍼 (1020) 사이에 생성될 수도 있고, 여기서 인시츄 플라즈마 (1030) 는 용량 결합 플라즈마일 수 있다. 가스 또는 가스 혼합물 (1006) 이 리모트 플라즈마 소스 (1050) 외부 프로세싱 챔버 (1025) 내로 도입될 수도 있다. 가스 또는 가스 혼합물 (1006) 은 프로세싱 챔버 (1025) 에 커플링된 샤워헤드 (1054) 로부터 또는 하나 이상의 가스 유입부들 (미도시) 로부터 커플링될 수도 있다. 일부 구현예들에서, 가스 또는 가스 혼합물 (1006) 은 적어도 불소계 에천트, 예컨대 CF4를 포함할 수도 있다. 인가된 바이어스는 샤워헤드 (1054) 와 웨이퍼 (1020) 사이의 가스 또는 가스 혼합물 (1006) 에 RF 필드를 생성할 수 있다. 샤워헤드 (1054) 는 전기적으로 접지될 수도 있고 인시츄 플라즈마를 점화하도록 웨이퍼 지지부 (1010) 와 커플링될 수도 있다. 일부 구현예들에서, 샤워헤드 (1054) 는 양극산화될 수도 있다. 가스 또는 가스 혼합물 (1006) 의 이온화는 가스 또는 가스 혼합물 (1006) 의 활성 종을 형성하도록 인시츄 플라즈마 (1030) 를 점화할 수 있다. 일부 구현예들에서, 인시츄 플라즈마 (1030) 의 양극산화된 종은 웨이퍼 (1020) 상의 천연 옥사이드들을 에칭하도록 사용될 수 있다.
일부 구현예들에서, 웨이퍼 지지부 (1010) 는 존 각각 내에 독립적으로 제어가능한 온도들을 제공하도록 구성된 복수의 열적 존들을 포함할 수 있다. 복수의 열적 존들은 중심으로부터 에지로 방사상 구성으로 규정될 수도 있다. 열적 존들은 원형이거나 환형-형상일 수도 있다. 열적 존들은 웨이퍼 (1020) 에 걸쳐 방사상 온도 프로파일이 적용될 수 있도록 독립적으로 제어될 수도 있다. 웨이퍼 지지부 (1010) 의 열적 존들은 웨이퍼 (1020) 에 걸쳐 에칭 균일도를 개선할 수도 있다.
예시적인 플라즈마 프로세싱 장치의 상세들은 2015년 4월 1일 출원되고, 명칭이 "METHOD FOR ACHIEVING ULTRA-HIGH SELECTIVITY WHILE EETCHING SILICON NITRIDE"인 미국 특허 출원 번호 제 14/676,710 호에 기술되고, 이는 전체가 모든 목적들을 위해 참조로서 본 명세서에 인용된다.
플라즈마 프로세싱 장치 (1000) 는 제어기 (1040) 를 포함할 수도 있다. 일부 구현예들에서, 제어기 (1040) 는 플라즈마 프로세싱 장치 (1000) 의 일부일 수도 있는 시스템의 일부일 수도 있다. 이러한 시스템들은, 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 지지부, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이들 시스템들은 웨이퍼 (1020) 의 프로세싱 이전에, 프로세싱 동안에 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자장치에 통합될 수도 있다. 전자장치들은 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부품들을 제어할 수도 있는 "제어기"로서 지칭될 수도 있다. 제어기 (1040) 는, 시스템의 프로세싱 요건들 및/또는 타입에 따라서, 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 무선 주파수 (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴들 및 다른 이송 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그램될 수도 있다.
제어기 (1040) 는, 시스템의 프로세싱 조건들 및/또는 타입에 따라서, 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 무선 주파수 (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그램될 수도 있다. 제어기 (1040) 는 상기 기술된 에칭 프로세스들을 구현하기 위한 프로그램 인스트럭션들을 제공할 수도 있다. 프로그램 인스트럭션들은 RF 바이어스 전력 레벨, RF 소스 전력 레벨, 멀티-존 코일의 존들 내 전류, 멀티-존 정전 척의 열적 존들의 온도, 챔버 압력, 가스 플로우 레이트들, 가스 조성, 등과 같은 다양한 프로세스 파라미터들을 제어할 수도 있다. 예를 들어, 제어기 (1040) 는 약 60 ℃ 이하의 온도 범위 내로 웨이퍼를 유지하기 위한 인스트럭션들을 제공할 수도 있다. 제어기 (1040) 는 약 5 Torr 미만, 또는 약 0.1 Torr 내지 5 Torr, 또는 약 1 Torr 미만인 플라즈마 프로세싱 장치 (1000) 내 압력을 확립하기 위한 인스트럭션들을 제공할 수도 있다.
일반적으로 말하면, 제어기 (1040) 는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 인에이블하고, 엔드포인트 측정들을 인에이블하는 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSP), ASIC (application specific integrated circuit) 으로서 규정되는 칩들 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기 (1040) 로 또는 시스템으로 전달되는 인스트럭션들일 수도 있다. 일부 실시예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어에 의해서 규정된 레시피의 일부일 수도 있다.
제어기 (1040) 는, 일부 구현예들에서, 시스템에 통합되거나, 시스템에 커플링되거나, 이와 달리 시스템에 네트워킹되거나, 또는 이들의 조합으로 될 수 있는 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 제어기 (1040) 는 웨이퍼 프로세싱의 원격 액세스를 가능하게 할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하고, 현 프로세싱의 파라미터들을 변경하고, 현 프로세싱을 따르는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하기 위해서 시스템으로의 원격 액세스를 인에이블할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해서 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 인에이블하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기 (1040) 는 하나 이상의 동작들 동안에 수행될 프로세스 단계들 각각에 대한 파라미터들을 특정한, 데이터의 형태의 인스트럭션들을 수신한다. 이 파라미터들은 제어기 (1040) 가 제어하거나 인터페이싱하도록 구성된 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수도 있다는 것이 이해되어야 한다. 따라서, 상술한 바와 같이, 제어기 (1040) 는 예를 들어 서로 네트워킹되어서 함께 공통 목적을 위해서, 예를 들어 본 명세서에 기술된 프로세스들 및 제어들을 위해서 협력하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적을 위한 분산형 제어기의 예는 챔버 상의 프로세스를 제어하도록 조합되는, (예를 들어, 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 원격으로 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 수 있다.
비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (physical vapor deposition) 챔버 또는 모듈, CVD (chemical vapor deposition) 챔버 또는 모듈, ALD (atomic layer deposition) 챔버 또는 모듈, ALE (atomic layer etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 제어기 (1040) 는, 반도체 제작 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 또 다른 제어기 또는 툴들 중 하나 이상과 통신할 수도 있다.
플라즈마 프로세싱 장치 (1000) 는 웨이퍼 (1020) 로부터 폴리실리콘 층을 제거하도록 구성될 수도 있다. 웨이퍼 (1020) 는 폴리실리콘 층과 옥사이드 층 및 나이트라이드 층 및 적어도 하나를 포함한다. 일부 구현예들에서, 웨이퍼 (1020) 는 폴리실리콘 층 상의 천연 옥사이드 층을 더 포함한다. 플라즈마 프로세싱 장치 (1000) 는 리모트 플라즈마 소스 (1050) 및 웨이퍼 (1020) 를 지지하기 위한 그리고 리모트 플라즈마 소스 (1050) 외부에 웨이퍼 지지부 (1010) 를 포함할 수 있다. 플라즈마 프로세싱 장치 (1000) 는 (a) 수소계 종 및 불소계 종을 포함하는 에천트 (1002) 를 리모트 플라즈마 소스 (1050) 내로 흘리는 단계로서, 수소계 종의 농도는 불소계 종의 농도보다 높은, 수소계 종 및 불소계 종을 포함하는 에천트를 흘리는 단계; (b) 리모트 플라즈마 소스 (1050) 내에서 리모트 플라즈마 (1060) 를 생성하는 단계로서, 리모트 플라즈마 (1060) 는 수소계 종 및 불소계 종의 라디칼들 (1004) 을 포함하는, 리모트 플라즈마를 생성하는 단계; 및 (c) 폴리실리콘 층을 제거하기 위해 리모트 플라즈마 (1060) 에 웨이퍼 (1020) 를 노출하는 단계로서, 리모트 플라즈마 (1060) 로의 노출 동안 웨이퍼 (1020) 는 웨이퍼 (1020) 에 고체 부산물 잔여물이 실질적으로 없는 온도 범위 내로 유지되는, 웨이퍼 (1020) 를 노출하는 단계를 수행하기 위한 인스트럭션들을 제공하도록 구성되는, 제어기 (1040) 를 더 포함한다. 일부 구현예들에서, 나이트라이드 층은 실리콘 나이트라이드 층 및 티타늄 나이트라이드 층 중 적어도 하나를 포함하고, 옥사이드 층은 적어도 열적 실리콘 옥사이드를 포함한다. 일부 구현예들에서, 플라즈마 프로세싱 장치 (1000) 는 웨이퍼 지지부 (1010) 와 리모트 플라즈마 소스 (1050) 사이의 샤워헤드 (1054) 를 더 포함하고, 플라즈마 프로세싱 장치 (1000) 는 리모트 플라즈마 소스 (1050), 내에 유도 결합 플라즈마 (1060) 를 생성하도록 구성되고, 플라즈마 프로세싱 장치 (1000) 는 웨이퍼 지지부 (1010) 와 샤워헤드 (1054) 사이에 용량 결합 플라즈마 (1030) 를 생성하도록 구성된다. 일부 구현예들에서, 제어기 (1040) 는: 리모트 플라즈마 소스 (1050) 와 웨이퍼 지지부 (1010) 사이에 적어도 불소계 에천트의 용량 결합 플라즈마 (1030) 를 생성하도록 웨이퍼 지지부 (1010) 에 바이어스를 인가하는 단계; 및 천연 옥사이드 층을 제거하기 위해 용량 결합 플라즈마 (1030) 에 웨이퍼 (1020) 를 노출하는 단계로서, 천연 옥사이드 층의 제거는 폴리실리콘 층의 제거와 인시츄로 수행되는, 웨이퍼 (1020) 를 노출하는 단계를 수행하기 위한 인스트럭션들로 더 구성될 수도 있다.
리소그래픽 패터닝
본 명세서에 기술된 장치들/프로세스들은 예를 들어, 반도체 디바이스들, 디스플레이들, LED들, 광전 패널들 등의 제조 또는 제작을 위해, 리소그래피 패터닝 툴들/프로세스들과 함께 사용될 수도 있다. 통상적으로, 반드시 그런 것은 아니지만, 공통 제조 설비 내에서 함께 이러한 툴들/프로세스들이 이용되거나 수행될 것이다. 막의 리소그래픽 패터닝은 통상적으로 단계들 각각이 다수의 가능한 툴들을 사용하여 인에이블되는, 이하의 단계들: (1) 스핀-온 (spin-on) 툴 또는 스프레이-온 (spray-on) 툴을 사용하여 워크피스, 즉, 기판 상에 포토레지스트를 도포하는 단계; (2) 핫 플레이트 또는 퍼니스 또는 UV 경화 툴을 사용하여 포토레지스트를 경화하는 단계; (3) 웨이퍼 스텝퍼와 같은 툴을 사용하여 가시광선 또는 UV 또는 x-선 광에 포토레지스트를 노출시키는 단계; (4) 습식 벤치와 같은 툴을 사용하여 레지스트를 선택적으로 제거하여 레지스트를 패터닝하도록 레지스트를 현상하는 단계; (5) 건식 또는 플라즈마 보조 에칭 툴을 사용함으로써 그 아래에 놓인 막 또는 워크피스 내로 레지스트 패턴을 전사하는 단계; 및 (6) RF 또는 마이크로파 플라즈마 레지스트 스트립퍼와 같은 툴을 사용하여 레지스트를 제거하는 단계의 일부 또는 전부를 포함한다.
다른 실시예들
본 발명의 예시적인 실시예들 및 적용예들이 본 명세서에 도시되고 기술되지만, 많은 변동들 및 수정들이 본 발명의 개념, 범위 및 정신 내에서 가능하고, 이들 변동들은 본 명세서의 정독 후에 당업자에게 명백해질 것이다. 따라서, 본 실시예들은 예시적이고 비제한적인 것으로 간주되고, 본 발명은 본 명세서에 주어진 상세들로 제한되지 않지만, 첨부된 청구항들의 범위 및 등가물들 내에서 수정될 수도 있다.

Claims (25)

  1. 웨이퍼로부터 폴리실리콘 층을 제거하는 방법에 있어서,
    상기 방법은,
    폴리실리콘 층을 갖는 웨이퍼를 제공하는 단계;
    수소계 종 및 불소계 종을 포함하는 에천트를 리모트 플라즈마 소스 내로 흘리는 단계로서, 상기 수소계 종의 농도는 상기 불소계 종의 농도보다 높은, 상기 수소계 종 및 불소계 종을 포함하는 에천트를 흘리는 단계;
    상기 리모트 플라즈마 소스 내에서 리모트 플라즈마를 생성하는 단계로서, 상기 리모트 플라즈마는 상기 수소계 종 및 상기 불소계 종의 라디칼들을 포함하는, 상기 리모트 플라즈마를 생성하는 단계; 및
    상기 폴리실리콘 층을 제거하기 위해 상기 리모트 플라즈마에 상기 웨이퍼를 노출하는 단계로서, 상기 리모트 플라즈마로의 노출 동안 상기 웨이퍼는 상기 웨이퍼에 고체 부산물 잔여물이 실질적으로 없는 (free) 온도 범위 내로 유지되는, 상기 웨이퍼를 노출하는 단계를 포함하는, 웨이퍼로부터 폴리실리콘 층을 제거하는 방법.
  2. 제 1 항에 있어서,
    상기 웨이퍼는 노출된 나이트라이드 구조체 및/또는 옥사이드 구조체를 포함하는, 웨이퍼로부터 폴리실리콘 층을 제거하는 방법.
  3. 제 2 항에 있어서,
    상기 노출된 나이트라이드 구조체는 실리콘 나이트라이드 및 티타늄 나이트라이드 중 적어도 하나를 포함하고, 그리고 상기 노출된 옥사이드 구조체는 적어도 열적 실리콘 옥사이드를 포함하는, 웨이퍼로부터 폴리실리콘 층을 제거하는 방법.
  4. 제 2 항에 있어서,
    상기 노출된 나이트라이드 구조체 및/또는 옥사이드 구조체에 대한 폴리실리콘의 선택도는 상기 폴리실리콘 층의 제거 동안 약 500:1보다 큰, 웨이퍼로부터 폴리실리콘 층을 제거하는 방법.
  5. 제 1 항에 있어서,
    상기 수소계 종은 수소 또는 암모니아를 포함하고, 그리고 상기 불소계 종은 질소 트리플루오라이드 또는 탄소 테트라플루오라이드를 포함하는, 웨이퍼로부터 폴리실리콘 층을 제거하는 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 온도 범위는 약 120 ℃ 미만인, 웨이퍼로부터 폴리실리콘 층을 제거하는 방법.
  7. 제 6 항에 있어서,
    상기 온도 범위는 약 60 ℃ 미만인, 웨이퍼로부터 폴리실리콘 층을 제거하는 방법.
  8. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 웨이퍼는 약 5 Torr 미만의 압력을 갖는 챔버 내에서 상기 리모트 플라즈마에 노출되는, 웨이퍼로부터 폴리실리콘 층을 제거하는 방법.
  9. 제 8 항에 있어서,
    상기 웨이퍼는 약 1 Torr 미만의 압력을 갖는 챔버 내에서 상기 리모트 플라즈마에 노출되는, 웨이퍼로부터 폴리실리콘 층을 제거하는 방법.
  10. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 웨이퍼는 상기 웨이퍼에 걸쳐 복수의 상이한 온도들을 규정하도록 구성된 복수의 열적 존들을 갖는 정전 척 상에 지지되는, 웨이퍼로부터 폴리실리콘 층을 제거하는 방법.
  11. 제 10 항에 있어서,
    상기 폴리실리콘 층의 개선된 균일도의 제거를 위해 상기 리모트 플라즈마로의 상기 웨이퍼의 노출 동안 상기 정전 척의 상기 열적 존들에 상기 복수의 상이한 온도들을 적용하는 단계를 더 포함하는, 웨이퍼로부터 폴리실리콘 층을 제거하는 방법.
  12. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 폴리실리콘 층은 분 당 약 2000 Å 초과의 에칭 레이트로 제거되는, 웨이퍼로부터 폴리실리콘 층을 제거하는 방법.
  13. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 불소계 종의 상기 농도는 약 0.7 볼륨％ 내지 약 10 볼륨％이고, 상기 수소계 종의 상기 농도는 약 50 볼륨％ 초과인, 웨이퍼로부터 폴리실리콘 층을 제거하는 방법.
  14. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 에천트는 상기 불소계 종과 상이한 개질 가스 종을 더 포함하고, 상기 개질 가스 종은 질소 트리플루오라이드, 탄소 테트라플루오라이드, 플루오로메탄, 및 설퍼 헥사플루오라이드 중 적어도 하나를 포함하는, 웨이퍼로부터 폴리실리콘 층을 제거하는 방법.
  15. 제 14 항에 있어서,
    상기 개질 가스 종의 농도는 약 10 볼륨％ 미만인, 웨이퍼로부터 폴리실리콘 층을 제거하는 방법.
  16. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 웨이퍼는 정전 척 상에 지지되고, 상기 폴리실리콘 층 상의 천연 옥사이드 층을 더 포함하고,
    상기 방법은,
    상기 리모트 플라즈마 소스와 상기 정전 척 사이에 적어도 불소계 에천트의 용량 결합 플라즈마를 생성하도록 상기 정전 척에 바이어스를 인가하는 단계; 및
    상기 천연 옥사이드 층을 제거하기 위해 상기 용량 결합 플라즈마에 상기 웨이퍼를 노출하는 단계로서, 상기 천연 옥사이드 층의 제거는 상기 폴리실리콘 층의 제거와 인시츄로 수행되는, 상기 웨이퍼를 노출하는 단계를 더 포함하는, 웨이퍼로부터 폴리실리콘 층을 제거하는 방법.
  17. 웨이퍼로부터 폴리실리콘 층을 제거하기 위한 장치에 있어서,
    상기 장치는,
    플라즈마 에칭 챔버, 및
    제어기를 포함하고,
    상기 플라즈마 에칭 챔버는,
    리모트 플라즈마 소스; 및
    상기 리모트 플라즈마 소스 외부의, 웨이퍼를 지지하기 위한 웨이퍼 지지부로서, 상기 웨이퍼는 폴리실리콘 층과 옥사이드 층 및 나이트라이드 층 중 적어도 하나를 포함하는, 상기 웨이퍼 지지부를 포함하고,
    상기 제어기는,
    (a) 수소계 종 및 불소계 종을 포함하는 에천트를 상기 리모트 플라즈마 소스 내로 흘리는 단계로서, 상기 수소계 종의 농도는 상기 불소계 종의 농도보다 높은, 상기 수소계 종 및 불소계 종을 포함하는 에천트를 흘리는 단계;
    (b) 상기 리모트 플라즈마 소스 내에서 리모트 플라즈마를 생성하는 단계로서, 상기 리모트 플라즈마는 상기 수소계 종 및 상기 불소계 종의 라디칼들을 포함하는, 상기 리모트 플라즈마를 생성하는 단계; 및
    (c) 상기 폴리실리콘 층을 제거하기 위해 상기 리모트 플라즈마에 상기 웨이퍼를 노출하는 단계로서, 상기 리모트 플라즈마로의 노출 동안 상기 웨이퍼는 상기 웨이퍼에 고체 부산물 잔여물이 실질적으로 없는 온도 범위 내로 유지되는, 상기 웨이퍼를 노출하는 단계를 수행하기 위한 인스트럭션들을 제공하도록 구성되는, 웨이퍼로부터 폴리실리콘 층을 제거하기 위한 장치.
  18. 제 17 항에 있어서,
    상기 웨이퍼 지지부와 상기 리모트 플라즈마 소스 사이의 샤워헤드를 더 포함하고,
    상기 플라즈마 에칭 챔버는 상기 리모트 플라즈마 소스 내에서 유도 결합 플라즈마를 생성하도록 구성되고, 그리고 상기 플라즈마 에칭 챔버는 상기 웨이퍼 지지부와 상기 샤워헤드 사이에서 용량 결합 플라즈마를 생성하도록 구성되는, 웨이퍼로부터 폴리실리콘 층을 제거하기 위한 장치.
  19. 제 17 항에 있어서,
    상기 웨이퍼 지지부는 상기 웨이퍼에 걸쳐 복수의 상이한 온도들을 규정하도록 구성된 복수의 열적 존들을 포함하는, 웨이퍼로부터 폴리실리콘 층을 제거하기 위한 장치.
  20. 제 17 항에 있어서,
    상기 나이트라이드 층은 실리콘 나이트라이드 층 및 티타늄 나이트라이드 층 중 적어도 하나를 포함하고, 그리고 상기 옥사이드 층은 적어도 열적 실리콘 옥사이드 층을 포함하는, 웨이퍼로부터 폴리실리콘 층을 제거하기 위한 장치.
  21. 제 17 항에 있어서,
    상기 수소계 종은 수소 또는 암모니아를 포함하고, 그리고 상기 불소계 종은 질소 트리플루오라이드 또는 탄소 테트라플루오라이드를 포함하는, 웨이퍼로부터 폴리실리콘 층을 제거하기 위한 장치.
  22. 제 17 항 내지 제 21 항 중 어느 한 항에 있어서,
    상기 온도 범위는 약 60 ℃ 미만인, 웨이퍼로부터 폴리실리콘 층을 제거하기 위한 장치.
  23. 제 17 항 내지 제 21 항 중 어느 한 항에 있어서,
    상기 플라즈마 에칭 챔버 내 압력은 약 1 Torr 미만인, 웨이퍼로부터 폴리실리콘 층을 제거하기 위한 장치.
  24. 제 17 항 내지 제 21 항 중 어느 한 항에 있어서,
    상기 에천트는 상기 불소계 종과 상이한 개질 가스 종을 더 포함하고, 상기 개질 가스 종은 질소 트리플루오라이드, 탄소 테트라플루오라이드, 플루오로메탄, 및 설퍼 헥사플루오라이드 중 적어도 하나를 포함하는, 웨이퍼로부터 폴리실리콘 층을 제거하기 위한 장치.
  25. 제 17 항 내지 제 21 항 중 어느 한 항에 있어서,
    상기 웨이퍼는 상기 폴리실리콘 층 상의 천연 옥사이드 층을 포함하고,
    상기 제어기는,
    상기 리모트 플라즈마 소스와 상기 웨이퍼 지지부 사이에 적어도 불소계 에천트의 용량 결합 플라즈마를 생성하도록 상기 웨이퍼 지지부에 바이어스를 인가하는 단계; 및
    상기 천연 옥사이드 층을 제거하기 위해 상기 용량 결합 플라즈마에 상기 웨이퍼를 노출하는 단계로서, 상기 천연 옥사이드 층의 제거는 상기 폴리실리콘 층의 제거와 인시츄로 수행되는, 상기 웨이퍼를 노출하는 단계를 수행하기 위한 인스트럭션들을 더 포함하는, 웨이퍼로부터 폴리실리콘 층을 제거하기 위한 장치.
KR1020160148249A 2015-11-11 2016-11-08 고 쓰루풋을 갖는 초고 선택성 폴리실리콘 에칭 KR20170058282A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/938,635 2015-11-11
US14/938,635 US10283615B2 (en) 2012-07-02 2015-11-11 Ultrahigh selective polysilicon etch with high throughput

Publications (1)

Publication Number Publication Date
KR20170058282A true KR20170058282A (ko) 2017-05-26

Family

ID=59052040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160148249A KR20170058282A (ko) 2015-11-11 2016-11-08 고 쓰루풋을 갖는 초고 선택성 폴리실리콘 에칭

Country Status (3)

Country Link
KR (1) KR20170058282A (ko)
CN (1) CN107017162B (ko)
TW (1) TWI727992B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019059620A1 (ko) * 2017-09-19 2019-03-28 무진전자 주식회사 기판 처리 방법 및 장치
WO2019107729A1 (ko) * 2017-11-30 2019-06-06 무진전자 주식회사 폴리 실리콘을 선택적으로 제거하는 건식 세정 장치 및 방법
WO2019107728A1 (ko) * 2017-11-30 2019-06-06 무진전자 주식회사 고 선택적 실리콘 산화물 제거를 위한 건식 세정 장치 및 방법
KR20190097560A (ko) 2018-02-12 2019-08-21 한국기계연구원 실리콘의 원자층 에칭 방법
WO2020060721A1 (en) * 2018-09-21 2020-03-26 Applied Materials, Inc. Selective material removal

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10770305B2 (en) * 2018-05-11 2020-09-08 Tokyo Electron Limited Method of atomic layer etching of oxide
US11488848B2 (en) * 2018-07-31 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated semiconductor die vessel processing workstations

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040018741A1 (en) * 2002-07-26 2004-01-29 Applied Materials, Inc. Method For Enhancing Critical Dimension Uniformity After Etch
US9324576B2 (en) * 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
US8808563B2 (en) * 2011-10-07 2014-08-19 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination
US9435692B2 (en) * 2014-02-05 2016-09-06 Lam Research Corporation Calculating power input to an array of thermal control elements to achieve a two-dimensional temperature output

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019059620A1 (ko) * 2017-09-19 2019-03-28 무진전자 주식회사 기판 처리 방법 및 장치
WO2019107729A1 (ko) * 2017-11-30 2019-06-06 무진전자 주식회사 폴리 실리콘을 선택적으로 제거하는 건식 세정 장치 및 방법
WO2019107728A1 (ko) * 2017-11-30 2019-06-06 무진전자 주식회사 고 선택적 실리콘 산화물 제거를 위한 건식 세정 장치 및 방법
KR20190097560A (ko) 2018-02-12 2019-08-21 한국기계연구원 실리콘의 원자층 에칭 방법
WO2020060721A1 (en) * 2018-09-21 2020-03-26 Applied Materials, Inc. Selective material removal
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal

Also Published As

Publication number Publication date
CN107017162A (zh) 2017-08-04
CN107017162B (zh) 2020-11-10
TW201730966A (zh) 2017-09-01
TWI727992B (zh) 2021-05-21

Similar Documents

Publication Publication Date Title
US10283615B2 (en) Ultrahigh selective polysilicon etch with high throughput
KR102627546B1 (ko) 이방성 텅스텐 에칭을 위한 방법 및 장치
KR102708853B1 (ko) 실리콘 나이트라이드를 에칭하는 동안 초고선택도를 달성하기 위한 방법
EP3038142A1 (en) Selective nitride etch
KR102148035B1 (ko) 높은 선택도에 의한 폴리실리콘 및 자연 산화물의 제거
CN107017162B (zh) 具有高产量的超高选择比的多晶硅蚀刻
US7431795B2 (en) Cluster tool and method for process integration in manufacture of a gate structure of a field effect transistor
US20150064914A1 (en) Method of etching a boron doped carbon hardmask
KR20180005265A (ko) 진보된 패터닝 프로세스에서의 스페이서 퇴적 및 선택적 제거를 위한 장치 및 방법들
CN111630664A (zh) 用于形成鳍式场效晶体管的单等离子体室中的原子层沉积及蚀刻
KR20200105531A (ko) 다중 패터닝 프로세스에서 원자 층 증착을 사용한 스페이서 프로파일 제어
US20120108072A1 (en) Showerhead configurations for plasma reactors
CN112335016A (zh) 高深宽比结构的有效率的清洁和蚀刻
US20110303639A1 (en) Methods for processing substrates having metal hard masks
US20230072732A1 (en) Methods for etching structures with oxygen pulsing
US10283370B1 (en) Silicon addition for silicon nitride etching selectivity
US11658042B2 (en) Methods for etching structures and smoothing sidewalls
TWI843909B (zh) 電漿處理方法及電漿處理設備