TWI727992B - 具有高產能之超高選擇性多晶矽蝕刻 - Google Patents

具有高產能之超高選擇性多晶矽蝕刻 Download PDF

Info

Publication number
TWI727992B
TWI727992B TW105136072A TW105136072A TWI727992B TW I727992 B TWI727992 B TW I727992B TW 105136072 A TW105136072 A TW 105136072A TW 105136072 A TW105136072 A TW 105136072A TW I727992 B TWI727992 B TW I727992B
Authority
TW
Taiwan
Prior art keywords
wafer
polysilicon layer
layer
remote plasma
polysilicon
Prior art date
Application number
TW105136072A
Other languages
English (en)
Other versions
TW201730966A (zh
Inventor
登亮 楊
夸梅 伊森
費薩爾 雅各布
朴准弘
Original Assignee
美商諾發系統有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/938,635 external-priority patent/US10283615B2/en
Application filed by 美商諾發系統有限公司 filed Critical 美商諾發系統有限公司
Publication of TW201730966A publication Critical patent/TW201730966A/zh
Application granted granted Critical
Publication of TWI727992B publication Critical patent/TWI727992B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供用以移除晶圓上之多晶矽層的方法與設備，其中晶圓可包括氮化物層、低k介電層、氧化物層、與其他膜層。氫基物種與氟基物種之電漿在遠端電漿源中產生，且在相對低溫下使晶圓暴露至電漿以限制固體副產物的形成。在一些實施例中，將晶圓維持在約60℃以下的溫度。在非常高的蝕刻速率下移除多晶矽層，且多晶矽對於氮化物層與氧化物層之選擇性非常高。在一些實施例中，將晶圓支撐在具有複數熱區的晶圓支撐件上，該複數熱區係配置成在晶圓範圍定義複數不同的溫度。

Description

具有高產能之超高選擇性多晶矽蝕刻
本揭露內容通常關於晶圓上多晶矽的蝕刻，尤其關於具有高選擇性之晶圓上多晶矽之電漿基礎的蝕刻。
電漿基礎的蝕刻可為半導體元件與積體電路生產中的重要處理步驟。
通常，多晶矽的移除可使用濕式或乾式反應性離子蝕刻(RIE)製程執行。然而，用以移除多晶矽的濕式蝕刻製程可能導致低多晶矽蝕刻速率，此導致低產能。再者，移除多晶矽的濕式蝕刻製程可能無法達到和乾式蝕刻製程一樣高的對其他材料之選擇性。至少部分地因使用外部偏壓以控制離子方向與能量之複雜的硬體，故乾式RIE製程可能導致較高成本。此外，因暴露至離子與光子通量，故乾式RIE製程的使用可能損壞周圍結構。周圍結構可為由例如暴露的氮化物及/或氧化物所製的側壁。這樣的周圍結構可包括低k介電材料、氮化矽(Si3 N4 )、氮化鈦(TiN)、及包括熱矽氧化物的矽氧化物(SiO2 )。
此外，許多材料(包括包含矽與金屬之半導體晶圓)表面上原生氧化物層之存在可能不利地影響這樣的材料的圖案化。此可能為半導體晶片、記憶元件、邏輯元件之生產中重要的部分。例如，多晶矽上之原生氧化物層可實質上抑制並減少多晶矽蝕刻的均勻性。當使含矽表面暴露至環境條件或氧時，可能形成原生氧化物層。
通常，原生氧化物移除可使用濕式製程執行，像是使用稀釋的氫氟酸(HF)處理原生氧化物。然而，這樣用以移除原生氧化物之濕式蝕刻製程的使用可能昂貴、可能引起嚴重的安全問題、可能無法達到對其它材料之高選擇性、及可能造成額外暴露至環境條件而允許原生氧化物在蝕刻多晶矽之前重新生長。濕式製程對於涉及高縱橫比特徵部之元件亦可能是有問題的。
本揭露內容關於自晶圓移除多晶矽層的方法。方法包括提供具有多晶矽層的晶圓、使包括氫基物種與氟基物種之蝕刻劑流至遠端電漿源中(其中氫基物種之濃度大於氟基物種之濃度)、在遠端電漿源中產生遠端電漿(其中遠端電漿包括氫基物種與氟基物種之自由基)、及使晶圓暴露至遠端電漿以移除多晶矽層(其中維持晶圓在一溫度範圍內，使得晶圓在暴露至遠端電漿期間實質上沒有固體副產物的殘留物)。
在一些實施例中，晶圓包括暴露的氮化物及/或氧化物。在一些實施例中，在多晶矽層的移除期間，多晶矽對於暴露的氮化物及/或氧化物結構之選擇性大於約500:1。在一些實施例中，氫基物種包括氫或氨，而氟基物種包括三氟化氮或四氟化碳。在一些實施例中，溫度範圍小於約60℃。在一些實施例中，使晶圓暴露至具有小於約5Torr之壓力之腔室中的遠端電漿。在一些實施例中，將晶圓支撐在具有複數熱區的靜電卡盤上，配置該熱區以在晶圓上定義複數不同的溫度。在一些實施例中，多晶矽層在大於每分鐘約2000Å之蝕刻速率下移除。在一些實施例中，氟基物種之濃度介於約0.7%與約10%的體積百分比之間，且其中氫基物種之濃度大於約50%的體積百分比。在一些實施例中，蝕刻劑更包括不同於氟基物種的改質氣體物種，其中改質氣體物種包括三氟化氮、四氟化碳、氟甲烷、與六氟化硫之至少一者。在一些實施例中，晶圓被支撐在靜電卡盤上且更包括原生氧化物層，而方法進一步包括：施加偏壓至靜電卡盤以在遠端電漿源與靜電卡盤之間產生至少氟基蝕刻劑的電容耦合電漿、與使晶圓暴露至電容耦合電漿以移除原生氧化物層，其中原位執行原生氧化物層的移除與多晶矽層的移除。
本揭露內容亦關於用以自晶圓移除多晶矽層的設備。設備包括電漿蝕刻腔室，其中電漿蝕刻腔室包括遠端電漿源與用以支撐晶圓且在遠端電漿源外的晶圓支撐件，其中晶圓包括多晶矽層及氧化物層與氮化物層之至少一者。設備更包括配置成提供用以執行以下操作之指令的控制器：(a)使包括氫基物種與氟基物種之蝕刻劑流至遠端電漿源中，其中氫基物種之濃度大於氟基物種之濃度、(b)在遠端電漿源中產生遠端電漿，其中遠端電漿包括氫基物種與氟基物種之自由基、及(c)使晶圓暴露至遠端電漿以移除多晶矽層，其中維持晶圓在一溫度範圍內，使得晶圓在暴露至遠端電漿期間實質上沒有固體副產物的殘留物。
在一些實施例中，設備更包括介於晶圓支撐件與遠端電漿源之間的噴淋頭，其中電漿蝕刻腔室配置成在遠端電漿源中產生感應耦合電漿，且其中電漿蝕刻腔室配置成在晶圓支撐件與噴淋頭之間產生電容耦合電漿。在一些實施例中，晶圓支撐件包括配置成在晶圓範圍定義複數不同溫度之複數熱區。在一些實施例中，溫度範圍小於約60℃。在一些實施例中，蝕刻劑更包括不同於氟基物種的改質氣體物種，其中改質氣體物種包括三氟化氮、四氟化碳、氟甲烷、與六氟化硫之至少一者。在一些實施例中，晶圓包括多晶矽層上之原生氧化物層，且控制器更配置有用以執行以下操作之指令：施加偏壓至晶圓支撐件以在遠端電漿源與晶圓支撐件之間產生至少氟基蝕刻劑的電容耦合電漿、與使晶圓暴露至電容耦合電漿以移除原生氧化物層，其中原位執行原生氧化物層的移除與多晶矽層的移除。
這些與其他實施例將參照圖式在以下進一步描述。
[前言] 在以下敘述中，提出許多特定細節以提供對所示概念之徹底了解。所示概念可在缺少一些或所有這些特定細節下實施。另一方面，為人熟知的製程操作並未詳加描述以免不必要地模糊所述概念。雖然一些概念將與特定實施例結合描述，但應理解不欲使這些實施例為限制性的。
電漿基礎的蝕刻可用在積體電路的生產中。對於各種技術節點(如在1x-nm或2x-nm節點中)，用於結構(如記憶元件疊構)的新穎材料可提供驚人的好處。生產製程(如特定層的蝕刻)可能需要對這樣的新材料相對有利，同時仍以高效率蝕刻。雖可能期望為了高產能而以高效率達到某些材料(如多晶矽)的蝕刻，然亦可能期待最小化周圍暴露材料的損失以避免不利地影響元件性能。
遠端或下游電漿可提供可接受的蝕刻速率並最小化周圍材料的損失。在一些實施例中，例如材料可包括Si3 N4 及/或TiN。Si3 N4 可用作為間隔件、襯墊、及/或蝕刻停止層，而TiN可用作為金屬閘極結構或電極。遠端或下游電漿可提供可使由直接的電漿暴露所導致的損傷(包括離子衝擊損傷、充電損傷、與因高能光子之高通量導致的缺陷)最小化的條件。   [元件結構]
圖1說明具有多晶矽層之元件結構範例的橫剖面。如圖1中元件結構100所示，多晶矽層110可在下方層120之上，其可包括Si3 N4 。多晶矽層110亦可藉由多重垂直結構130分開，每一垂直結構130可包括例如TiN及/或Si3 N4 。在一些實施例中，多晶矽層110可包括經退火的多晶矽。經退火的多晶矽可比未退火的多晶矽更呈結晶狀與鬆弛，且可以不同於未退火的多晶矽的速率蝕刻。該技術領域之通常知識者應理解：多晶矽層110可藉由任何數量之不同材料圍繞或分開。
在圖1的範例中，元件結構100可為記憶元件或邏輯元件。底下的Si3 N4 層120可作為蝕刻停止層，而TiN與Si3 N4 垂直結構130可為電極。在一些實施例中，蝕刻多晶矽層110並隨後使用介電材料填充TiN與Si3 N4 垂直結構130之間的空間，以在TiN與Si3 N4 垂直結構130之間產生電容。
在圖1的範例中，多晶矽層110的厚度可介於約1μm與約2μm之間(如介於約1.10μm與約1.35μm之間)。此外，TiN與Si3 N4 垂直結構130可介於約1μm與約2μm之間(如介於約1.10μm與約1.35μm之間)。該技術領域之通常知識者應理解：記憶或邏輯元件結構100可具有變化的厚度與定向。
在圖1的範例中，多晶矽與其他特徵部的尺寸可取決於應用及技術節點。在一些實施例中，移除的多晶矽厚度可為約1.3μm(其可對應於2x-nm節點)。對於2x-nm之技術節點，此可對應於約22nm以下的特徵部(例如，閘極寬度)。在一些實施例中，移除的多晶矽厚度可為約1.5μm(其可對應於1x-nm節點)。對於1x-nm之技術節點，此可對應於約16nm以下的特徵部(例如，閘極寬度)。
多晶矽或任何其他含矽結構的移除可能因原生氧化物的存在而受阻。當暴露至環境條件或氧時，原生氧化物層可在多晶矽層或其他含矽層上形成。圖2說明具有在多晶矽層上之原生矽氧化物層的結構範例的橫剖面。
在圖2中，元件結構200可相似於圖1中稍早所提供的元件結構100。多晶矽層210可藉由垂直結構230分開，每一垂直結構可包括TiN及/或Si3 N4 。多晶矽層210亦可設置在下方層220(其可包括Si3 N4 )上。在一些實施例中，元件結構200可為記憶元件或邏輯元件，其中下方層220為蝕刻停止層，而垂直結構230為電極。原生矽氧化物層240可在多晶矽層210上形成。在一些實施例中，含氧層(例如，矽氧氮化物)可在垂直結構230中形成在Si3 N4 上。
當氧在含矽結構的表面與矽反應時，原生矽氧化物層240可能形成。原生矽氧化物層240可具有介於約5Å到約50Å之間、或介於約10Å到約30Å之間的厚度。由於原生矽氧化物層240並非有意製造或合成，而是在暴露至任何包含氧化劑之環境下時形成，因此原生矽氧化物層240之結構可能非均勻且高度非晶形。
當嘗試於下方的材料上執行化學反應時，原生矽氧化物層240的存在可能阻礙化學反應。尤其，原生矽氧化物層240可能阻礙多晶矽層210的蝕刻，抑制並增加多晶矽移除的不均勻性。此可能不利地衝擊產能與元件性能。
期望在移除多晶矽層210之前移除原生矽氧化物層240，同時造成周圍材料(如包含TiN及/或Si3 N4 的垂直結構230)之最小損失。在一些實施例中，期望移除原生矽氧化物層240與多晶矽層210兩者，同時造成周圍材料之最小損失。
通常，晶圓上的原生矽氧化物層之移除藉由濕式蝕刻處理達到，像是將晶圓浸至包含稀釋HF的槽浴中，並隨後傳送至用以進一步處理的另一反應腔室。此濕式蝕刻製程可能具有一些缺點，像是在等候時間同時傳送晶圓期間允許原生氧化物重新生長、相對高的擁有成本、及利用有毒、危險、與非環境友善的溶劑。此外，濕式處理可能危及元件中所發現之高縱橫比結構的完整性。然而，本文所述之所揭實施例可藉由應用以高選擇性移除晶圓上的原生矽氧化物層並使用乾式電漿蝕刻製程的方法而減輕至少一些缺點。在一些範例中，可原位執行用以移除原生矽氧化物層之乾式電漿蝕刻製程與多晶矽蝕刻製程。
圖3A說明範例性鰭式場效電晶體(FinFET)結構之一部分的三維示意圖。FinFET結構300可包括半導體晶圓305。半導體晶圓305可包括複數由矽所製成的鰭片305a。如淺溝槽隔離(STI, shallow trench isolation)氧化物的介電材料320在相鄰的矽鰭片305a之間形成。介電材料320可包括低介電氧化物材料(如矽氧化物)。複數多晶矽層310可在介電材料320之部分上形成。在一些實施例中，多晶矽層310可包括垂直於矽鰭片305a之多晶矽的垂直結構。FinFET結構300可更包括形成在介電材料320上與多晶矽層310周圍的矽氮化物襯墊330。FinFET結構300可更包括矽氮化物襯墊330與矽鰭片305a上的遮罩340。
圖3B說明在蝕刻多晶矽之後的圖3A範例性FinFET結構的放大圖。圖3C說明在蝕刻多晶矽之後的圖3A範例性FinFET結構的另一放大圖。乾式蝕刻製程可選擇性地移除多晶矽層310。乾式蝕刻製程可對保護矽鰭片305a、介電材料320、與矽氮化物襯墊330的氧化物薄層(未顯示)具高度選擇性。因此，乾式蝕刻製程可有效地移除多晶矽，且同時對保護矽、矽氧化物、與矽氮化物之氧化物的薄層具有選擇性。在圖3B與3C中，乾式蝕刻製程移除多晶矽層，同時在沒有殘留物與缺陷之情形下保留矽鰭片305a、介電材料320、與矽氮化物襯墊330。   [製程條件]
本揭露內容關於在具有對暴露的氮化物及/或氧化物層之高選擇性之高蝕刻速率下移除多晶矽的方法。方法包括提供具有多晶矽層的晶圓。在一些實施例中，晶圓更包括多晶矽層上的原生氧化物層，以及氮化物層與氧化物層之至少一者。方法更包括使包括氫基物種與氟基物種之蝕刻劑流至遠端電漿源中，其中氫基物種之濃度大於氟基物種之濃度。在遠端電漿源中產生遠端電漿，其中遠端電漿包括氫基物種與氟基物種之自由基。使晶圓暴露至遠端電漿以移除多晶矽層，其中維持晶圓在一溫度範圍內，使得晶圓在暴露至遠端電漿期間實質上沒有固體副產物的殘留物。在一些實施例中，多晶矽層的移除在大於每分鐘約2000Å之蝕刻速率下執行，且具有對氮化物及/或氧化物大於約500:1的選擇性。
晶圓可包括任何半導體晶圓、部分積體電路、印刷電路板、或其他適當的工作件。製程條件可取決於晶圓尺寸而改變。通常，為200-nm晶圓、300-nm、或450-nm晶圓配置許多生產設施。本文所述之所揭實施例係配置成在任何適當的晶圓尺寸(如300-nm與450-nm晶圓技術)上操作。
在一些實施例中，多晶矽的移除可藉由具有遠端電漿源的電漿處理設備進行(如關於圖10所述之電漿處理設備或電漿反應器)。引導至圖10所述之電漿反應器中的氣體可隨應用而變化。在一些實施例中，蝕刻反應可使用氫基蝕刻劑進行。氫基蝕刻劑可包括例如氫(H2 )。另一範例可包括氨(NH3 )。在一些實施例中，蝕刻反應可使用H2 與氟基物種(如三氟化氮(NF3 )、四氟化碳(CF4 )、或六氟化硫(SF6 ))之組合進行。像是H2 與NF3 的氣體為無毒的，且通常對環境不具不利的影響。
使用氫基物種作為蝕刻劑能有效地蝕刻多晶矽，且同時作為使其它暴露材料(例如TiN、Si3 N4 、與SiO2 )之氧化與損失最小化的還原劑。氧化劑(如氧)可增加多晶矽的蝕刻速率，但亦可能氧化並增加其它暴露材料的損失。添加作為蝕刻劑之氟基物種加上氫基物種可增加多晶矽的蝕刻速率，但若氟基物種之濃度超過一定限度，則亦可能增加對其它暴露材料的損失。
如本文稍早討論，氫基物種可包括H2 或NH3 ，而氟基物種可包括NF3 、CF4 、或SF6 。其他氟基物種之範例可包括六氟乙烷(C2 F6 )、三氟甲烷(CHF3 )、二氟甲烷(CH2 F2 )、氟甲烷(CH3 F)、八氟丙烷(C3 F8 )、八氟環丁烷(C4 F8 )、八氟[1-]丁烯(C4 F8 )、八氟[2-]丁烯(C4 F8 )、八氟異丁烯(C4 F8 )、氟(F2 )、與相似物。電漿反應器可活化氫基物種與氟基物種以形成自由基、離子、或其他電漿活化物種。電漿反應器可產生包括氫基物種與氟基物種之自由基的電漿。電漿可用以執行多晶矽的電漿蝕刻，其中電漿蝕刻可為H2 /NF3 的電漿蝕刻。
電漿蝕刻的製程條件可影響多晶矽與暴露的氮化物及/或氧化物的蝕刻速率。各種製程參數(像是表面溫度、壓力、電源功率、氣體流速、氣體組成物、晶圓尺寸、與相關的蝕刻劑氣體濃度)可影響製程條件，並因此影響多晶矽與暴露的氮化物及/或氧化物的蝕刻速率。這樣的製程參數可在「製程視窗」中最佳化以最大化多晶矽的蝕刻速率，同時限制暴露的氮化物及/或氧化物的蝕刻速率。
氫基物種提供在遠端電漿源將其離子化或自由基化以形成電漿之活性物種。在不受任何理論限制之情形下，多晶矽的蝕刻可藉由連續添加吸附的氫原子至矽原子以形成Si-Hx 錯合物而發生，其中化學吸附之氫原子的數目自x = 1、2、與3成長(亦即，SiH、SiH2 、與SiH3 )。這樣的反應機制至少在純H2 電漿的存在下進行。氫原子添加至SiH3 促進揮發性矽烷(SiH4 )的形成，此促進多晶矽的蝕刻。以下方程式可描述完整Si蝕刻反應：Si(s) + 4H* → SiH4(g) 。
其他化學反應可促進多晶矽的移除。氟自由基可與矽原子反應並在以下反應中形成揮發性四氟矽烷(SiF4 )：Si(s) + 4F* → SiF4(g) 。當氫自由基及氟自由基與矽原子反應以分別形成揮發性矽烷與四氟矽烷時，沒有固體副產物形成。在沒有固體副產物形成之情形下移除矽原子的製程視窗可稱為「清潔狀態」。
通常，電漿中氫基物種與氟基物種之導入形成氣相反應物(如HF、NH4 •HF、與NH4 F)。這些氣相反應物與其他電漿活化物種可能潛在地與矽原子反應以形成固體副產物，像是六氟矽酸銨((NH4 )2 SiF6 )。這樣的化學反應範例可在以下的化學路徑中顯示：Si(s) + 4HF(g) + 2NH4 F(g) → ((SiH4 )2 SiF6 )(g) + 2H2(g) 。移除矽原子但涉及固體副產物之形成的製程視窗可稱為「沉積狀態」。固體副產物可在稍微升高的溫度下昇華(如大於約60℃或大於約75℃的溫度)，使得多晶矽被移除並在多晶矽的移除之後僅形成氣態副產物。
圖4A顯示在蝕刻多晶矽之後具有鹽殘留物之元件結構的橫剖面示意圖。在蝕刻多晶矽(未顯示)之後，元件結構400a包括在垂直結構430之間的凹處440。垂直結構430可包括矽氮化物及/或矽氧化物的疊層(如熱矽氧化物)。元件結構400a更包括下方層420，該下方層420可包括矽氮化物及/或矽氧化物。用以形成凹處440之多晶矽蝕刻可發生達到下方層420。在一些實施例中，下方層420為蝕刻停止層，而垂直結構430為電極。在圖4A中，鹽殘留物450可能在垂直結構430之側壁上與下方層420的表面上形成。製程條件(包括溫度與壓力)在動力學上可能偏好圖4A中鹽殘留物450的形成。鹽殘留物450的移除可能需要溫度處理以在多晶矽的移除期間或之後使鹽殘留物450昇華。鹽殘餘物450的存在可能限制產能並不利地影響元件性能。
圖4B顯示在蝕刻多晶矽之後沒有鹽殘留物之元件結構的橫剖面示意圖。在蝕刻多晶矽之後(未顯示)，元件結構400b包括沒有鹽殘留物450之凹處440、垂直結構430、與下方層420。製程條件(包括溫度與壓力)在動力學上可能偏好在清潔狀態下的反應。如此，產能可藉由在不需分離之溫度處理步驟以使鹽殘留物450昇華之情形下蝕刻多晶矽而增加。
如上討論，多晶矽可藉由以下化學路徑之至少一者移除：(1)Si(s) + 4H* → SiH4(g) ；(2)Si(s) + 4F* → SiF4(g) ；與(3) Si(s) + 4HF(g) + 2NH4 F(g) →((NH4 )2 SiF6 )(s) + 2H2(g) 。前兩種化學路徑避免固體副產物或鹽的形成，而最後的化學路徑涉及固體副產物或鹽的形成。製程條件(如入料氣體比、腔室壓力、與晶圓溫度)可影響反應動力學以較其他化學路徑而偏好某些化學路徑。反應動力學可藉由在晶圓表面之物種的活化能與擴散性驅動。在不受任何理論限制之情形下，氣態物種(如NH4 F)的擴散性可受到晶圓溫度影響。晶圓溫度的控制可控制氣態物種(如NH4 F)的擴散，因而限制固體副產物(如(NH4 )2 SiF6 )的形成。因此，適當的製程條件可控制化學路徑的選擇，以在清潔狀態或沉積狀態下蝕刻多晶矽。
清潔狀態的製程條件可在相對低溫及/或低壓條件下進行。在一些實施例中，晶圓的溫度可小於約120℃、或小於約60℃。例如，晶圓的溫度可在約20℃與約120℃之間、或在約20℃與約50℃之間。在一些實施例中，腔室壓力小於約5Torr、或小於約1Torr。例如，腔室壓力可在約0.1Torr與約5Torr之間。
在一些實施例中，多晶矽的移除可在大於每分鐘約1000Å之蝕刻速率下進行，在清潔狀態下甚至大於每分鐘2000Å。在一些實施例中，晶圓可包括暴露的氮化物及/或氧化物層，其中暴露的氮化物層可以包括矽氮化物，而暴露的氧化物層可包括熱矽氧化物。暴露的氮化物及/或氧化物層的蝕刻速率可小於每分鐘約5Å、或小於每分鐘約2Å、或小於每分鐘約1Å。因此，多晶矽對暴露的氮化物及/或氧化物之選擇性可大於約100：1、或大於約500：1。可在多晶矽蝕刻速率大於每分鐘約2000Å時達到這樣的高選擇性。
在一些實施例中，其中晶圓溫度大於60℃的製程條件可使鹽殘留物昇華，其中這樣使鹽殘留物昇華之晶圓溫度可代表沉積狀態。其中晶圓溫度小於60℃的製程條件不導致鹽形成，其中這樣不導致鹽形成之晶圓溫度可代表清潔狀態。在一些實施例中，在清潔狀態下的製程條件可在大於每分鐘2000Å之蝕刻速率下蝕刻多晶矽。此外，對TEOS之選擇性可大於500：1，而對Si3 N4 之選擇性可大於100：1。因此，清潔狀態不僅避免多餘的固體副產物沉積，而且清潔狀態可提供比沉積狀態更高的多晶矽蝕刻速率、及比沉積狀態更大的對氧化物與氮化物的選擇性。
圖5A至5C顯示具有用以在各種溫度狀態中偵測(NH4 )2 SiF6 之振動峰的FTIR圖。化學物種的偵測可藉由指示遭遇某些種類之振動模式(如拉伸與彎曲)之鍵結而達到。在圖5A中，(NH4 )2 SiF6 的偵測可藉由指示在約3300cm-1 峰值遭遇對稱拉伸之N-H鍵而達成。在圖5B中，(NH4 )2 SiF6 的偵測可藉由指示在約1425cm-1 峰值遭遇彎曲(例如，搖動)之N-H鍵而達成。在圖5C中，(NH4 )2 SiF6 的偵測可藉由指示在約717cm-1 峰值之Si-F鍵而達成。在FTIR圖之每一者中，在沉積狀態之溫度下偵測出(NH4 )2 SiF6 的存在。然而，在清潔狀態中，未偵測出(NH4 )2 SiF6 。雖沉積狀態中之晶圓溫度(例如，60℃以上)導致固體副產物形成，然使晶圓維持在清潔狀態的溫度(例如40℃以下)避免固體副產物的形成。
圖6顯示用以自晶圓移除多晶矽之範例性製程的流程圖。製程600中的操作可依不同的次序及/或使用不同、更少、或附加的操作執行。
製程600可始於方塊605，其中提供具有多晶矽層的晶圓。在一些實施例中，晶圓可為包括具有一或更多材料疊層(如沉積於其上之介電、導電、或半導體材料)之矽晶圓的半導體晶圓(如200mm、300mm、或450mm晶圓)。在一些實施例中，晶圓可為記憶元件或邏輯元件的一部分。記憶或邏輯元件可包括如圖1、圖2、與圖3A至3C中所示那些結構。晶圓可具有多晶矽層及氮化物與氧化物層之至少一者，其中氮化物層可包括矽氮化物或鈦氮化物，且其中氧化物層可包括矽氧化物(如熱矽氧化物)。在一些實施例中，晶圓亦可包括各種形貌的特徵部。這樣的特徵部可具有高度對側向尺寸至少約2：1、至少約10：1、或至少約20：1之縱橫比。在一些實施例中，矽氮化物與矽氧化物層之至少一者可為這樣的特徵部之一部分。
可將晶圓定位在電漿處理設備中的晶圓支撐件上。在一些實施例中，晶圓支撐件可為靜電卡盤(ESC)。在一些實施例中，靜電卡盤可包括複數配置以定義晶圓上複數不同溫度的熱區。熱區之每一者可為可獨立控制的。複數熱區可自中心到邊緣徑向分佈在靜電卡盤上。如此，可自晶圓中心到邊緣施加不同的晶圓溫度。
在製程600的方塊610，使包括氫基物種與氟基物種之蝕刻劑流至遠端電漿源中。在一些實施例中，氫基物種之濃度大於氟基物種之濃度。在一些實施例中，氫基物種包括H2 或NH3 。在一些實施例中，氟基物種包括NF3 或CF4 。添加氟基物種通常可增加多晶矽的蝕刻速率。氟基物種之相對濃度可達到一定限度以在氮化物及/或氧化物層上維持期望的選擇性。在一些實施例中，氟基物種之濃度可小於約50%的體積百分比、小於約20%的體積百分比、或在約0.7%與約10%的體積百分比之間。在一些實施例中，氫基物種之濃度大於約50%的體積百分比、大於約80%的體積百分比、或大於約90%的體積百分比。
在一些實施例中，可使用蝕刻劑導入惰性載送氣體。據信惰性載送氣體可降低氣相中自由基重組之可能性。惰性載送氣體可能影響多晶矽之蝕刻速率。惰性載送氣體之範例可包括惰性氣體，像是氦(He)、氖(Ne)、與氬(Ar)。
在電漿處理設備中可使蝕刻劑朝向晶圓流至遠端電漿源中。電漿處理設備可包括連接至遠端電漿源的噴淋頭，透過噴淋頭可引導蝕刻劑至處理腔室或與晶圓支撐件相鄰之區域。可將遠端電漿源與噴淋頭定位在晶圓支撐件上方。範例性遠端電漿源之細節可參考圖10描述。
在製程600的方塊615，於遠端電漿源中產生遠端電漿。遠端電漿可包括氫基物種與氟基物種之自由基。各種物種可存在於遠端電漿中，例如離子、電子、自由基、中性物種、亞穩態物種、與其他物種。遠端電漿可在晶圓及處理腔室或鄰近晶圓支撐件之區域外部的上游產生。
當使氫基物種與氟基物種導入遠端電漿源中時，可施加電源功率至遠端電漿源。電源功率可使感應線圈充能以產生遠端電漿，遠端電漿可為遠端電漿源中的感應耦合電漿。遠端電漿源可產生反應性物種，該反應性物種包括氫基物種與氟基物種之電漿活化物種(例如，自由基)。這樣的電漿活化物種可由氫基物種與氟基物種的離解而產生。例如，在遠端電漿中之H2 與NF3 的離解可產生包括F* 、N* 、NFx * 、與H* 的自由基。在一些範例中，自由基可再結合以在遠端電漿中形成HF與NH4 F的氣態副產物。
遠端電漿源中的製程條件可影響電漿的產生。例如，製程條件(如電漿頻率、電漿功率、蝕刻劑化學、氣體混合物、氣體流速、腔室壓力、腔室溫度、與時序)可增加或減少電漿中自由基的密度。遠端電漿源之設備設計亦可影響電漿的產生。例如，感應線圈的定位、感應線圈的長度、遠端電漿源的形狀、遠端電漿源的材料、噴淋頭中孔洞的分佈、與噴淋頭的材料可增加或減少電漿中自由基的密度。在一些實施例中，可最佳化遠端電漿源之製程條件與設備設計以增加電漿中自由基的密度。設備設計之實施態樣可促進遠端電漿源中之電漿再循環，以進一步增加電漿中自由基的密度。電漿中之高密度自由基可對應多晶矽之高蝕刻速率與對氮化物及/或氧化物之高選擇性。
在製程600的方塊620，使晶圓暴露至遠端電漿以移除多晶矽層。使晶圓維持在一溫度範圍內，使得晶圓在暴露至遠端電漿期間實質上沒有固體副產物的殘留物。晶圓溫度可藉由控制晶圓支撐件的溫度而控制。遠端電漿中所產生的離子可藉由噴淋頭過濾，使得晶圓可更暴露於氫基物種與氟基物種之自由基。H* 自由基與F* 自由基(亦即，原子氫與原子氟)可與多晶矽層反應以蝕刻多晶矽。H* 自由基可與矽反應以形成矽烷的氣態副產物。F* 自由基可與矽反應以形成四氟矽烷的氣態副產物。因此，多晶矽層不僅可被原子氫蝕刻，亦可被原子氟蝕刻。可將晶圓的溫度維持在抑制固體副產物(如(NH4 )2 SiF6 )形成的溫度。在一些實施例中，溫度範圍小於約120℃、小於約60℃、或介於約20℃與約50℃之間。亦可控制腔室壓力以抑制固體副產物的形成。在一些實施例中，腔室壓力可小於約5Torr、或小於約1Torr。在不受任何理論限制之情形下，控制晶圓溫度或腔室壓力可限制在反應表面之HF及/或NH4 F的擴散性，因而抑制用以形成(NH4 )2 SiF6 的化學反應。控制晶圓溫度可控制表面反應路徑。
在某些製程條件(如相對低溫及/或相對低壓)下，可抑制固體副產物或鹽的形成。此可避免或以其他方式減少晶圓中多餘的缺陷並增加產能。這樣的製程條件不僅可避免多餘的固體副產物之殘留物，亦可增加多晶矽之蝕刻速率與增加對氮化物及/或氧化物層的選擇性。在一些實施例中，多晶矽層以大於每分鐘約2000Å的蝕刻速率移除。在一些實施例中，在多晶矽層的移除期間，多晶矽對氮化物及/或氧化物層的選擇性可大於約500：1。
在一些實施例中，多晶矽的蝕刻速率可取決於蝕刻劑中反應物物種的混合物。除了氫基物種與氟基物種之外，蝕刻劑可更包括不同於氟基物種與氫基物種兩者之改質氣體物種，其中改質氣體物種包括NF3 、CF4 、CH3 F、與SF6 之至少一者。改質氣體物種之濃度小於約10%的體積百分比。可產生改質氣體物種之自由基，且可使晶圓暴露至這樣的自由基以有助於多晶矽層的移除。
圖7說明顯示作為溫度函數之多晶矽蝕刻速率的圖。多晶矽蝕刻速率隨著減少靜電卡盤溫度而增加，直到鹽副產物的形成。此外，當添加改質氣體物種至蝕刻劑時，多晶矽蝕刻速率對溫度的敏感性則改變。如圖7所示，以小於10%之體積百分比的濃度添加NF3 、CF4 、CH3 F、與SF6 之至少一者增加多晶矽蝕刻速率對溫度的敏感性。
返回至圖6，在其中使晶圓支撐在具有複數熱區之靜電卡盤上的實施例中，製程600可更包括為改善多晶矽移除之均勻性，在使晶圓暴露至遠端電漿期間於熱區中施加應用複數不同的溫度。可徑向分佈複數熱區，使得不同的溫度可徑向分佈在晶圓上。自晶圓中心到邊緣之多晶矽的蝕刻速率可藉由自支撐晶圓之靜電卡盤的中心到邊緣施加不同的溫度而微調。
圖8A顯示範例性單區靜電卡盤之晶圓上多晶矽蝕刻均勻性。在整個靜電卡盤上施加的單一溫度100℃，多晶矽刻蝕範圍介在73.8nm與84.7nm之間。平均值為78.7nm、3-sigma標準差為8.9nm(11.3%)、而範圍為10.9nm(13.9%)。
圖8B顯示範例性多區靜電卡盤之晶圓上多晶矽蝕刻均勻性。在靜電卡盤中心施加110℃的溫度、在圍繞靜電卡盤中心的第一環中施加100℃的溫度、在圍繞第一環的第二環中施加95℃的溫度、並在靜電卡盤周邊且環繞第二環的第三環中施加100℃的溫度。多晶矽蝕刻的範圍介在83.9nm與88.1nm之間。平均值為86.5nm、3-sigma標準差為3.4nm(3.9%)、而範圍為4.2nm(4.8%)。圖8A與8B中所示數據顯示晶圓上之多晶矽蝕刻均勻性可藉由控制靜電卡盤中之多重熱區上的溫度而改善。
返回至圖6，在其中原生氧化物層於多晶矽層上形成之實施例中，製程600可更包括施加偏壓至晶圓支撐件以在遠端電漿源與晶圓支撐件之間產生至少氟基蝕刻劑之電容耦合電漿，並使晶圓暴露至電容耦合電漿以移除原生氧化物層。在一些實施例中，氟基蝕刻劑可包括CF4 。可原位執行原生氧化物層之移除與多晶矽層之移除。
多晶矽的移除可能因原生氧化物存在而受阻。當暴露至環境條件或氧時，原生氧化物層(如原生矽氧化物層)可在多晶矽層上形成(如圖2所示)。一些晶圓的範例性電漿處理以移除原生氧化物描述於2013年6月12日提出申請並題為「REMOVAL OF NATIVE OXIDE WITH HIGH SELECTIVITY」之美國專利申請案第13/916,497號(現公告為美國專利第9,034,773號)及2014年12月19日提出申請並題為「CONTACT CLEAN IN HIGH-ASPECT RATIO STRUCTURES」之美國專利申請案第14/577,977號中，其每一者之整體及所有目的以參考文獻合併於此。
在一些實施例中，可在使用以移除多晶矽層之蝕刻劑流動之前使用以移除原生氧化物層之蝕刻劑流向晶圓。用以移除原生氧化物層之蝕刻劑可包括氟基蝕刻劑(如CF4 )或氫基蝕刻劑與氟基蝕刻劑之混合物(如H2 與NF3 )。用以移除原生氧化物層之蝕刻劑可在噴淋頭與晶圓支撐件之間的區域提供。可施加偏壓至晶圓支撐件以在噴淋頭與晶圓支撐件之間產生電容耦合電漿，其中噴淋頭可電性接地。電容耦合電漿可包括氟基蝕刻劑之離子、自由基、與其它電漿活化物種。暴露至電容耦合電漿可移除原生氧化物層以執行原生氧化物貫穿步驟。原生氧化物貫穿步驟可實質上接續在用以移除多晶矽層之遠端電漿源中的感應耦合電漿產生之後，其中原生氧化物貫穿步驟與多晶矽層之移除可在相同電漿處理設備中進行。換言之，原生氧化物貫穿與多晶矽層的移除可原位進行，使得晶圓不需轉移至單獨的工具或腔室。
圖9顯示用以自晶圓移除原生氧化物與多晶矽之範例性製程的流程圖。製程900中的操作可說明原位移除原生氧化物與多晶矽的範例。製程900中的操作可依不同的次序及/或使用不同、更少、或附加的操作執行。
製程900可始於方塊905，其中在多區靜電卡盤上提供晶圓，且其中晶圓具有多晶矽層、氮化物層與氧化物層之至少一者、及多晶矽層上之原生氧化物。在一些實施例中，晶圓可為半導體晶圓(如200-mm、300-mm、或450-mm晶圓)，該半導體晶圓包括具有像是沉積於其上之介電(例如，低k介電材料)、導電、或半導體材料之一或更多材料疊層的矽晶圓。在一些實施例中，晶圓可為記憶元件或邏輯元件的一部分。記憶元件或邏輯元件可包括如圖1、圖2、與圖3A至3C所示之那些結構。在一些實施例中，氮化物層可包括矽氮化物或鈦氮化物，而氧化物層可包括矽氧化物(如熱矽氧化物)。在一些實施例中，晶圓亦可包括各種形貌的特徵部。這樣的特徵部可具有高度對橫向尺寸至少約2：1、至少約10：1、或至少約20：1之縱橫比。在一些實施例中，氮化物與氧化物層之至少一者可為這樣的特徵部的部分。
靜電卡盤可包括配置以在每一區中提供可獨立控制的溫度之複數熱區。複數熱區可在自中心到邊緣之徑向構造中定義。熱區可為圓形或環形的。可獨立控制熱區，使得可施加晶圓上之徑向溫度分佈。多區靜電卡盤之範例描述於2006年11月22日提出申請並題為「ELECTROSTATIC CHUCK HAVING RADIAL TEMPERATURE CONTROL CAPABILITY」之美國專利申請案第11/562,884號，其整體及所有目的以參考文獻合併於此。多晶矽蝕刻均勻性可藉由獨立地控制多區靜電卡盤中之每一熱區的溫度而改善。
在製程900的方塊910，使CF4 朝向晶圓流動。可提供蝕刻劑至鄰近晶圓的區域內。在一些實施例中，透過噴淋頭傳遞蝕刻劑至晶圓支撐件與噴淋頭之間的區域中。
在製程900的方塊915，施加RF偏壓至多區靜電卡盤，以在噴淋頭與多區靜電卡盤之間產生CF4 的電容耦合電漿。當噴淋頭電性接地時，可使多區域靜電卡盤受偏壓。電容耦合電漿可包括CF4 的離子、自由基、與其它電漿活化物種。在一些實施例中，CF4 的電容耦合電漿為在噴淋頭與晶圓之間的CF4 的原位電漿，其中可控制偏壓以相對於所產生之原位電漿而增加或減少離子轟擊。在一些實施例中，偏壓可介於約100W與約2000W之間。
在製程900的方塊920，使晶圓暴露至電容耦合電漿以移除原生氧化物。暴露至電容耦合電漿可移除原生氧化物以執行原生氧化物貫穿步驟。CF4 的電容耦合電漿可在相對高的蝕刻速率下蝕刻原生氧化物，同時避免鹽形成與聚合化學。再者，電容耦合電漿可對氮化物及/或氧化物層之蝕刻具選擇性。
在製程900的方塊925，使H2 與NF3 流至遠端電漿源中，其中H2 的濃度大於NF3 的濃度。在一些實施例中，NF3 的濃度可小於約50%體積百分比、小於約20%體積百分比、或約0.7%至約10%體積百分比之間。在一些實施例中，H2 的濃度大於約50%體積百分比、大於約80%體積百分比、或大於約90%體積百分比。在一些實施例中，惰性載送氣體可與H2 及NF3 一起流動。惰性載送氣體之範例可包括惰性氣體(如He、Ne、與Ar)。在一些實施例中，改質氣體物種(如CF4 、CH3 F、與SF6 )可在小於約10%體積百分比之濃度下與H2 與NF3 一起添加，以調節多晶矽蝕刻速率之溫度敏感性。
在製程900的方塊930，H2 與NF3 的感應耦合電漿在遠端電漿源中產生，其中感應耦合電漿包括氫自由基與氟自由基。感應耦合電漿中可存在各種物種，像是離子、電子、自由基、中性物種、亞穩態物種、與其它物種。電源功率可使感應線圈充能以產生感應耦合電漿。感應耦合電漿可自晶圓及鄰近晶圓之處理室或區域的外部的上游產生。
在一些實施例中，製程條件與遠端電漿源的設計可在感應耦合電漿中產生高自由基密度，其中較高的自由基密度可對應較高的多晶矽蝕刻速率，且增加的分子鈍化作用可導致較高的選擇性。在一些實施例中，施加至遠端電漿源之降低的線圈電壓可降低遠端電漿源與噴頭中的濺射，此增加自由基密度。在一些實施例中，較高的壓力可導致較高的RF耦合效率，此增加自由基密度。壓力可介於約0.1Torr與10Torr之間。其它製程條件與設備設計實施態樣可增加遠端電漿源中的自由基密度。
在製程900的方塊935，使晶圓暴露至感應耦合電漿以移除多晶矽層，其中使晶圓維持在低於60℃的溫度。晶圓溫度在電漿處理期間可藉由多區靜電卡盤主動地控制。藉由使晶圓溫度控制在60℃以下，可促進某些反應路徑且同時可抑制其它反應路徑。具體而言，促進反應途徑 Si(s) + 4H* → SiH4(g) 與 Si(s) + 4F* → SiF4(g) ，同時抑制反應途徑 Si(s) + 4HF(g) + 2NH4 F(g) → ((NH4 )2 SiF6 )(s) + 2H2(g) 。在一些實施例中，可使晶圓維持在介於約20℃與約50℃之間的溫度以避免(NH4 )2 SiF6 的形成。在感應耦合電漿中所產生的離子可藉由噴淋頭過濾，使得晶圓可更暴露於氫自由基與氟自由基。在一些實施例中，可控制腔室壓力以抑制用以形成(NH4 )2 SiF6 的反應路徑。例如，腔室壓力可小於約5Torr、或小於約1Torr。
在一些實施例中，多晶矽層在大於每分鐘約2000Å之蝕刻速率下移除。在一些實施例中，於多晶矽層的移除期間，多晶矽對於氮化物及/或氧化物層之選擇性可大於約500:1。   [設備]
用以執行多晶矽移除及/或原生氧化物移除的設備可包括電漿處理設備。電漿處理設備可包括電漿蝕刻腔室。上述方法可在感應耦合電漿腔室、電容耦合電漿腔室、或兩者之組合中執行。多晶矽與原生氧化物之移除可在相同的電漿處理設備中執行。在一些實施例中，電漿處理設備可電性連接至用以產生感應耦合電漿的電源功率與用以產生電容耦合電漿的偏壓功率。
圖10顯示用以執行自晶圓移除多晶矽之製程的電漿處理設備的示意圖。電漿處理設備1000包括遠端電漿源1050與在遠端電漿源1050外部的處理腔室1025。遠端電漿源1050可配置成產生遠端電漿1060，其中遠端電漿1060可為感應耦合電漿。遠端電漿1060的活化物種1004可透過噴頭1054自遠端電漿源1050導入。可將晶圓1020定位在晶圓支撐件1010上，其中晶圓支撐件1010可藉由靜電卡盤將晶圓1020固持在適當位置。亦可採用其他夾持機構。晶圓1020可包括如圖1、圖2、與圖3A至3C中所示的那些結構。
處理氣體1002可經由氣體入口1052供給至遠端電漿源1050。在一些實施例中，處理氣體1002包括氫基物種(如H2 或NH3 )與氟基物種(如NF3 、CF4 、或SF6 )。如上所述的其它載送氣體或改質氣體物種可與處理氣體1002一起導入。氣體入口1052可在感應耦合電漿產生之前將處理氣體1002分配至遠端電漿源1050中。一或更多閥可控制處理氣體1002導入遠端電漿源1050中。遠端電漿源1050可為任何合適形狀(如圓頂形、圓錐形、或圓柱形)的容器。在一些實施例中，可設計遠端電漿源1050的容器以最佳化電漿再循環流及電漿密度。氣體入口1052可配置成朝遠端電漿源1050的側壁或沿遠端電漿源1050的側壁分佈處理氣體1002。遠端電漿源1050的側壁可包括能夠增強電場的材料。例如，側壁可包括介電材料(如石英、鋁、氧化鋁、或陶瓷)。在一些實施例中，側壁可包括陶瓷塗層以限制濺射。
線圈1056可圍繞遠端電漿源1050之容器的至少一部分。線圈1056可與用以在遠端電漿源1050中產生遠端電漿1060的RF功率源電性連通。在一些實施例中，線圈1056可圍繞容器的上部與容器的下部。在一些實施例中，線圈1056可分成頂部線圈1056a與底部線圈1056b，其中頂部線圈1056a構成以特定頻率供電之一區域，而底部線圈1056b構成以特定頻率供電之另一區域。雖圖10中的電漿處理設備1000顯示線圈1056之兩單獨的RF功率源，然電漿處理設備1000可限制於線圈1056之單一RF功率源。
線圈1056的排列可影響用以增加自由基的密度之RF功率與遠端電漿1060的耦合。例如，線圈1056的定位、線圈1056的長度、及線圈1056與容器之間的間隔可影響RF功率與遠端電漿1060的耦合。當處理氣體1002在遠端電漿源1050中提供且線圈1056充能時，可點燃遠端電漿1060以形成處理氣體1002的活化物種1004。活化物種1004可包括處理氣體1002的自由基、離子、與其他活性物種。活化物種1004可通過噴淋頭1054朝向晶圓1020。在一些實施例中，來自遠端電漿1060之活化物種1004可用以在具有高選擇性之高蝕刻速率下蝕刻晶圓1020上的多晶矽。在一些實施例中，噴淋頭1054可過濾掉活化物種1004的離子。
在一些實施例中，晶圓支撐件1010可為用以支撐晶圓1020的基座，可主動地使該基座冷卻或主動地使其加熱以控制晶圓1020的溫度。例如，可使晶圓1020的溫度維持在某一溫度範圍，像是小於約120℃、小於約60℃、或介於約20℃與約50℃之間。此可在晶圓1020暴露至遠端電漿1060期間限制固體副產物的形成。
在一些實施例中，晶圓支撐件1010可包括靜電卡盤，其中靜電卡盤可包括用以在蝕刻製程期間施加偏壓至晶圓1020的偏壓電極。當施加偏壓至晶圓1020時，原位的電漿1030可在噴淋頭1054與晶圓1020之間產生，其中原位的電漿1030可為電容耦合電漿。可將氣體或氣體混合物1006導入至遠端電漿源1050外部的處理腔室1025中。氣體或氣體混合物1006可從噴淋頭1054或從耦合至處理腔室1025之一或更多氣體入口(未顯示)導入。在一些實施例中，氣體或氣體混合物1006可包括至少一氟基蝕刻劑(如CF4 )。所施加的偏壓可對噴淋頭1054與晶圓1020之間的氣體或氣體混合物1006產生RF場。噴淋頭1054可電性接地並可與晶圓支撐件1010耦合以點燃原位電漿。在一些實施例中，可陽極處理噴淋頭1054。氣體或氣體混合物1006之離子化可點燃原位電漿1030以形成氣體或氣體混合物1006的活化物種。在一些實施例中，原位電漿1030的活化物種可用以蝕刻晶圓1020上的原生氧化物。
在一些實施例中，晶圓支撐件1010可包括配置以在每一區中提供可獨立控制溫度的複數熱區。複數熱區可在自中心到邊緣之徑向構造中定義。熱區可為圓形或環形的。可獨立地控制熱區，使得可施加晶圓1020上的徑向溫度分佈。晶圓支撐件1010中的熱區可改善晶圓1020上之蝕刻均勻性。
範例性電漿處理設備之細節描述於2015年4月1日提出申請並題為「METHOD FOR ACHIEVING ULTRA-HIGH SELECTIVITY WHILE EETCHING SILICON NITRIDE」之美國專利申請案第14/676,710號，其整體及所有目的以參考文獻合併於此。
電漿處理設備1000可包括控制器1040。控制器1040可為系統的一部分，該系統可為電漿處理設備1000的一部分。這樣的系統可包含半導體處理設備，該半導體處理設備包括一或更多處理工具、一或更多腔室、一或更多處理平台、及/或特定處理元件(晶圓支撐件、氣流系統等)。這些系統可與用以在晶圓1020的處理之前、期間、與之後控制其操作的電子件整合。電子件可稱為「控制器」，其可以控制一或更多系統之不同元件或次零件。取決於處理要求及/或系統類型，可程式化控制器1040以控制任何本文所揭製程，包括處理氣體的輸送、溫度設定(如加熱及/或冷卻)、壓力設定、真空設定、功率設定、RF產生器設定、RF匹配電路設定、頻率設定、流速設定、流體輸送設定、位置與操作設定、進出工具與其他連接至或與特定系統接口之傳送工具及/或負載鎖的晶圓傳送。
取決於處理條件及/或系統類型，可程式化控制器1040以控制任何本文所揭製程，包括氣體輸送、溫度設定(如加熱及/或冷卻)、壓力設定、真空設定、功率設定、RF產生器設定、RF匹配電路設定、頻率設定、流量設定、流體輸送設定、位置與操作設定，進出工具及/或連接至或與特定系統接口之負載鎖的晶圓傳送。控制器1040可提供用以執行上述蝕刻製程的程式指令。程式指令可控制各種製程參數，像是RF偏壓功率位準、RF電源功率位準、多區線圈之區域中的電流、多區靜電卡盤之熱區中的溫度、腔室壓力、氣體流速、氣體組成等。例如，控制器1040可提供用以將晶圓維持在低於約60℃之溫度範圍內的指令。控制器1040可提供用以在電漿處理設備1000中建立小於約5Torr、或在約0.1Torr與5Torr之間、或小於約1Torr之壓力的指令。
概括地說，控制器可定義為具有接收指令、發出指令、控制操作、使清潔操作得以進行、使端點測量得以進行、及相似操作之各種積體電路、邏輯、記憶體、及/或軟體的電子件。積體電路可包括儲存程式指令之韌體形式的晶片、數位訊號處理器(DSP)、定義成特殊應用積體電路(ASIC)的晶片、及/或執行程式指令(例如，軟體)之一或更多微處理器或微控制器。程式指令可為以各種獨立設定(或程式檔案)之形式傳送至控制器的指令，並定義用以在或對半導體晶圓或系統執行特定製程的操作參數。在一些實施例中，操作參數可為藉由製程工程師定義之配方的一部分，以在一或更多疊層、材料、金屬、表面、電路、及/或晶圓之晶粒的生產期間完成一或更多處理步驟。
在一些實施例中，控制器1040可為電腦的一部分或與其耦合，該電腦與系統整合、耦合至系統、以其他方式網路連結至系統、或其組合。例如，控制器1040可在「雲端」、或整個或晶圓廠主機系統的一部分中，其可容許晶圓處理之遠端存取。電腦可使對系統之遠端存取得以進行，以監控目前生產操作的進度、檢查過去生產操作的歷史、檢查來自複數生產操作的趨勢或性能指標、以改變目前處理的參數、設定處理步驟以接續目前處理、或開啟新製程。在一些範例中，遠端電腦(例如，伺服器)可透過網路提供製程配方至系統，該網路包括區域網路或網際網路。遠端電腦可包括使參數及/或設定之進入或程式化得以進行之人機介面，該參數及/或設定隨後自遠端電腦傳送至系統。在一些範例中，控制器接收資料形式的指令，該資料在一或更多操作期間指定待執行處理步驟之每一者的參數。應理解參數可特定於待執行製程的類型、與控制器用以與其接口或控制之工具的類型。因此如上所述，控制器可呈分佈狀，像是藉由包含以網路相連並朝共同目的(如本文所述的製程與控制)運作之一或更多離散式控制器。這樣目的之分佈狀控制器的範例可為與遠端定位 (如在平台水平上或遠端電腦的一部分)之一或更多積體電路連通之在腔室之一或更多積體電路，其合併以控制腔室上的製程。
在沒有限制的情形下，範例性系統可包括電漿蝕刻腔室或模組、沉積腔室或模組、旋轉洗淨腔室或模組、金屬電鍍腔室或模組、清洗腔室或模組、斜邊蝕刻腔室或模組、物理氣相沉積(PVD)腔室或模組、化學氣相沉積(CVD)腔室或模組、原子層沉積(ALD)腔室或模組、原子層蝕刻(ALD)腔室或模組、離子植入腔室或模組、徑跡腔室或模組、與任何其他有關或用於半導體晶圓之生產及/或製造的半導體製程系統。
如上所提，取決於待以工具執行之一或更多製程步驟，控制器1040可與以下連通：一或更多其他工具電路與模組、其他工具元件、叢集工具、其他工具介面、相鄰的工具、鄰近的工具、定位於整個工廠的工具、主電腦、另一控制器、或用於在半導體製造工廠內攜帶晶圓容器往來工具位置及/或裝載埠之材料輸送的工具。
電漿處理設備1000可配置成自晶圓1020移除多晶矽層。晶圓1020包括多晶矽層及氧化物層與氮化物層之至少一者。在一些實施例中，晶圓1020更包括在多晶矽層上之原生氧化物層。電漿處理設備1000可包括遠端電漿源1050及用以支撐晶圓1020且在遠端電漿源1050之外的晶圓支撐件1010。電漿處理設備1000更包括配置以提供用以執行以下操作之指令的控制器1040：(a)使包括氫基物種與氟基物種的處理氣體1002(如蝕刻劑)流至遠端電漿源1050中，其中氫基物種的濃度大於氟基物種的濃度；(b)在遠端電漿源1050中產生遠端電漿1060，其中遠端電漿1060包括氫基物種與氟基物種的活化物種1004(如自由基)；與(c)使晶圓暴露1020至遠端電漿1060以移除多晶矽層，其中將晶圓1020維持在一定溫度範圍內，使得晶圓1020在暴露至遠端電漿1060期間實質上沒有固體副產物的殘留物。在一些實施例中，氮化物層包括矽氮化物層與鈦氮化物層之至少一者，而氧化物層包括至少熱矽氧化物層。在一些實施例中，電漿處理設備1000更包括在晶圓支撐件1010與遠端電漿源1050之間的噴淋頭1054，其中配置電漿處理設備1000以在遠端電漿源1050中產生感應耦合電漿1060，且其中配置電漿處理設備1000以在晶圓支撐件1010與噴淋頭1054之間產生電容耦合電漿1030。在一些實施例中，更可以具有用以執行以下操作之指令配置控制器1040：施加偏壓至晶圓支撐件1010，以在遠端電漿源1050與晶圓支撐件1010之間產生至少一氟基蝕刻劑之電容耦合電漿1030；及使晶圓暴露1020至電容耦合電漿1030以移除原生氧化物層，其中原位執行原生氧化物層之移除與多晶矽層之移除。   [微影圖案化]
上文所述設備/製程可用以與例如半導體元件、顯示器、發光二極體、太陽光電板、與相似者的生產或製造用的微影圖案化工具或製程結合。儘管非必要，但通常此工具/製程在一般的生產設備中將一起使用或進行。膜層的微影圖案化通常包括一些或所有下列操作，每一操作以許多可能的工具使之得以進行：(1)工作件上光阻的應用，亦即使用旋塗式或噴塗式工具的基板；(2)利用熱板或爐、或UV固化工具使光阻固化；(3)以如晶圓步進機的工具使光阻暴露至可見光、或紫外光、或X-射線光；(4)使光阻顯影以選擇性地移除光阻，並藉此使用如濕式槽的工具使其圖案化；(5)藉由使用乾式或電漿輔助蝕刻工具使光阻圖案轉移至底層膜或工作件中；及(6)利用如RF或微波電漿光阻剝離劑的工具移除光阻。   [其他實施例]
雖本文顯示並描述本發明之說明性實施例與應用，然仍在本發明之概念、範疇、與精神內的許多變化與變更係可能的，且這些變化在閱讀本申請案之後對於該領域之通常知識者將變為清楚。因此，本實施例應視為說明性而非限制性的，且本發明不受限於本文所給細節，而可在所附申請專利範圍之範疇與均等物內變更。
100‧‧‧元件結構110‧‧‧多晶矽層120‧‧‧下方層130‧‧‧垂直結構200‧‧‧元件結構210‧‧‧多晶矽層220‧‧‧下方層230‧‧‧垂直結構240‧‧‧原生矽氧化物層300‧‧‧finFET結構305‧‧‧半導體晶圓305a‧‧‧鰭片310‧‧‧多晶矽層320‧‧‧介電材料330‧‧‧矽氮化物襯墊340‧‧‧遮罩400a‧‧‧元件結構400b‧‧‧元件結構420‧‧‧下方層430‧‧‧垂直結構440‧‧‧凹處450‧‧‧鹽殘留物600‧‧‧製程605‧‧‧方塊610‧‧‧方塊615‧‧‧方塊620‧‧‧方塊900‧‧‧製程905‧‧‧方塊910‧‧‧方塊915‧‧‧方塊920‧‧‧方塊925‧‧‧方塊930‧‧‧方塊935‧‧‧方塊1000‧‧‧設備1002‧‧‧處理氣體1004‧‧‧活化物種1006‧‧‧氣體或氣體混合物1010‧‧‧晶圓支撐件1020‧‧‧晶圓1025‧‧‧處理腔室1030‧‧‧電漿1040‧‧‧控制器1050‧‧‧遠端電漿源1052‧‧‧氣體入口1054‧‧‧噴淋頭1056‧‧‧線圈1056a‧‧‧頂部線圈1056b‧‧‧底部線圈1060‧‧‧電漿
圖1說明具有在下方層上且具有多重垂直結構之多晶矽層的範例結構的橫剖面。
圖2說明具有多晶矽層與多晶矽層上之原生矽氧化物層的結構範例的橫剖面。
圖3A說明範例性鰭式場效電晶體(FinFET)結構之一部分的三維示意圖。
圖3B說明在蝕刻多晶矽之後的圖3A範例性FinFET結構的放大圖。
圖3C說明在蝕刻多晶矽之後的圖3A之範例性FinFET結構的另一放大圖。
圖4A顯示在蝕刻多晶矽之後具有鹽殘留物之元件結構的橫剖面示意圖。
圖4B顯示在蝕刻多晶矽之後沒有鹽殘留物之元件結構的橫剖面示意圖。
圖5A至5C顯示具有用以在各種溫度狀態中偵測六氟矽酸銨((NH4 )2 SiF6 )之振動峰的傅立葉轉換紅外線光譜(FTIR)圖。
圖6顯示用以自晶圓移除多晶矽的範例性製程的流程圖。
圖7說明顯示作為溫度函數之多晶矽蝕刻速率的圖。
圖8A顯示範例性單區靜電卡盤之晶圓上的多晶矽蝕刻均勻性。
圖8B顯示範例性多區靜電卡盤之晶圓上的多晶矽蝕刻均勻性。
圖9顯示用以自晶圓移除原生氧化物與多晶矽之範例性製程的流程圖。
圖10顯示用以執行自晶圓移除多晶矽之製程的電漿處理設備的示意圖。
1000‧‧‧設備
1002‧‧‧處理氣體
1004‧‧‧活化物種
1006‧‧‧氣體或氣體混合物
1010‧‧‧晶圓支撐件
1020‧‧‧晶圓
1025‧‧‧處理腔室
1030‧‧‧電漿
1040‧‧‧控制器
1050‧‧‧遠端電漿源
1052‧‧‧氣體入口
1054‧‧‧噴淋頭
1056‧‧‧線圈
1056a‧‧‧頂部線圈
1056b‧‧‧底部線圈
1060‧‧‧電漿

Claims (24)

  1. 一種自晶圓選擇性地移除多晶矽層的方法，該方法包含：提供具有一多晶矽層及一氧化物層及/或一氮化物層之一晶圓；使包含一氫基物種與一氟基物種之一蝕刻劑流至一遠端電漿源中，其中該氫基物種之濃度大於該氟基物種之濃度；在該遠端電漿源中產生一遠端電漿，其中該遠端電漿包括該氫基物種與該氟基物種之自由基；及使該晶圓暴露至該遠端電漿以進行該多晶矽層對該氧化物層及/或該氮化物層之選擇性移除，其中使該晶圓維持在一溫度範圍內，使得該晶圓在暴露至該遠端電漿期間及該多晶矽層之移除期間實質上沒有固體副產物的殘留物。
  2. 如申請專利範圍第1項之自晶圓選擇性地移除多晶矽層的方法，其中該氮化物層包括矽氮化物與鈦氮化物之至少一者，且其中該氧化物層包括至少熱矽氧化物。
  3. 如申請專利範圍第1項之自晶圓選擇性地移除多晶矽層的方法，其中在該多晶矽層之移除期間，多晶矽層對該氧化物層及/或該氮化物層之選擇性大於約500：1。
  4. 如申請專利範圍第1項之自晶圓選擇性地移除多晶矽層的方法，其中該氫基物種包括氫或氨，且其中該氟基物種包括三氟化氮或四氟化碳。
  5. 如申請專利範圍第1至4項之任一項之自晶圓選擇性地移除多晶矽層的方法，其中使該晶圓維持在小於約120℃之溫度範圍，以抑制固體副產物的殘留物之形成。
  6. 如申請專利範圍第5項之自晶圓選擇性地移除多晶矽層的方法，其中使該晶圓維持在小於約60℃之溫度範圍，以抑制固體副產物的殘留物之形成。
  7. 如申請專利範圍第1至4項之任一項之自晶圓選擇性地移除多晶矽層的方法，其中使該晶圓暴露至具有小於約5Torr之一壓力之一腔室中之該遠端電漿，以抑制固體副產物的殘留物之形成。
  8. 如申請專利範圍第7項之自晶圓選擇性地移除多晶矽層的方法，其中使該晶圓暴露至具有小於約1Torr之一壓力之一腔室中之該遠端電漿，以抑制固體副產物的殘留物之形成。
  9. 如申請專利範圍第1至4項之任一項之自晶圓選擇性地移除多晶矽層的方法，其中使晶圓支撐在具有複數熱區之一靜電卡盤上，該複數熱區係配置成定義晶圓範圍內複數不同的溫度。
  10. 如申請專利範圍第9項之自晶圓選擇性地移除多晶矽層的方法，更包含：在使該晶圓暴露至該遠端電漿期間，於該靜電卡盤之該熱區中施加複數不同的溫度，以改善該多晶矽層之移除的均勻性。
  11. 如申請專利範圍第1至4項之任一項之自晶圓選擇性地移除多晶矽層的方法，其中該多晶矽層係在大於每分鐘約2000Å之一蝕刻速率下移除。
  12. 如申請專利範圍第1至4項之任一項之自晶圓選擇性地移除多晶矽層的方法，其中該氟基物種之濃度介於約0.7%與約10%體積百分比，且其中該氫基物種之濃度大於約50%體積百分比。
  13. 如申請專利範圍第1至4項之任一項之自晶圓選擇性地移除多晶矽層的方法，其中該蝕刻劑更包括不同於該氟基物種之一改質氣體物種，其中該改質氣體物種包括三氟化氮、四氟化碳、氟甲烷、與六氟化硫之至少一者。
  14. 如申請專利範圍第13項之自晶圓選擇性地移除多晶矽層的方法，其中該改質氣體物種之一濃度小於約10%體積百分比。
  15. 如申請專利範圍第1至4項之任一項之自晶圓選擇性地移除多晶矽層的方法，其中使該晶圓支撐在一靜電卡盤上，且該晶圓更包含在該多晶矽層上之一原生氧化物層，該方法更包含：施加一偏壓至該靜電卡盤上，以在該遠端電漿源與該靜電卡盤之間產生至少一氟基蝕刻劑之一電容耦合電漿；及使該晶圓暴露至該電容耦合電漿以移除該原生氧化物層，其中原位執行該原生氧化物層之移除與該多晶矽層之移除。
  16. 一種用以自晶圓選擇性地移除多晶矽層的設備，該設備包含： 一電漿蝕刻腔室，其中該電漿蝕刻腔室包括：一遠端電漿源；及一晶圓支撐件，該晶圓支撐件用以支撐一晶圓，且在該遠端電漿源之外，其中該晶圓包括一多晶矽層及一氧化物層及/或一氮化物層；一控制器，配置成提供用以執行下列操作之指令：(a)使包括一氫基物種與一氟基物種之一蝕刻劑流至該遠端電漿源中，其中該氫基物種之一濃度大於該氟基物種之一濃度；(b)在該遠端電漿源中產生一遠端電漿，其中該遠端電漿包括該氫基物種與該氟基物種之自由基；(c)使該晶圓暴露至該遠端電漿以進行該多晶矽層對該氧化物層及/或該氮化物層之選擇性移除，其中使該晶圓維持在一溫度範圍內，使得該晶圓在暴露至該遠端電漿期間及該多晶矽層之移除期間實質上沒有固體副產物的殘留物。
  17. 如申請專利範圍第16項之用以自晶圓選擇性地移除多晶矽層的設備，更包含：一噴淋頭，該噴淋頭係在該晶圓支撐件與該遠端電漿源之間，其中該電漿處理腔室係配置成在該遠端電漿源中產生一感應耦合電漿，且其中該電漿處理腔室係配置成在該晶圓支撐件與該噴淋頭之間產生一電容耦合電漿。
  18. 如申請專利範圍第16項之用以自晶圓選擇性地移除多晶矽層的設備，其中該晶圓支撐件包括複數熱區，該複數熱區係配置成定義該晶圓範圍之複數不同的溫度。
  19. 如申請專利範圍第16項之用以自晶圓選擇性地移除多晶矽層的設備，其中該氮化物層包括矽氮化物層與鈦氮化物層之至少一者，且其中該氧化物層包括至少一熱矽氧化物層。
  20. 如申請專利範圍第16項之用以自晶圓選擇性地移除多晶矽層的設備，其中該氫基物種包括氫或氨，且其中該氟基物種包括三氟化氮或四氟化碳。
  21. 如申請專利範圍第16至20項之任一項之用以自晶圓選擇性地移除多晶矽層的設備，其中使該晶圓維持在小於約120℃之溫度範圍，以抑制固體副產物的殘留物之形成。
  22. 如申請專利範圍第16至20項之任一項之用以自晶圓選擇性地移除多晶矽層的設備，其中該電漿蝕刻腔室中的壓力小於約1Torr，以抑制固體副產物的殘留物之形成。
  23. 如申請專利範圍第16至20項之任一項之用以自晶圓選擇性地移除多晶矽層的設備，其中該蝕刻劑更包含不同於該氟基物種之一改質氣體物種，其中該改質氣體物種包括三氟化氮、四氟化碳、氟甲烷、與六氟化硫之至少一者。
  24. 如申請專利範圍第16至20項之任一項之用以自晶圓選擇性地移除多晶矽層的設備，其中該晶圓包括在該多晶矽層上之一原生氧化物層，且其中該控制器更配置有用以執行下列操作之指令：施加一偏壓至該晶圓支撐件，以在該遠端電漿源與該晶圓支撐件之間產生至少一氟基蝕刻劑之一電容耦合電漿；及使該晶圓暴露至該電容耦合電漿以移除該原生氧化物層，其中原位執行該原生氧化物層之移除與該多晶矽層之移除。
TW105136072A 2015-11-11 2016-11-07 具有高產能之超高選擇性多晶矽蝕刻 TWI727992B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/938,635 US10283615B2 (en) 2012-07-02 2015-11-11 Ultrahigh selective polysilicon etch with high throughput
US14/938,635 2015-11-11

Publications (2)

Publication Number Publication Date
TW201730966A TW201730966A (zh) 2017-09-01
TWI727992B true TWI727992B (zh) 2021-05-21

Family

ID=59052040

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105136072A TWI727992B (zh) 2015-11-11 2016-11-07 具有高產能之超高選擇性多晶矽蝕刻

Country Status (3)

Country Link
KR (1) KR20170058282A (zh)
CN (1) CN107017162B (zh)
TW (1) TWI727992B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101981738B1 (ko) * 2017-09-19 2019-05-27 무진전자 주식회사 기판 처리 방법 및 장치
KR102003362B1 (ko) * 2017-11-30 2019-10-17 무진전자 주식회사 고 선택적 실리콘 산화물 제거를 위한 건식 세정 장치 및 방법
KR102018075B1 (ko) * 2017-11-30 2019-09-04 무진전자 주식회사 폴리 실리콘을 선택적으로 제거하는 건식 세정 장치 및 방법
KR20190097560A (ko) 2018-02-12 2019-08-21 한국기계연구원 실리콘의 원자층 에칭 방법
US10770305B2 (en) * 2018-05-11 2020-09-08 Tokyo Electron Limited Method of atomic layer etching of oxide
US11488848B2 (en) * 2018-07-31 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated semiconductor die vessel processing workstations
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201207934A (en) * 2010-05-27 2012-02-16 Applied Materials Inc Selective etch for silicon films
TW201541553A (zh) * 2014-02-05 2015-11-01 Lam Res Corp 計算輸入到熱控制元件陣列的功率以達成二維溫度輸出

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040018741A1 (en) * 2002-07-26 2004-01-29 Applied Materials, Inc. Method For Enhancing Critical Dimension Uniformity After Etch
US8808563B2 (en) * 2011-10-07 2014-08-19 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201207934A (en) * 2010-05-27 2012-02-16 Applied Materials Inc Selective etch for silicon films
TW201541553A (zh) * 2014-02-05 2015-11-01 Lam Res Corp 計算輸入到熱控制元件陣列的功率以達成二維溫度輸出

Also Published As

Publication number Publication date
TW201730966A (zh) 2017-09-01
CN107017162B (zh) 2020-11-10
CN107017162A (zh) 2017-08-04
KR20170058282A (ko) 2017-05-26

Similar Documents

Publication Publication Date Title
US20190221654A1 (en) Ultrahigh selective polysilicon etch with high throughput
TWI727992B (zh) 具有高產能之超高選擇性多晶矽蝕刻
KR102580008B1 (ko) 반도체 디바이스 제작에서의 주석 옥사이드 막들
KR102604345B1 (ko) 패터닝에서 주석 옥사이드 맨드렐들 (mandrels)
KR102627546B1 (ko) 이방성 텅스텐 에칭을 위한 방법 및 장치
US9911620B2 (en) Method for achieving ultra-high selectivity while etching silicon nitride
EP3038142A1 (en) Selective nitride etch
KR102653066B1 (ko) 반도체 제조시 금속 도핑된 탄소계 하드마스크 제거
KR20180005265A (ko) 진보된 패터닝 프로세스에서의 스페이서 퇴적 및 선택적 제거를 위한 장치 및 방법들
KR20220149611A (ko) 몰리브덴의 원자 층 에칭
US20110303639A1 (en) Methods for processing substrates having metal hard masks
CN112335016A (zh) 高深宽比结构的有效率的清洁和蚀刻
US20220181141A1 (en) Etch stop layer
TWI838003B (zh) 半導體裝置製造中之氧化錫膜
CN116457919A (zh) 用于半导体图案化应用的氧化锡及碳化锡材料