JP2006261216A - 半導体装置の形成方法 - Google Patents

半導体装置の形成方法 Download PDF

Info

Publication number
JP2006261216A
JP2006261216A JP2005073214A JP2005073214A JP2006261216A JP 2006261216 A JP2006261216 A JP 2006261216A JP 2005073214 A JP2005073214 A JP 2005073214A JP 2005073214 A JP2005073214 A JP 2005073214A JP 2006261216 A JP2006261216 A JP 2006261216A
Authority
JP
Japan
Prior art keywords
gas
etching
thin film
forming
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005073214A
Other languages
English (en)
Inventor
Yoshihiro Yanagi
義弘 柳
Nobuhiro Jiwari
信浩 地割
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005073214A priority Critical patent/JP2006261216A/ja
Publication of JP2006261216A publication Critical patent/JP2006261216A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

【課題】 ニッケル金属により汚染されたチャンバ内においてレート変動なくシリコン絶縁膜をエッチングする。
【解決手段】 シリコン基板4a上にニッケルシリサイド薄膜4bを形成する工程と、ニッケルシリサイド薄膜4b上に窒化シリコン薄膜4cおよび反射防止膜4dを形成する工程と、反射防止膜4dにフォトレジスト4eでレジストパターンを形成する工程と、チャンバ内においてレジストパターンをマスクとして反射防止膜4d、窒化シリコン薄膜4cおよびニッケルシリサイド薄膜4bをエッチングにより選択的に除去する工程とを含み、エッチングは、塩素ガスを含むガスを用いて行う。
【選択図】 図1

Description

本発明は、半導体装置の形成方法に関するものである。詳しくは、半導体デバイス製造産業における、薄膜回路形成方法に利用できるものであり、特に90nmノード以降の微細化されたトランジスタ素子形成可能なプラズマ処理方法に関し、ソース、ドレイン形成領域においてニッケルシリサイド薄膜を形成し、電気的導通を図るため、シリコン系絶縁膜に貫通穴加工をドライエッチングによって行う場合において、安定的に加工することのできるプラズマ処理方法に関する。
近年、半導体デバイス製造工程においては微細化が進みトランジスタサイズが小さくなる中で、電気的特性を維持するためにゲート配線周辺にある半導体層のSi薄膜上にニッケル金属を薄膜形成し、熱処理することでシリサイド化しトランジスタに十分な電流が流れるような構造を形成する取り組みが行われている。
一方プラズマを応用した薄膜処理はプラズマを真空チャンバ内にて発生させ、プロセスガスを乖離させ、イオンやラジカルにより物理的、化学的な反応を組み合わせた処理を行うため、ナノレベルの加工を安定的にプラズマ処理するには、プラズマ処理室内の雰囲気を従来以上に安定させなければならない。
しかしながら、シリサイド化された薄膜を含むシリコン絶縁膜を一般的なフッ素系ガスによりプラズマドライエッチングすると、真空チャンバ内に揮発性の低いニッケル合金を含む生成物が残留し滞留する。ニッケル合金を含む生成物がチャンバ内に残留し滞留するとプラズマによるエッチングガスの乖離を変化させ、連続してドライエッチング処理をすると、ドライエッチング処理速度やシリコンウェハ面内のエッチング処理速度の均一性や、加工形状を変化させてしまう。
以下、図1を用いて代表的な平行平板型プラズマドライエッチング装置について説明する。
ドライエッチ処理するためのプラズマ処理チャンバ1内に、プロセスガスをプラズマ処理チャンバ1へ導入するシャワープレート1a、その上に電気的に接地された上部電極1bが設置されている。更に、ウェハを載置しプラズマを発生させる機能を具備した下部電極2上に被処理ウェハ4を設置する台が設けられている。
また、プロセスガスを供給するシャワープレート1aに、CFガス導入装置1c、CHFガス導入装置1d、Arガス導入装置1e、Clガス導入装置1fが接続されている。一方下部電極2には、高周波電力を発生させる高周波電源2a、高周波電力を整合させプラズマを発生させる整合器2bが接続されている。
更に、プラズマ処理チャンバ1は、プラズマ処理チャンバ1内の圧力を測る真空計3a、真空圧力を真空計3aより検出し安定化させるコントロールバルブ3b、真空排気装置3cを備えている。
以上のように構成されたドライエッチング装置について、以下にその動作について説明する。
被処理ウェハ4を処理チャンバ1の下部電極2へ移載しプラズマ処理が行われる。被処理ウェハ4は、シリコン基板4a上にニッケルシリサイド化されたシリコン薄膜4bが5nm、その上層に窒化シリコン薄膜4cが150nm堆積され、反射防止膜4dが70nm、所定のサイズ、パターンに露光されたフォトレジスト4eの膜が200nm堆積された構造にあり、フォトレジスト4eのない部分の反射防止膜4d、窒化シリコン薄膜4cをエッチングしニッケルシリサイド薄膜4b上でエッチングを終了させる。
窒化シリコン薄膜4cをエッチングし、下地のニッケルシリサイド薄膜4b上でエッチングを停止させるため、ニッケルシリサイド薄膜4bがエッチングされにくいエッチングプロセス条件として、CFガス導入装置1cとCHFガス導入装置1d、Arガス導入ガス1eを動作させ、それぞれ所望の流量、例えば、CFガスが20sccm、CHFガスが40sccm、Arガスが50sccmのガスを混合させ処理チャンバ1へ導入し、排気装置3cにて排気しながら、真空計3aにて所定の圧力、例えば8Paになるようコントロールバルブ3bにて調圧する。
所定の圧力に安定すると、高周波電源2aより所定の高周波電力、例えば3.38W/cmを供給し、整合器2bにて整合させると、処理チャンバ1にプラズマが発生し被処理ウェハ4のエッチングが開始される。
エッチング終了の判断は一般的に、あらかじめエッチング動作条件による窒化シリコン薄膜のエッチング速度ERを測定しておき、被処理ウェハ4上の窒化シリコン薄膜4cの膜厚Tsinからエッチング時間Tsin÷ER×60secを換算して、時間によりエッチングを終了する方法が取れられる。被処理ウェハ4の面内にてエッチングされる領域が多い場合は、プラズマの発光スペクトルの一部を干渉フィルタを介して観察し、発光スペクトルの変化を検出してエッチング終了を判断する場合もある。
特開平10−56003号公報 特開平8−204006号公報
しかしながら、被処理ウェハ4と同等の積層構造を持つウェハを数枚ドライエッチング処理すると、窒化シリコン薄膜4cのエッチング速度が低下し、時間によるエッチング終了を判断すると、窒化シリコン薄膜4cが最後までエッチングされず正常に加工できないという問題がおこる。
これは、被処理ウェハ4を処理する場合、窒化シリコン薄膜4cをエッチングしていくことでニッケルシリサイド薄膜4bが微量ながらフッ素系ラジカルと結合しエッチングされる。その結果、処理チャンバ1外へフッ素系ラジカルと結合した窒化シリコン薄膜4cやフォトレジスト4e等が同時に排出される。
またニッケルシリサイド薄膜4b内にはニッケル金属4fが含まれており、ニッケル金属4fはフッ素ラジカルと結合しにくく揮発性が低いため、他の生成物とは異なり処理チャンバ1内の壁などにイオン化し残留する。残留したニッケルイオンはプラズマと反応し、正イオンとなりプラズマ中を滞留する。よって、プラズマの発光強度が上昇し、エッチングガスの乖離が進むことで窒化シリコン薄膜とのエッチング反応に支配的なフッ素ラジカル量が減少する。具体的には、図5のグラフにあるように、処理ウェハの枚数に従って、窒化シリコン(シリコンナイトライド)のエッチングレートが徐々に低下する問題がある。
また、二酸化シリコン薄膜をエッチングする場合を例にとると、二酸化シリコン薄膜のエッチング反応に支配的な要素はプラズマ中のイオンであり、ニッケルイオンの働きでプラズマ中の電子やイオンの量が多くなることで、エッチング速度が増加する問題が起こる。
このような問題は、図6に示すように、プラズマ処理チャンバ1内に残留したニッケルイオンが、原子吸光測定で金属汚染レベルが1×E12atoms/cm程度まで汚染されると、プラズマに変化を及ぼし、エッチング速度の変化をもたらす。図6に示すように、窒化シリコンのエッチング速度が低下する現象が見られる。
よって、汚染レベルに達した処理チャンバ1に図2に示すようなニッケルイオンが含まれない被処理ウェハ5を処理しようとしてもエッチング速度の変動が起こる。
また、処理チャンバ1のニッケル金属汚染レベルを元の状態に戻すには、ニッケルイオンを含まない、たとえばシリコンウェハを100枚以上エッチング処理するか、処理チャンバ1を大気に戻し洗浄(ウェットメンテナンス)を行う必要がある。
本発明の目的は、上記課題に鑑み、ニッケル含有薄膜を有する半導体基板上の膜をレート変動なく安定的にエッチングでき、処理チャンバ内にニッケル等を含む生成物が堆積しても半導体基板上の膜を安定的にエッチングすることができる半導体装置の形成方法を提供することである。
本発明の半導体装置の形成方法は、基板上にニッケル含有シリコン系薄膜層を形成する工程と、
ニッケル含有シリコン系薄膜層上にレジストパターンを形成する工程と、
チャンバ内において、レジストパターンをマスクとしてニッケル含有シリコン系薄膜層をエッチングにより選択的に除去する工程とを含み、
エッチングは、塩素系または臭素系のガスを含むガスを用いて行うことを特徴とするものである。
本発明の別の半導体装置の形成方法は、基板上にニッケル含有シリコン系薄膜層を形成する工程と、
ニッケル含有シリコン系薄膜層上にシリコン系絶縁膜を形成する工程と、
シリコン系絶縁膜上にレジストパターンを形成する工程と、
チャンバ内において、レジストパターンをマスクとしてシリコン系絶縁膜およびニッケル含有シリコン系薄膜層をエッチングにより選択的に除去する工程とを含み、
エッチングは、塩素系または臭素系のガスを含むガスを用いて行うことを特徴とするものである。
上記構成において、チャンバ内のニッケル汚染量が、原子吸光測定により1×E12atoms/cm以上である事を特徴とする。
上記構成において、エッチングは、フッ素系ガス主体のエッチングガスに塩素系ガス、または臭素系ガスを添加することにより行うことを特徴とする。
上記構成において、塩素系ガスまたは臭素系ガスの添加量は、エッチングガス総流量の10%以上50%未満であることを特徴とする。
上記構成において、塩素系ガスがClないしHClであり、臭素系ガスがHBrであることを特徴とする。
本発明の別の半導体装置の形成方法は、基板上に銅含有シリコン系薄膜層を形成する工程と、
銅含有シリコン系薄膜層上にレジストパターンを形成する工程と、
チャンバ内において、レジストパターンをマスクとして銅含有シリコン系薄膜層をエッチングにより選択的に除去する工程とを含み、
エッチングは、塩素系または臭素系のガスを含むガスを用いて行うことを特徴とするものである。
上記構成において、エッチングは、フッ素系ガス主体のエッチングガスに塩素系ガス、または臭素系ガスを添加することにより行うことを特徴とする。
本発明の別の半導体装置の形成方法は、ニッケルまたは銅を有するチャンバ内において、基板上の薄膜をエッチングする工程を含む半導体装置の形成方法であって、エッチングは塩素系または臭素系のガスを含むガスを用いて行うことを特徴とする。
本発明の半導体装置の形成方法によれば、例えばニッケル含有シリコン系薄膜層をドライエッチング、もしくはニッケル含有シリコン系薄膜を下地に有するシリコン系絶縁膜をドライエッチングする事で、ドライエッチング処理チャンバ内にニッケルを含む生成物が堆積した環境のドライエッチングチャンバにおいて、シリコン系絶縁膜をプラズマドライエッチング処理する場合、エッチングガスに塩素系または臭素系を有するものである。
このように、例えばニッケルシリサイドをプラズマに晒すことで放出され、プラズマを不安定にさせるニッケル金属正イオンを、塩素ガスまたは臭素ガスを添加し負性イオンにより中和することで被処理基板をレート変動等なく安定的にドライエッチングする事ができる。
以下に、本発明の半導体装置の形成方法におけるプラズマ処理方法について、図面を参照しつつ説明する。
以下、図1に代表的な平行平板型プラズマドライエッチング装置について説明する。1はドライエッチ処理するためのプラズマ処理チャンバ、1aはプロセスガスをプラズマ処理チャンバ1へ導入するシャワープレート、1bは電気的に接地された上部電極、1cはCFガス導入装置、1dはCHFガス導入装置、1eはArガス導入装置、1fはClガス導入装置、2はウェハを載置しプラズマを発生させる機能を具備した下部電極、2aは高周波電力を発生させる高周波電源、2bは高周波電力を整合させプラズマを発生させる整合器、3aは処理チャンバ内の圧力を測る真空計、3bは真空圧力を真空計3aより検出し安定化させるコントロールバルブ、3cは真空排気装置である。
(第1の実施形態)
以上のように構成されたドライエッチング装置において、本発明の第1の実施の形態を以下に説明する。被処理ウェハ4をプラズマ処理チャンバ1の下部電極2へ移載しプラズマ処理を行う。被処理ウェハ4は、シリコン基板4a上にニッケルシリサイド化されたシリコン薄膜4bが5nm、その上層に窒化シリコン薄膜4cが150nm堆積され、反射防止膜4dが70nm、所定のサイズ、パターンに露光されたフォトレジスト膜4eが200nm堆積された構造にあり、フォトレジスト4eのない部分の反射防止膜4d、窒化シリコン薄膜4cをエッチングしニッケルシリサイド薄膜4b上でエッチングを終了させる。
窒化シリコン薄膜4cをエッチングし、下地のニッケルシリサイド薄膜4b上でエッチングを停止させるため、ニッケルシリサイド薄膜4bがエッチングされにくいエッチングプロセス条件として、CFガス導入装置1cとCHFガス導入装置1d、Arガス導入ガス1e、Clガス導入装置1fを動作させ、それぞれ所望の流量、例えば、CFガスが20sccm、CHFガスが40sccm、Arガスが50sccm、Clガスが30sccmのガスを混合させプラズマ処理チャンバ1へ導入し、排気装置3cにて排気しながら、真空計3aにて所定の圧力、例えば8Paになるようコントロールバルブ3bにて調圧する。
所定の圧力に安定すると、高周波電源2aより所定の高周波電力、例えば3.4W/cmを供給し、整合器2bにて整合させると、プラズマ処理チャンバ1にプラズマが発生し被処理ウェハ4のエッチングが開始される。
図3に示すとおり、被処理ウェハエッチング処理枚数が50枚以上、被処理ウェハ4と同等の積層構造を持つウェハを連続でドライエッチング処理しても、窒化シリコン薄膜のエッチング速度は平均Etching rate 167nm/min、エッチング速度変動率±2%と安定している。
これは、被処理ウェハ4を処理する場合、窒化シリコン薄膜4cがエッチングされていくことでニッケルシリサイド薄膜4bが微量ながらプラズマ中のフッ素系ラジカルや塩素系ラジカルと結合し、その反応生成物がプラズマ処理チャンバ1外へ排出される。このとき、プラズマ中のラジカルと結合した窒化シリコン薄膜4cやフォトレジスト4e等も同時に排出されるが、ニッケルシリサイド薄膜4b内に含まれるニッケルイオンはフッ素ラジカルと結合しにくく揮発性が低いため、他の生成物とは異なりプラズマ処理チャンバ1内の壁などに残留し滞留する問題があった。
しかし本発明では、塩素系ラジカルによる反応生成物を形成する事で、揮発性が増し真空排気装置3により処理チャンバ内に残留することなく排出される。また、若干、残留したニッケルイオンはプラズマと反応し正イオンとなり電子を排出しようとするが、塩素ガスがプラズマ化する過程において、負性イオンを放出し、ニッケルイオンから放出する正イオンを中和することからプラズマの発光強度は安定し、窒化シリコン薄膜とのエッチング反応に支配的なフッ素ラジカル量を安定して供給する事が可能となる。よって、窒化シリコンのエッチングレートは安定し、加工異常を起こす問題はなくなる。
また、二酸化シリコン薄膜をエッチングする場合を例にとると、二酸化シリコン薄膜のエッチング反応に支配的な要素はプラズマ中のイオンであり、ニッケルイオンの働きでプラズマ中の電子やイオンの量を増加させる働きを塩素ガスより放出される負性イオンが中和し、エッチング速度を安定させる作用がある。
本発明の第1の実施の形態によれば、被処理ウェハ4と同構造を持つ処理ウェハを複数枚エッチング処理し、プラズマ処理チャンバ1内に残留したニッケルイオンの汚染評価を、測定するとニッケル金属汚染量は1×E12atmos/cm以下で検出されない事からも、エッチング速度の安定化をもたらしていると判断可能である。
(第2の実施形態)
図1のように構成されたドライエッチング装置において、本発明の第2の 実施の形態を以下に説明する。
まず、従来例に示したように、被処理ウェハ4の構造を持つウェハを複数枚処理し、処理チャンバ1内のニッケル金属汚染量を1×E12atmos/cm以上にした処理チャンバ1に図3に示すような被処理ウェハ5を下部電極2へ移載しプラズマ処理を行う。
被処理ウェハ5は、シリコン基板5a上にポリシリコン化されたシリコン薄膜5bが5nm、その上層に窒化シリコン薄膜5cが150nm堆積され、反射防止膜5dが70nm、所定のサイズおよびパターンに露光されたフォトレジスト膜5eが200nm堆積された構造にあり、フォトレジスト5eのない部分の反射防止膜5d、窒化シリコン薄膜5cをエッチングしポリシリコン薄膜5b上でエッチングを終了させる。
窒化シリコン薄膜5cをエッチングし、下地のポリシリコン薄膜5b上でエッチングを停止させるため、ポリシリコン薄膜5bがエッチングされにくいエッチングプロセス条件として、CFガス導入装置1cとCHFガス導入装置1d、Arガス導入ガス1e、Clガス導入装置1fを動作させ、それぞれ所望の流量、例えば、CFガスが20sccm、CHFガスが40sccm、Arガスが50sccm、Clガスが20sccmのガスを混合させ処理チャンバ1へ導入し、排気装置3cにて排気しながら、真空計3aにて所定の圧力、例えば8Paになるようコントロールバルブ3bにて調圧する。所定の圧力に安定すると、高周波電源2aより所定の高周波電力、例えば3.4W/cmを供給し、整合器2bにて整合させると、プラズマ処理チャンバ1にプラズマが発生し被処理ウェハ5のエッチングが開始される。
図4に示すとおり、塩素ガスが20sccmとエッチングガス総流量の10%(●点グラフ)の場合は、被処理ウェハ5と同等の積層構造を持つウェハを連続でドライエッチング処理しても、窒化シリコン薄膜のエッチング速度は安定している。
また、塩素ガスがエッチングガス総流量の5%(×点グラフ)では、被処理ウェハ5と同等の積層構造を持つウェハを連続でドライエッチング処理するとレートが低下する現象がおきる。
塩素ガスがエッチングガス総流量の50%を超え70%と増えていくと、△点グラフや▲点グラフのように、エッチング速度の変動は抑えられるが、エッチング速度自体が大幅に減少する事となる。
これは、被処理ウェハ5を処理する場合、処理チャンバ1内に残留したニッケルイオンはプラズマと反応し正イオン化し電子を排出しようとするが、塩素ガスがプラズマ化する過程において負性イオンを放出し、ニッケルイオンから放出する正イオンを中和することからプラズマの発光強度は安定し、窒化シリコン薄膜5cとのエッチング反応に支配的なフッ素ラジカル量を安定して供給する事が可能となる。よって、窒化シリコンのエッチングレートは安定し、加工異常を起こす問題はなくなる。
また、二酸化シリコン薄膜をエッチングする場合を例にとると、二酸化シリコン薄膜のエッチング反応に支配的な要素はプラズマ中のイオンであり、ニッケルイオンの働きでプラズマ中の電子やイオンの量を増加させる働きを塩素ガスより放出される負性イオンが中和し、エッチング速度を安定させる作用がある。
上記から塩素系ガスの添加量は、エッチングガス総流量の10%以上50%未満であるのがより好ましいものといえる。
なお、本発明の実施の形態として、並行平板型RIEプラズマ処理方式で述べたが、これが、ICP方式やECR方式、PE方式などのプラズマ処理方式であっても、同様の効果が得られる。
また、ニッケル金属と同様に銅金属の場合、すなわちチャンバ内に銅を含む生成物が堆積した場合も、以上と同等な効果を持つ。
塩素系ガスはCLのほかHCLでもよく、また塩素系ガスのほか臭素系ガス例えばHBrも、塩素系ガスと同様の添加量でニッケルまたは銅含有シリコン系薄膜上に、直接またはシリコン系絶縁膜等を介して間接にレジストパターンを形成し、ニッケルまたは銅含有シリコン系薄膜をエッチングする工程で、塩素系ガスと同じ働きをすることができる。
本発明の半導体装置の形成方法は、処理チャンバ内にニッケル等を含む生成物が堆積しても半導体基板上の膜を安定的にエッチングすることができる等の効果を有し、例えばプラズマ処理される半導体装置の形成方法等として有用である。
本発明の第1の実施の形態に用いるプラズマ処理装置の概略構成図である。 本発明による第1の実施形態における被処理ウェハのプロセス変動(処理枚数における窒化シリコンのエッチング速度)を示す図である。 本発明の第2の実施の形態に用いられる被処理ウェハの概略構成図である。 本発明による第2の実施形態における被処理ウェハのプロセス変動(処理枚数における窒化シリコンのエッチング速度および塩素ガス添加量と窒化シリコンのエッチング速度)を示す図である。 従来における被処理ウェハのプロセス変動(処理枚数における窒化シリコンのエッチング速度)を示す図である。 従来における、ニッケル金属汚染量と窒化シリコンエッチング速度の関係図である。
符号の説明
1・・・プラズマ処理チャンバ
1a・・・シャワープレート
1b・・・上部電極
1c・・・CF4ガス導入装置
1d・・・CHF3ガス導入装置
1e・・・Arガス導入装置
1f・・・O2ガス導入装置
2・・・下部電極
2a・・・高周波電源
2b・・・整合器
3a・・・真空計
3b・・・コントロールバルブ
3c・・・真空排気装置
4・・・被処理ウェハ
4a・・・シリコン基板
4b・・・ニッケルシリサイド薄膜
4c・・・窒化シリコン薄膜
4d・・・反射防止膜
4e・・・フォトレジスト膜
5・・・被処理ウェハ
5a・・・シリコン基板
5b・・・ポリシリコン薄膜
5c・・・窒化シリコン薄膜
5d・・・反射防止膜
5e・・・フォトレジスト膜

Claims (9)

  1. 基板上にニッケル含有シリコン系薄膜層を形成する工程と、
    前記ニッケル含有シリコン系薄膜層上にレジストパターンを形成する工程と、
    チャンバ内において、前記レジストパターンをマスクとして前記ニッケル含有シリコン系薄膜層をエッチングにより選択的に除去する工程とを含み、
    前記エッチングは、塩素系または臭素系のガスを含むガスを用いて行うことを特徴とする半導体装置の形成方法。
  2. 基板上にニッケル含有シリコン系薄膜層を形成する工程と、
    前記ニッケル含有シリコン系薄膜層上にシリコン系絶縁膜を形成する工程と、
    前記シリコン系絶縁膜上にレジストパターンを形成する工程と、
    チャンバ内において、前記レジストパターンをマスクとして前記シリコン系絶縁膜および前記ニッケル含有シリコン系薄膜層をエッチングにより選択的に除去する工程とを含み、
    前記エッチングは、塩素系または臭素系のガスを含むガスを用いて行うことを特徴とする半導体装置の形成方法。
  3. 前記チャンバ内のニッケル汚染量が、原子吸光測定により1×E12atoms/cm以上である事を特徴とする請求項1記載の半導体装置の形成方法。
  4. 前記エッチングは、フッ素系ガス主体のエッチングガスに塩素系ガス、または臭素系ガスを添加することにより行うことを特徴とする請求項1または請求項2記載の半導体装置の形成方法。
  5. 前記塩素系ガスまたは前記臭素系ガスの添加量は、エッチングガス総流量の10%以上50%未満であることを特徴とする請求項4記載の半導体装置の形成方法。
  6. 前記塩素系ガスがClないしHClであり、前記臭素系ガスがHBrであることを特徴とする請求項1または請求項2記載の半導体装置の形成方法。
  7. 基板上に銅含有シリコン系薄膜層を形成する工程と、
    前記銅含有シリコン系薄膜層上にレジストパターンを形成する工程と、
    チャンバ内において、前記レジストパターンをマスクとして前記銅含有シリコン系薄膜層をエッチングにより選択的に除去する工程とを含み、
    前記エッチングは、塩素系または臭素系のガスを含むガスを用いて行うことを特徴とする半導体装置の形成方法。
  8. 前記エッチングは、フッ素系ガス主体のエッチングガスに塩素系ガス、または臭素系ガスを添加することにより行うことを特徴とする請求項7記載の半導体装置の形成方法。
  9. ニッケルまたは銅を含む生成物が残留しているチャンバ内において、基板上の薄膜をエッチングする工程を含む半導体装置の形成方法であって、前記エッチングは塩素系または臭素系のガスを含むガスを用いて行うことを特徴とする半導体装置の形成方法。
JP2005073214A 2005-03-15 2005-03-15 半導体装置の形成方法 Pending JP2006261216A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005073214A JP2006261216A (ja) 2005-03-15 2005-03-15 半導体装置の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005073214A JP2006261216A (ja) 2005-03-15 2005-03-15 半導体装置の形成方法

Publications (1)

Publication Number Publication Date
JP2006261216A true JP2006261216A (ja) 2006-09-28

Family

ID=37100159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005073214A Pending JP2006261216A (ja) 2005-03-15 2005-03-15 半導体装置の形成方法

Country Status (1)

Country Link
JP (1) JP2006261216A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013111420A1 (ja) * 2012-01-25 2013-08-01 東京エレクトロン株式会社 被処理基体の処理方法
WO2014034674A1 (ja) * 2012-08-29 2014-03-06 東京エレクトロン株式会社 プラズマ処理方法、及びプラズマ処理装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013111420A1 (ja) * 2012-01-25 2013-08-01 東京エレクトロン株式会社 被処理基体の処理方法
JP2013153075A (ja) * 2012-01-25 2013-08-08 Tokyo Electron Ltd 被処理基体の処理方法
CN104054163A (zh) * 2012-01-25 2014-09-17 东京毅力科创株式会社 被处理基体的处理方法
US9728417B2 (en) 2012-01-25 2017-08-08 Tokyo Electron Limited Method for processing base body to be processed
WO2014034674A1 (ja) * 2012-08-29 2014-03-06 東京エレクトロン株式会社 プラズマ処理方法、及びプラズマ処理装置
JP2014049496A (ja) * 2012-08-29 2014-03-17 Tokyo Electron Ltd プラズマ処理方法、及びプラズマ処理装置
CN104603917A (zh) * 2012-08-29 2015-05-06 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
KR20150048135A (ko) * 2012-08-29 2015-05-06 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 장치
US9209041B2 (en) 2012-08-29 2015-12-08 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
US9953862B2 (en) 2012-08-29 2018-04-24 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
KR102104867B1 (ko) * 2012-08-29 2020-04-28 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 장치

Similar Documents

Publication Publication Date Title
CN110235228B (zh) 用于高深宽比结构的移除方法
KR101111924B1 (ko) 이중층 레지스트 플라즈마 에칭 방법
JP6646978B2 (ja) 高アスペクト比構造におけるコンタクト洗浄
US7368394B2 (en) Etch methods to form anisotropic features for high aspect ratio applications
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
EP3038142A1 (en) Selective nitride etch
KR102166970B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
EP1087421A2 (en) Method and apparatus for providing a stable plasma
KR20160084314A (ko) 이방성 텅스텐 에칭을 위한 방법 및 장치
TWI746753B (zh) 用於低k值蝕刻製程期間最小化側壁損壞的方法
KR101224747B1 (ko) 감소된 에칭률 마이크로-로딩을 갖는 텅스텐 실리사이드에칭 공정
KR20040102337A (ko) 기판으로부터 잔류물을 제거하는 방법
CN111819669B (zh) 形成气隙的系统及方法
JP2006261216A (ja) 半導体装置の形成方法
JP2005302897A (ja) ハードエッチングマスクの除去方法および半導体装置の製造方法
TW202213459A (zh) 以氧脈衝蝕刻結構的方法
US20030153193A1 (en) Etching method
US20240112919A1 (en) Low-Temperature Etch
US20040203242A1 (en) System and method for performing a metal layer RIE process
KR100281866B1 (ko) 플라즈마 에칭 및 플라즈마 중합을 사용하여 집적 회로를제조함에 있어서의 임계 치수 제어 방법
KR100562320B1 (ko) 금속층 식각 시 실리콘 산화물 계열의 반사 방지층을식각하는 방법
JP2023552977A (ja) 半導体パターニングアプリケーションのための酸化スズおよび炭化スズ材料
KR20220124637A (ko) 선택적 배리어 금속 에칭
TW202025301A (zh) 將半導體元件上的矽化鎳層圖案化之方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061004