TW202213459A - 以氧脈衝蝕刻結構的方法 - Google Patents

以氧脈衝蝕刻結構的方法 Download PDF

Info

Publication number
TW202213459A
TW202213459A TW110128486A TW110128486A TW202213459A TW 202213459 A TW202213459 A TW 202213459A TW 110128486 A TW110128486 A TW 110128486A TW 110128486 A TW110128486 A TW 110128486A TW 202213459 A TW202213459 A TW 202213459A
Authority
TW
Taiwan
Prior art keywords
layer
oxygen
hard mask
containing gas
gas mixture
Prior art date
Application number
TW110128486A
Other languages
English (en)
Inventor
南西 馮
加布里埃拉 阿爾瓦
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202213459A publication Critical patent/TW202213459A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一種用於圖案化在基板上的材料層之方法，包括在佈置於基板上的材料層上形成硬遮罩層，及藉由同時供應蝕刻氣體混合物及含氧氣體，透過硬遮罩層蝕刻材料層。蝕刻氣體混合物為連續供應，且含氧氣體為脈衝。

Description

以氧脈衝蝕刻結構的方法
本揭露案的實施例大致關於在半導體應用中的結構的蝕刻處理。具體而言，本揭露案的實施例提供用於蝕刻材料層同時保護用於蝕刻材料層的遮罩層之方法。
在積體電路製作中，導電材料及其矽化物用以形成例如閘極電極、互連線及接觸插頭的結構。隨著在半導體基板上元件的表面密度增加，同時維持形成於堆疊的金屬層中的互連線的導電性，互連線的最小平面中尺寸（亦已知為關鍵尺寸，CD）已縮小比堆疊的金屬層的厚度更快，導致高深寬比的互連線。
製作此高深寬比的互連線的一種技術為使用硬遮罩乾式蝕刻堆疊的金屬層。由於加速朝向堆疊的金屬層的暴露的表面的能量化離子的高度各向異性源，電漿提供各向異性蝕刻。然而，歸因於長期暴露至反應蝕刻氣體，硬遮罩的頂部部分可能侵蝕。因此，傳統上，遮罩層的頂部部分氧化或藉由鈍化層覆蓋，以保護遮罩層的頂部部分不會歸因於暴露至反應蝕刻氣體而侵蝕。然而，傳統上氧化硬遮罩的頂部部分可造成蝕刻下層堆疊的金屬層的問題，因為使用含氧氣體以氧化硬遮罩可改變在堆疊的金屬層中某些金屬材料相對於在堆疊的金屬層中的某些其他金屬材料的蝕刻速率。此蝕刻速率的差異可導致變形的輪廓、高損失、或在堆疊的金屬層的蝕刻中的其他缺陷，顯著影響在元件結構中關鍵尺寸（CD）控制及對堆疊的金屬層的特徵傳送。結果，非所欲的結構輪廓及不精確的結果尺寸造成元件效能的早期失效。
因此，需要一種用於實行蝕刻處理之方法，其中保護硬遮罩而不會影響堆疊的金屬層之蝕刻輪廓。
本揭露案的實施例提供一種用於圖案化材料層之方法。方法包括在佈置於一基板上的一材料層上形成一硬遮罩層；及藉由同時供應一蝕刻氣體混合物及一含氧氣體，透過該硬遮罩層蝕刻該材料層。該蝕刻氣體混合物為連續供應，且該含氧氣體為脈衝。
本揭露案的實施例亦提供一種在一處理腔室中透過一硬遮罩蝕刻在一基板上的一材料層之方法。方法包括供應一蝕刻氣體混合物至一處理腔室中具有一硬遮罩層形成於其上的一材料層；及同時供應一含氧氣體至該處理腔室中的該材料層。該蝕刻氣體混合物為連續供應，且該含氧氣體為脈衝。
本揭露案的實施例亦提供一種處理系統。處理系統包括一處理腔室；及一控制器，配置成造成在該處理腔室中實行一處理，該處理包括：供應一蝕刻氣體混合物至該處理腔室中具有一硬遮罩層形成於其上的一材料層；及同時供應一含氧氣體至該處理腔室中的該材料層，其中該蝕刻氣體混合物為連續供應，且該含氧氣體為脈衝。
提供用於圖案化堆疊的金屬層中具有所欲小尺寸的特徵之方法。方法利用脈衝含氧氣體，同時連續供應蝕刻氣體混合物以蝕刻堆疊的金屬層。藉由如此進行，形成於堆疊的金屬層上且使用於蝕刻的硬遮罩部分重新成長且保護避免侵蝕，同時含氧氣體不會到達堆疊的金屬層，此舉對堆疊的金屬層中的某些材料將改變蝕刻率。因此，堆疊的金屬層可以均勻輪廓具有適當關鍵尺寸而優勢地蝕刻。
第1圖為範例電漿處理腔室100的概要剖面視圖，適合用於實行圖案化處理。可適以從本揭露案獲益的電漿處理腔室100的一個範例為CENTRIS® Sym3™蝕刻處理腔室，從位於美國加州聖克拉拉市的應用材料公司可取得。應考量包括來自其他製造商的其他處理腔室可適以實施本揭露案的實施例。
電漿處理腔室100包括腔室主體102，具有腔室空間104界定於其中。腔室主體102具有耦合至接地110的側壁106及底部108。側壁106具有襯墊112，以保護側壁106且延展電漿處理腔室100的維護週期之間的時間。腔室主體102及電漿處理腔室100的相關部件的尺寸及並非受限，且大致成比例地大於在其中待處理的基板W的大小。基板大小的範例包括200 mm直徑、250 mm直徑、300 mm直徑及450 mm直徑等等。
腔室主體102支撐腔室蓋組件114以包覆腔室空間104。腔室主體102可從鋁或其他適合的材料製作。基板進出通口116透過腔室主體102的側壁106形成，促進傳送基板W進入及離開電漿處理腔室100。基板進出通口116可耦合至傳送腔室及/或基板處理系統的其他腔室（未顯示）。
幫浦通口118透過腔室主體102的側壁106形成，且連接至腔室空間104。幫浦元件（未顯示）透過幫浦通口118耦合至腔室空間104，以排空且控制其中的壓力。幫浦元件可包括一或更多幫浦及節流閥。
氣體面板120藉由氣體線122耦合至腔室主體102，以供應處理氣體至腔室空間104中。氣體面板120可包括一或更多處理氣源124、126、128、130，且若為所欲的可額外包括惰性氣體、非反應氣體及反應氣體。可藉由氣體面板120提供的處理氣體的範例包括但非限於含碳氫化合物氣體，包括甲烷（CH 4）、六氟化硫（SF 6）、氯化矽（SiCl 4）、四氟化碳（CF 4）、溴化氫（HBr）、含碳氫化合物氣體、氬氣（Ar）、氯（Cl 2）、氮（N 2）、氦（He）及氧氣（O 2）。此外，處理氣體可包括含氮、氯、氟、氧及氫氣體，例如BCl 3、C 2F 4、C 4F 8、C 4F 6、CHF 3、CH 2F 2、CH 3F、NF 3、NH 3、CO 2、SO 2、CO、N 2、NO 2、N 2O及H 2等等。
閥門132控制來自處理氣源124、126、128、130來自氣體面板120的處理氣體的流動，且藉由控制器134管理。從氣體面板120供應至腔室主體102的氣體的流動可包括氣體的結合。
腔室蓋組件114可包括噴嘴136。噴嘴136具有一或更多通口，用於從氣體面板120的處理氣源124、126、128、130引導處理氣體至腔室空間104中。在引導處理氣體至電漿處理腔室100中之後，氣體能量化以形成電漿。例如一或更多感應線圈的天線138可提供鄰接電漿處理腔室100。天線電源供應器140可透過匹配電路142供電天線138，以感應耦合例如RF能量的能量至處理氣體，以維持在電漿處理腔室100的腔室空間104中從處理氣體形成的電漿。或者或除了電漿電源供應器140之外，基板W下方及/或基板W上方的處理電極可用以電容耦合RF功率至處理氣體，以維持腔室空間104之中的電漿。天線電源供應器140的操作可藉由例如控制器134的控制器操作，而控制器亦控制在電漿處理腔室100中其他部件的操作。
基板支撐基座144佈置於腔室空間104中，以在處理期間支撐基板W。基板支撐基座144可包括靜電夾盤（ESC）146，用於在處理期間保持基板W。ESC 146使用靜電吸引力以保持基板W至基板支撐基座144。ESC 146藉由與匹配電路150整合的RF電源供應器148供電。ESC 146包含嵌入介電主體之中的電極152。電極152耦合至RF電源供應器148，且提供吸引藉由在腔室空間104中的處理氣體形成的電漿離子的偏壓至ESC 146及定位於其上的基板W。在基板W的處理期間，RF電源供應器148可循環開啟及關閉，或脈衝。ESC 146具有隔絕器154，用於使得ESC 146的側壁較不吸引電漿之功能，以延長ESC 146的維護壽命循環。此外，基板支撐基座144可具有陰極襯墊156，以保護基板支撐基座144的側壁避免電漿氣體，且延展電漿處理腔室100的維護之間的時間。
再者，電極152耦合至功率源158。功率源158提供約200瓦至約2000瓦的夾持電壓至電極152。功率源158亦可包括系統控制器，用於藉由引導DC電流至電極152而控制電極152的操作，用於夾持及解除基板W。
ESC 146可包括佈置於其中且連接至功率源（未顯示）的加熱器，用於加熱基板，同時支撐ESC 146的冷卻底座160可包括導管用於循環熱傳送流體以維持ESC 146及佈置於其上的基板W的溫度。ESC 146配置成以在基板W上待製作的元件的熱預算所的溫度範圍來實行。舉例而言，對於某些實施例，ESC 146可配置成維持基板W在約攝氏25度至約攝氏500度的溫度下。
提供冷卻底座160以幫助控制基板W的溫度。為了緩解處理漂移及時間，基板W的溫度可藉由冷卻底座160於基板W在清潔腔室中的整個時間實質上維持恆定。在一個實施例中，基板W的溫度在整個後續清潔處理維持在約攝氏30至120度下。
覆蓋環162沉積在ESC 146上，且沿著基板支撐基座144的周圍。覆蓋環162配置成限制蝕刻氣體至基板W的暴露的頂部表面的所欲部分，同時屏蔽基板支撐基座144的頂部表面避免電漿處理腔室100內的電漿環境。舉升銷（未顯示）透過基板支撐基座144選擇性移動，以在基板支撐基座144上方舉升基板W，以藉由傳送機械手臂（未顯示）或其他適合的傳送機制促進對基板W的進出。
可利用控制器134以控制處理程序，調節氣體流動從氣體面板120至電漿處理腔室100中，及其他處理參數。當藉由CPU執行時，軟體常式將CPU轉變成專用電腦（控制器）而控制電漿處理腔室100，使得根據本揭露案實行處理。軟體常式亦可藉由第二控制器（未顯示）儲存及/或執行，而與電漿處理腔室100搭配。
第2圖為用於圖案化佈置於基板上的材料層之方法200的流程圖。第3A-3C圖為相對應於方法200的各種階段，形成於基板302上的結構300的部分的剖面視圖。可利用方法200以蝕刻在材料層中高深寬比的特徵，例如大於約5：1或約10：1。儘管參照蝕刻具有階梯狀結構的導電材料層說明以下方法200，方法200亦可使用於製造其他類型的結構。
基板302可為基於矽的材料，或如所需的任何適合的絕緣材料或導電材料。基板302可包括例如晶體矽（例如Si＜100＞或Si＜111＞）、氧化矽、應變矽、矽鍺、摻雜或未摻雜的多晶矽、摻雜或未摻雜的矽晶圓及圖案化或非圖案化晶圓、絕緣體上矽（SOI）、碳摻雜的氧化矽、氮化矽、摻雜的矽、鍺、砷化鎵、玻璃或藍寶石的材料。基板302可具有各種尺寸，例如200 mm、300 mm、450 mm或其他尺寸晶圓，以及矩形或方形面板。除非另外敘明，此處所述的實例及範例在具有200 mm直徑、300 mm直徑或450 mm直徑基板的基板上進行。在其中利用SOI結構用於基板302的實例中，基板302可包括在矽晶體基板上佈置的掩埋的介電層。在此處所描繪的範例中，基板302為晶體矽基板。
結構300可包括以導電材料形成的多重材料層304，且利用作為積體電路的部分，例如閘極電極、互連線及接觸插頭。在某些實施例中，如第3A圖中所顯示，多重材料層304包括形成於基板302上的數個堆疊的層。多重材料層304可包括交替形成於基板302上的第一層306及第二層308。儘管第3A圖顯示第一層306及第二層308的六個重複層交替形成於基板302上，任何所欲數量的第一層306及第二層308的重複對可如所需的利用。
在某些範例中，多重材料層304可以退火金屬形成，例如鎢（W）、鉬（Mo）、鉭（Ta）、鈦（Ti）、鉿（Hf）、釩（V）、鉻（Cr）、錳（Mn）、釕（Ru）、其合金、其矽化物、其氮化物、或其結合。在其他範例中，第一層306及第二層308可為其他金屬，例如銅（Cu）、鎳（Ni）、鈷（Co）、鐵（Fe）、鋁（Al）、鈀（Pd）、金（Au）、銀（Au）、鉑（Pt）、其合金、其氮化物、或其結合。在一個實施例中，第一層306以鉬（Mo）形成，且第二層308以鎢（W）形成。多重材料層304可具有介於約200 nm及約4500 nm之間的總厚度。各個第一層306可具有介於約10 nm及約30 nm之間的厚度。各個第二層308可具有介於約10 nm及約30 nm之間的厚度。
在蝕刻處理之前，方法200藉由在處理腔室中於多重材料層304上形成耐蝕刻硬遮罩（此後稱為「硬遮罩」）310，而在方塊202處開始。如第3B圖中所顯示，結構300包括硬遮罩層310在多重材料層304上以所欲圖案形成。在硬遮罩層310上的圖案可具有開口314，具有介於約1000 nm及約1300 nm之間的尺寸，以形成具有高深寬比（例如，大於約5：1）的特徵，且在鄰接開口314之間介於約50 nm及約180 nm之間的間距。結構300包括黏著層312形成於多重材料層304及硬遮罩層310之間。黏著層312可作用為多重材料層304及硬遮罩層310之間的屏蔽層。黏著層312亦可作用為用於後續蝕刻步驟或化學機械拋光（CMP）步驟的停止層。
硬遮罩層310可以正矽酸四乙酯（TEOS）或氮氧化矽（SiON）形成，且具有約500 nm及約2 μm的厚度。黏著層312可以任何介電材料形成，例如氮化矽（Si 3N 4），且具有小於約100 nm的厚度。硬遮罩層310及黏著層312可藉由任何傳統沉積處理來沉積，例如化學氣相沉積（CVD）處理、物理氣相沉積（PVD）處理、原子層沉積（ALD）處理及旋塗處理，且後續使用圖案化的光阻層（未顯示）覆蓋硬遮罩層310，藉由傳統光刻處理圖案化。
在方塊204處，實行蝕刻處理以使用例如於第1圖中描繪的電漿處理腔室100的電漿處理腔室中激發的物種或自由基的電漿，透過硬遮罩層310圖案化多重材料層304。在方塊204處的蝕刻處理允許多重材料層304以優勢蝕刻，同時提供在硬遮罩層310上足夠的保護。蝕刻處理可連續直到多重材料層304蝕刻至預定深度。在某些實施例中，多重材料層304蝕刻至介於約200 nm及約4500 nm之間的深度。
在一個範例中，藉由在電漿處理腔室中同時供應蝕刻氣體混合物及含氧氣體來實行蝕刻處理。蝕刻氣體混合物包括惰性氣體，例如氦（He）或氬（Ar），及含鹵素氣體。含鹵素氣體的適合的範例包括含矽化合物，例如SiCl 4、SiHCl 3、SiH 2Cl 2、SiH 3Cl、Si 2Cl 6、SiBr 4、SiHBr 3、SiH 2Br 2、SiH 3Br、SiH 4、Si 2H 6、Si 3H 8、Si 4H 10、SiHI 2、SiH 2I、C 4H1 2Si及Si(C 2H 3O 2) 4。含鹵素氣體的適合的範例亦包括含氯或氟氣體，例如Cl 2、BCl 3、NF 3、HF、CF 4及CHF 3。含氧氣體的適合的範例包括O 2、NO 2、N 2O、O 3、SO 2、COS、CO及CO 2。在一個具體範例中，在蝕刻氣體混合物中供應的含鹵素氣體包括SiCl 4、Cl 2及BCl 3，且含氧氣體包括O 2。因為硬遮罩層310的頂部部分316藉由含氧氣體重新成長以形成氧化矽，頂部部分316與在蝕刻氣體混合物中產生的物種或自由基以比硬遮罩層310的其餘318更慢的速率反應。因此，硬遮罩層310可足夠保護避免蝕刻物種或自由基，留下硬遮罩層310的頂部部分316的寬度320實質上與硬遮罩層310的其餘318的寬度322相同。然而，含氧氣體亦可改變第一層306相對於第二層308的蝕刻率，因此影響在多重材料層304中的蝕刻輪廓。因此，在此處所述的實施例中，脈衝供應含氧氣體，使得消耗含氧氣體以重新成長硬遮罩層310的頂部部分316，以形成氧化矽，且不會到達多重材料層304的暴露的表面324。具有蝕刻氣體混合物連續供應且含氧氣體脈衝下，多重材料層304可優勢地蝕刻而不會衝擊多重材料層304的蝕刻輪廓，或實質上損傷硬遮罩層310。結果，可達成具有適當關鍵尺寸的均勻輪廓的多重材料層304的蝕刻。
如第3C圖中所顯示，重新成長頂部部分316的厚度可沿著硬遮罩層310的厚度減少。在某些範例中，在硬遮罩層310的中央部分處或四周的重新成長頂部部分316的厚度可減少至零。重新成長頂部部分316的高度對開口314的深度（即，硬遮罩層310的厚度）的比例可為小於約50 nm。
在蝕刻處理期間，亦可調節數個處理參數。在一個範例實施例中，於電漿處理腔室100中的處理壓力調節在約10 mTorr及約5000 mTorr之間，例如約20 mTorr及約500 mTorr之間。含氧氣體以介於約1秒及約10秒之間的脈衝期間供應，舉例而言，約5秒。工作週期（即，供應含氧氣體的「開啟」時段對未供應含氧氣體的「關閉」時段的比例）可介於約1：3及約3：1之間，舉例而言，1：1。總蝕刻時間可介於約6秒及約1800秒之間，舉例而言，約170秒，取決於多重材料層304的總厚度。
在實行蝕刻處理的同時可利用RF源及/或偏壓功率。當供應蝕刻氣體混合物時施加RF偏壓功率幫助形成具有所欲方向性的反應蝕刻劑，以便向下行進至從硬遮罩層310暴露的多重材料層304的表面326，以優勢蝕刻多重材料層304。相對地，在供應含氧氣體的同時消除RF偏壓功率可幫助在電漿中的反應物種更均勻地分佈橫跨硬遮罩層310，靠近硬遮罩層310的頂部部分316，以便重新成長硬遮罩層310的頂部部分316，以形成氧化矽。舉例而言，可供應小於約2000瓦的RF源功率以維持在電漿處理腔室100內的電漿。當供應含氧氣體時且當並未供應含氧氣體時，可施加介於約1000瓦及約6000瓦之間的RF偏壓功率。
蝕刻氣體混合物可以介於約5 sccm至約900 sccm之間的速率流至腔室中。在一個範例中，SiCl 4、Cl 2及BCl 3氣體可分別以介於約30 sccm及約140 sccm之間的流率供應，舉例而言，約100 sccm，介於約100 sccm及約1000 sccm之間，舉例而言，約490 sccm，且小於約300 sccm，舉例而言，約300 sccm。氧氣O 2可以介於約5 sccm及約200 sccm之間的流率供應，舉例而言，約10 sccm。含氧氣體的流率對蝕刻氣體混合物的流率的比例可介於約1：20及約1：6之間，舉例而言，約1：10。
基板溫度維持在介於約80°C及約300°C之間的溫度下，舉例而言，約190°C。
本揭露案的益處包括強化圖案化特徵，而對半導體晶片的三維（3D）堆疊具有精確且均勻的輪廓。根據此處所揭露的實施例之方法利用脈衝含氧氣體，同時連續供應蝕刻氣體混合物，以蝕刻堆疊的金屬層。藉由如此進行，形成於堆疊的金屬層上且使用於蝕刻的硬遮罩部分重新成長以形成氧化矽且保護避免侵蝕，同時含氧氣體不會到達堆疊的金屬層，此舉對堆疊的金屬層中的某些材料將改變蝕刻率。因此，堆疊的材料層可以均勻輪廓具有適當關鍵尺寸而優勢地蝕刻。
儘管以上導向本揭露案的實施例，可衍生本揭露案的其他及進一步實施例而不會悖離其基本範疇，且其範疇藉由以下請求項來決定。
100:電漿處理腔室 102:腔室主體 104:腔室空間 106:側壁 108:底部 110:接地 112:襯墊 114:腔室蓋組件 116:基板進出通口 118:通口 120:氣體面板 122:氣體線 124:處理氣源 126:處理氣源 128:處理氣源 130:處理氣源 132:閥門 134:控制器 136:噴嘴 138:天線 140:天線電源供應器 142:電路 144:基板支撐基座 146:靜電夾盤（ESC） 148:RF電源供應器 150:電路 152:電極 152:隔絕器 156:陰極襯墊 158:功率源 160:冷卻底座 162:環 200:方法 202:方塊 204:方塊 300:結構 302:基板 304:多重材料層 306:第一層 308:第二層 310:硬遮罩層 312:黏著層 314:開口 316:頂部部分 318:其餘 320:寬度 322:寬度 324:表面 326:表面
以此方式達到且可詳細理解本揭露案以上所載之特徵，以上簡要概述的本揭露案的更具體說明可藉由參考在隨附圖式中圖示的實施例而獲得。
第1圖根據本揭露案的一或更多實施例，為配置成實行圖案化處理的處理腔室的概要剖面視圖。
第2圖根據本揭露案的一或更多實施例，為在基板上圖案化材料層之方法的流程圖。
第3A-3C圖圖示在第2圖的圖案化處理期間結構的剖面視圖。
為了促進理解，已儘可能地使用相同的元件符號代表共通圖式中相同的元件。應考量一個實施例的元件及特徵可有益地併入其他實施例中而無須進一步說明。
然而，應理解隨附圖式僅圖示本揭露案的範例實施例，且因此不應考量為其範疇之限制，因為本揭露案可認可其他均等效果的實施例。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
300:結構
302:基板
304:多重材料層
306:第一層
308:第二層
310:硬遮罩層
312:黏著層
316:頂部部分
318:其餘
320:寬度
322:寬度
324:表面

Claims (20)

  1. 一種圖案化在一基板上的一材料層之方法，包含以下步驟： 在佈置於一基板上的一材料層上形成一硬遮罩層；及 藉由同時供應一蝕刻氣體混合物及一含氧氣體，透過該硬遮罩層蝕刻該材料層，其中該蝕刻氣體混合物為連續供應，且該含氧氣體為脈衝。
  2. 如請求項1所述之方法，其中該含氧氣體以介於1秒及10秒之間的一脈衝期間及介於1：3及3：1之間的一工作週期而脈衝。
  3. 如請求項1所述之方法，其中該材料層包含交替形成於該基板上的第一層及第二層。
  4. 如請求項3所述之方法，其中該等第一層包含鉬（Mo），且該等第二層包含鎢（W）。
  5. 如請求項3所述之方法，其中 該材料層具有介於200 nm及4500 nm之間的一厚度；及 該等第一及第二層之各者具有介於10 nm及30 nm之間的一厚度。
  6. 如請求項1所述之方法，其中該硬遮罩層包含正矽酸四乙酯（TEOS）。
  7. 如請求項1所述之方法，其中該硬遮罩層具有介於500 nm及2 μm之間的一厚度，且具有介於1000 nm及1300 nm之間的一尺寸的開口，且在鄰接開口之間介於50 nm及180 nm之間的一間距。
  8. 如請求項1所述之方法，進一步包含以下步驟：在該材料層及該硬遮罩層之間形成包含氮化矽（Si 3N 4）的一黏著層。
  9. 如請求項1所述之方法，其中 該蝕刻氣體混合物包含SiCl 4，且 該含氧氣體混合物包含O 2。
  10. 如請求項9所述之方法，其中該含氧氣體的一流率對該蝕刻氣體混合物的一流率的一比例為介於1：20及1：6之間。
  11. 一種在一處理腔室中透過一硬遮罩蝕刻在一基板上的一材料層之方法，包含以下步驟： 供應一蝕刻氣體混合物至一處理腔室中具有一硬遮罩層形成於其上的一材料層；及 同時供應一含氧氣體至該處理腔室中的該材料層，其中 該蝕刻氣體混合物為連續供應，且該含氧氣體為脈衝。
  12. 如請求項11所述之方法，其中該含氧氣體以介於1秒及10秒之間的一脈衝期間及介於1：3及3：1之間的一工作週期而脈衝。
  13. 如請求項11所述之方法，其中 該材料層包含交替形成於該基板上具有鉬（Mo）的第一層及具有鎢（W）的第二層。
  14. 如請求項11所述之方法，其中 該硬遮罩層包含正矽酸四乙酯（TEOS）。
  15. 如請求項11所述之方法，其中 該蝕刻氣體混合物包含SiCl 4，且 該含氧氣體混合物包含O 2。
  16. 如請求項15所述之方法，其中該含氧氣體的一流率對該蝕刻氣體混合物的一流率的一比例為介於1：20及1：6之間。
  17. 一種處理系統，包含： 一處理腔室；及 一控制器，配置成造成在該處理腔室中實行一處理，該處理包括： 供應一蝕刻氣體混合物至該處理腔室中具有一硬遮罩層形成於其上的一材料層；及 同時供應一含氧氣體至該處理腔室中的該材料層，其中 該蝕刻氣體混合物為連續供應，且該含氧氣體為脈衝。
  18. 如請求項17所述之處理系統，其中該含氧氣體以介於1秒及10秒之間的一脈衝期間及介於1：3及3：1之間的一工作週期而脈衝。
  19. 如請求項17所述之處理系統，其中 該材料層包含交替形成於該基板上具有鉬（Mo）的第一層及具有鎢（W）的第二層，且 該硬遮罩層包含正矽酸四乙酯（TEOS）。
  20. 如請求項17所述之處理系統，其中 該蝕刻氣體混合物包含SiCl 4，且 該含氧氣體的一流率對該蝕刻氣體混合物的一流率的一比例為介於1：20及1：6之間。
TW110128486A 2020-08-18 2021-08-03 以氧脈衝蝕刻結構的方法 TW202213459A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063067106P 2020-08-18 2020-08-18
US63/067,106 2020-08-18

Publications (1)

Publication Number Publication Date
TW202213459A true TW202213459A (zh) 2022-04-01

Family

ID=80269756

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110128486A TW202213459A (zh) 2020-08-18 2021-08-03 以氧脈衝蝕刻結構的方法

Country Status (4)

Country Link
US (2) US11527414B2 (zh)
KR (1) KR20220022458A (zh)
TW (1) TW202213459A (zh)
WO (1) WO2022039848A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230004014A (ko) * 2021-06-30 2023-01-06 삼성전자주식회사 반도체 소자 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287975B1 (en) * 1998-01-20 2001-09-11 Tegal Corporation Method for using a hard mask for critical dimension growth containment
WO2000041228A1 (fr) * 1998-12-28 2000-07-13 Tokyo Electron Yamanashi Limited Procede de traitement au plasma
US6355979B2 (en) 1999-05-25 2002-03-12 Stmicroelectronics, Inc. Hard mask for copper plasma etch
US6784108B1 (en) * 2000-08-31 2004-08-31 Micron Technology, Inc. Gas pulsing for etch profile control
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
US7141505B2 (en) 2003-06-27 2006-11-28 Lam Research Corporation Method for bilayer resist plasma etch
DE10330795B4 (de) * 2003-07-08 2008-01-24 Qimonda Ag Kohlenstoff-Hartmaske mit einer Stickstoff-dotierten Kohlenstoffschicht als haftfähiger Schicht zur Haftung auf Metall oder metallhaltigen anorganischen Materialien und Verfahren zu deren Herstellung
US9153453B2 (en) * 2011-02-11 2015-10-06 Brookhaven Science Associates, Llc Technique for etching monolayer and multilayer materials
JP6138653B2 (ja) * 2013-10-08 2017-05-31 株式会社日立ハイテクノロジーズ ドライエッチング方法
CN106206447A (zh) 2015-05-05 2016-12-07 中芯国际集成电路制造(上海)有限公司 3d nand器件的形成方法
US10867795B2 (en) * 2017-05-18 2020-12-15 Applied Materials, Inc. Method of etching hardmasks containing high hardness materials
US10868033B2 (en) 2017-11-16 2020-12-15 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabricating methods thereof
JP7328344B2 (ja) 2019-04-30 2023-08-16 長江存儲科技有限責任公司 三次元メモリデバイス

Also Published As

Publication number Publication date
US20230072732A1 (en) 2023-03-09
WO2022039848A1 (en) 2022-02-24
US20220059366A1 (en) 2022-02-24
KR20220022458A (ko) 2022-02-25
US11527414B2 (en) 2022-12-13

Similar Documents

Publication Publication Date Title
TWI743249B (zh) 用於高深寬比結構之移除方法
KR102483741B1 (ko) 진보된 패터닝 프로세스에서의 스페이서 퇴적 및 선택적 제거를 위한 장치 및 방법들
TWI352387B (en) Etch methods to form anisotropic features for high
KR102283949B1 (ko) 주기적 에칭 프로세스를 이용하여 에칭 스톱 층을 에칭하기 위한 방법들
JP2016139792A (ja) 異方性タングステンエッチングのための方法および装置
TWI812758B (zh) 用於製造半導體元件的互連件結構的方法
JP7270740B2 (ja) ３ｄｎａｎｄ応用のためのメモリセルの製造
JP7526361B2 (ja) 選択的異方性金属エッチング
TW202044560A (zh) 用於記憶體應用的垂直電晶體製造
JP7539927B2 (ja) ｉｎ－ｓｉｔｕ原子層堆積プロセス
KR20140021610A (ko) 풀 메탈 게이트 구조를 패터닝하는 방법
US20230072732A1 (en) Methods for etching structures with oxygen pulsing
US11658042B2 (en) Methods for etching structures and smoothing sidewalls
US10283370B1 (en) Silicon addition for silicon nitride etching selectivity
US20240112919A1 (en) Low-Temperature Etch
US20240290623A1 (en) Processing methods to improve etched silicon-and-germanium-containing material surface roughness
JP2023552977A (ja) 半導体パターニングアプリケーションのための酸化スズおよび炭化スズ材料
TW202420413A (zh) 使用氮化硼遮罩之碳硬遮罩開口
TW202249058A (zh) 選擇性阻障金屬蝕刻
CN117597769A (zh) 过渡金属氮化物材料的选择性移除
TW202412087A (zh) 高選擇性氧化矽移除之方法
CN118696400A (zh) 高度选择性硅蚀刻
TW201839905A (zh) 選擇性側壁間隔物