TW202249058A - 選擇性阻障金屬蝕刻 - Google Patents

選擇性阻障金屬蝕刻 Download PDF

Info

Publication number
TW202249058A
TW202249058A TW111105402A TW111105402A TW202249058A TW 202249058 A TW202249058 A TW 202249058A TW 111105402 A TW111105402 A TW 111105402A TW 111105402 A TW111105402 A TW 111105402A TW 202249058 A TW202249058 A TW 202249058A
Authority
TW
Taiwan
Prior art keywords
metal layer
barrier metal
layer
etch
feature
Prior art date
Application number
TW111105402A
Other languages
English (en)
Inventor
喬納森 蕭
吉尼 李
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202249058A publication Critical patent/TW202249058A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Glass Compositions (AREA)

Abstract

一種用於選擇性阻障金屬蝕刻的方法，包括：在電感耦合電漿（ICP）蝕刻腔室中執行氫佈植製程，以使阻障金屬層的氧化部分化學還原，該阻障金屬層的氧化部分形成於該阻障金屬層上的金屬層中的特徵內；以及，在該ICP蝕刻腔室中執行蝕刻製程，以移除該阻障金屬層的該氫佈植部分。

Description

選擇性阻障金屬蝕刻
本案揭示內容的範例大致上關於用於在半導體結構中形成金屬特徵的方法。尤其，本案揭示內容的實施例提供用於蝕刻金屬層的方法，該金屬層具有在該金屬層下方形成的阻障金屬層。
在半導體製造中，已將鎢、鈷以及銅實施作為在記憶體元件中使用的產線後段 （BEOL） 和產線中段 （MOL）結構中的接觸件和互連件，該記憶體元件例如為動態隨機存取記憶體（DRAM）元件。尤其，由於低成本的化學氣相沉積（CVD）生長的成熟方法，所以鎢已是最可靠的金屬。然而，隨著半導體元件在次7nm節點變得更小，且線臨界尺寸（CD）達到幾奈米，具有如此小的線CD的鎢的接觸電阻顯著地增加。與鎢相比，鈷在線電阻上可能會呈現某些降低，但這種降低可能並不充分。因此，釕已成為取代用於接觸件和互連件的現存材料的有力候選材料。甚至對於次7nm節點的較小間距和較小臨界尺寸而言，釕也具有低電阻率。
然而，在基於釕的結構的微影與蝕刻製程中存在複雜的問題。釕層一般形成於阻障金屬層上，例如鈦 （Ti）、氮化鈦（TiN）、鉭（Ta）及/或氮化鉭（TaN），以防止釕擴散到下面的基於矽的基板中而形成矽酸釕。當使用含氧蝕刻氣體蝕刻釕層時，阻障金屬層被部分氧化並且濺射到釕層上，而作為非揮發性蝕刻停止層。因此，釕層無法被蝕刻到阻障金屬層的表面以產生如最初圖案化的蝕刻輪廓。
因此，需要一種用於在阻障層上蝕刻由釕形成的金屬層的方法以提供期望的蝕刻輪廓。
本發明的實施例提供一種選擇性阻障金屬蝕刻的方法。該方法包括在電感耦合電漿（ICP）蝕刻腔室中執行氫佈植製程，以使阻障金屬層的氧化部分化學還原，該阻障金屬層的該氧化部分形成於該阻障金屬層上的金屬層中的特徵內；以及在該ICP蝕刻腔室中執行蝕刻製程，以移除該阻障金屬層的該氫佈植部分。
本案揭示內容的實施例也提供一種用於形成含金屬特徵的方法。該方法包括使用含氧蝕刻氣體在電感耦合電漿（ICP）蝕刻腔室中執行第一蝕刻製程，以在金屬阻障層上的金屬層中形成特徵；在該ICP蝕刻腔室中執行氫佈植製程，以使在該金屬層中的該特徵內形成的該阻障金屬層的氧化部分化學還原；以及在該ICP蝕刻腔室中執行第二蝕刻製程，以透過使用含氯蝕刻氣體移除該阻障金屬層的該氫佈植部分。
本發明實施例還提供了一種含金屬結構。該含金屬結構包括：阻障金屬層，形成於基板上；金屬特徵，形成於該阻障金屬層上；及介電特徵，形成於該金屬特徵上，其中該金屬特徵與該介電特徵具有介於3nm至90nm之間的線寬。
本文描述的實施例提供用於在半導體結構中形成金屬特徵的方法。更特定而言，本案揭示內容的實施例提供用於蝕刻金屬層的方法，該金屬層具有在該金屬層下方形成的阻障金屬層。在次7 nm 節點的半導體製程中，釕 （Ru）是一種候選金屬，用於替代諸如鎢的習知上使用的金屬，以形成接觸件與互連件。然而，設置在基於釕的結構與基板之間的阻障層不會受到含氧蝕刻氣體所蝕刻，該含氧蝕刻氣體蝕刻該基於釕的結構。相反地，阻障層的一部分被氧化且濺射到基於釕的結構上，作為該基於釕的結構的蝕刻停止層。本文提供的方法藉由原子層蝕刻（ALE）技術移除阻障金屬層的氧化部分，使得能夠形成有期望線CD的基於釕的結構。
圖1是適用於執行蝕刻製程的電感耦合電漿（ICP）蝕刻腔室100的一個範例的截面視圖。可適於與本文揭示的方法一併使用的合適的ICP蝕刻腔室包括電感耦合電漿反應離子蝕刻（ICP-RIE）腔室，例如可從美國加州Santa Clara的應用材料公司獲得的CENTRIS® SYM3™蝕刻腔室。儘管所示的ICP蝕刻腔室100包括能夠實現優異蝕刻效能的複數個特徵，但考量其他ICP蝕刻腔室可適於受益於本文所揭示的發明特徵中的一或多個特徵。
ICP蝕刻腔室100包括腔室主體102和蓋104，該腔室主體102與蓋104封閉內部空間106。腔室主體102一般是由鋁、不鏽鋼或其他合適的材料製成。腔室主體102大致上包括側壁108和底部110。基板支撐基座進出通口（未示出）大致上界定於側壁108中，並且由狹縫閥選擇性地密封，以助於基板W從ICP蝕刻中進入和離開。排氣通口112界定在腔室主體102中，並且將內部空間106耦接真空泵系統114。真空泵系統114大致上包括一個或多個泵和節流閥，以用於排空和調節ICP蝕刻腔室100的內部空間106的壓力。
蓋104密封式支撐於腔室主體102的側壁108上。可開啟蓋104以容許進出ICP蝕刻腔室100的內部空間106。蓋104包括助於光學製程監視的窗116。在一個實施方式中，窗116包括石英或其他合適的材料，該材料對於安裝在ICP蝕刻腔室100外部的光學監視系統118所使用的訊號而言具透射性（transmissive）。
光學監視系統118經定位以透過窗116觀看下述至少一者：腔室主體102的內部空間106及/或定位在基板支撐底座組件120上的基板W。在一個實施例中，光學監視系統118耦接蓋104並且有助於整合的沉積製程，該製程使用光學計量以提供資訊，該資訊實現製程調整，以補償到來的基板圖案特徵不一致（例如厚度等），並且根據需要提供製程狀態監視（諸如電漿監視、溫度監視等）。可適於受惠自本案揭示內容中的一種光學監視系統是可從美國加州Santa Clara的應用材料公司獲得的EyeD ®全光譜干涉計量模組。
氣體控制板（gas panel）122耦接ICP蝕刻腔室100，以將處理氣體及/或清潔氣體提供至內部空間106。在圖1所描繪的範例中，將入口通口124、126設置在蓋104中，以使氣體得以從氣體控制板122輸送到ICP蝕刻腔室100的內部空間106。在一個實施方式中，氣體控制板122適於提供氟化處理氣體以穿過入口端口124、126且進入ICP蝕刻腔室100的內部空間106。
噴頭組件128耦接蓋104的內表面130。噴頭組件128包括複數個孔隙（aperture），這些孔隙使氣體得以從入口端口124、126跟隨穿過噴頭組件128進入ICP蝕刻腔室100的內部空間106，且遍及該ICP蝕刻腔室100中正受處理的基板W之表面上呈預定的分佈方式。
遠端電漿源132可視情況任選地耦接氣體控制板122，以助於使來自遠端電漿的氣體混合物在進入內部空間106進行處理之前解離。RF電源134透過匹配網路136耦接噴頭組件128。RF電源134一般能夠在約50kHz至約200MHz範圍內的可調頻率下產生多達約3000W的功率。
噴頭組件128額外地包括對光學計量訊號具透射性的區域。光學透射區域或通道138適合用於使光學監視系統118得以觀看內部空間106及/或定位在基板支撐基座組件120上的基板W。通道138可以是形成或設置於噴頭組件128中的材料、一孔隙或複數個孔隙，而實質上對由光學監視系統118生成（且反射回到該光學監視系統118）的能量之波長具透射性。
在一個實施方式中，噴頭組件128配置有複數個區塊，這些區塊容許分別控制流入ICP蝕刻腔室100的內部空間106的氣體。在圖1所繪示的範例中，噴頭組件128具有內區塊140和外區塊142，該內區塊140和外區塊142透過分開的入口端口124、126分別耦接氣體控制板122。
基板支撐基座組件120設置在氣體分配（噴頭）組件128下方的ICP蝕刻腔室100的內部空間106中。基板支撐基座組件120在處理期間保持基板W。基板支撐基座組件120大致上包括複數個升舉銷（未示出），該等升舉銷設置成穿過該基板支撐基座組件120，且配置成將基板W從基板支撐基座組件120升舉且助於基板W與機器人（未示出）以習知方式交換。內襯墊144可緊密地圍繞基板支撐基座組件120的周邊。
在一個實施方式中，基板支撐基座組件120包括安裝板146、底座148和靜電吸盤（electrostatic chuck）150。安裝板146耦接腔室主體102的底部110並且包括多個通道，該等通道用於使設施（尤其是諸如流體、電力線、及感測器導線）鋪設（route）至底座148和靜電吸盤150。靜電吸盤150包括至少一個夾持電極152，用於將基板W保持在噴頭組件128下方。靜電吸盤150由吸附電源154驅動，以產生將基板W保持於吸附表面的靜電力，如習知上已知。或者，基板W可透過夾持、真空或重力保持於基板支撐基座組件120。
底座148或靜電吸盤150中的至少一者可包括至少一個視情況任選的嵌入式加熱器156、至少一個視情況任選的嵌入式隔離件158、和複數個導管160、162，以控制基板支撐基座組件120的橫向溫度分佈曲線（temperature profile）。導管160、162流體耦接（fluidly couple）流體源164，該流體源164使溫度調節流體循環通過該流體源164。加熱器156由電源166調節。導管160、162和加熱器156用於控制底座148的溫度，藉此加熱及/或冷卻靜電吸盤150，並且最終控制設置於底座148上的基板W的溫度分佈曲線。可以使用複數個溫度感測器168、170監視靜電吸盤150和底座148的溫度。靜電吸盤150可進一步具有複數個氣體通道（未示出），諸如溝槽，該等氣體通道形成在靜電吸盤150的基板支撐基座支撐表面中並且流體耦接熱傳遞（或背側）氣體源，例如氦氣（He）。在操作中，以受控壓力將背側氣體提供到氣體通道中，以增強靜電吸盤150和基板W之間的熱傳遞。
在一個實施方式中，將基板支撐基座組件120配置為陰極且包括電極152，該電極152耦接複數個RF偏壓電源172、174。RF偏壓電源172、174耦接於電極152（設置在基板支撐基座組件120中）與另一電極之間，該另一電極諸如噴頭組件128或腔室主體102的頂板（蓋104）。RF偏壓功率激發且維持由設置在腔室主體102的處理區域中的氣體所形成的電漿放電。
在圖1中描繪的範例中，雙RF偏壓電源172、174透過匹配電路176耦接設置在基板支撐基座組件120中的電極152。由RF偏壓電源172、174生成的訊號透過匹配電路176傳送，經過單一饋送件而到基板支撐基座組件120，以離子化ICP蝕刻腔室100中所提供的氣體混合物，藉此提供執行沉積或其他電漿增強製程所需的離子能量。RF偏壓電源172、174大致上能夠產生頻率從約50kHz到約200MHz且功率在約0瓦和約5000瓦之間的RF訊號。額外的偏壓電源178可耦接電極152，以控制電漿的特性。
在一個操作模式中，基板W設置在ICP蝕刻腔室100中的基板支撐基座組件120上。處理氣體及/或氣體混合物透過噴頭組件128從氣體控制板122引入腔室主體102中。真空泵系統114維持腔室主體102內的壓力，同時移除沉積副產物。
控制器180耦接ICP蝕刻腔室100以控制ICP蝕刻腔室100的操作。控制器180包括中央處理單元（CPU）182、記憶體184和支援電路186，以用於控制ICP蝕刻腔室100的製程順序及調節來自氣體控制板122的氣流。CPU 182可以是可在工業設施中使用的任何形式的通用電腦處理器。軟體常式可儲存在記憶體184中，該記憶體184諸如隨機存取記憶體、唯讀記憶體、軟碟或硬碟機或其他形式的數位儲存裝置。支援電路256以習知方式耦接CPU 182並且可包括高速緩衝儲存器、時脈電路、輸入/輸出系統、電源供應器等。控制器180與ICP蝕刻腔室100的各種部件之間的雙向通訊是透過許多訊號纜線進行處理。
圖2繪示根據一個實施例的藉由光微影與蝕刻製程圖案化膜堆疊300的方法200的流程圖。圖3A至圖3F繪示方法200的各階段的膜堆疊300的一部分的剖面視圖。雖然是在圖案化高深寬比（high aspect ratio, HAR）金屬特徵的背景下討論圖3A至圖3F及方法200，但方法200能夠用於蝕刻形成在其他類型的基板上的其他金屬特徵，前述高深寬比金屬特徵是形成在基板上，而在該金屬特徵及該基板之間有阻障金屬，其可用於動態隨機存取記憶體（DRAM）、快閃記憶體、及邏輯元件。
參考圖3A，歷經光微影與蝕刻製程的膜堆疊300包括基板302、阻障金屬層304、金屬層306和遮罩層308。膜堆疊300可包括在金屬層306和遮罩層308之間的額外的層。在金屬層306上方可形成覆蓋層310，以保護金屬層306免於進行光微影製程。在DRAM應用中，諸如氮化矽（Si 3N 4）層的介電層312可形成在覆蓋層310和遮罩層308之間。在一個範例中，可圖案化金屬層306和介電層312，而形成金屬特徵和介電特徵，並且該圖案化金屬層306和介電層312分別用作DRAM元件中的位元線和儲存溝槽電容器。
基板302可包括諸如下述之材料：摻雜或未摻雜的多晶矽、氧化矽、摻雜或未摻雜的矽晶圓和圖案化或非圖案化晶圓、結晶矽（例如，Si＜100＞或Si＜111＞）、應變矽、矽鍺、絕緣體上矽（SOI）、碳摻雜氧化矽、氮化矽、摻雜矽、鍺、砷化鎵、玻璃或藍寶石。基板302可具有各種尺寸，諸如200mm、300mm、450mm或其他直徑的晶圓，以及矩形或方形嵌板（panel）。
金屬層306包括貴金屬，諸如釕（Ru）、銥（Ir）、鉑（Pt）或銠（Rd），能夠使用含氧蝕刻氣體蝕刻該貴金屬。
在基板302和金屬層306之間，設置阻障金屬層304以防止諸如釕（Ru）的金屬物種從金屬層306擴散到基板302中，這可能造成金屬矽酸鹽，如矽酸釕。阻障金屬層304可包括鈦（Ti）層304A和氮化鈦（TiN）層304B。在一些實施例中，阻障金屬層304包括鉭（Ta）層304A和氮化鉭（TaN）層304B。
遮罩層308可包括墊氧化物層、非晶碳層（ACL）或氮氧化矽（SiON）層。遮罩層308可透過使用任何適當的沉積製程形成，諸如旋轉塗佈、化學氣相沉積（CVD）等。
方法200開始於方塊210，其中執行光微影製程，如圖3B中所示。在方塊210中的光微影製程中，遮罩層308以及介於遮罩層308和覆蓋層310之間的其他層（例如圖3A中所示之範例中的介電層312）透過使用形成在遮罩層308上的圖案化光阻劑層（未示出）進行圖案化。可執行利用在遮罩層308上形成的間隔物層（未示出）的雙重圖案化，以將多個特徵進行圖案化而具備線寬及線CD，該線寬與線CD小於在次7nm節點半導體製程中以習知微影術所能達成的線寬和線CD。遮罩層308可以在方塊210中的光微影製程之後被移除。
在方塊220中，執行第一蝕刻製程以蝕刻金屬層306而形成具有線CD 316的特徵（例如溝槽314），如圖3C中所示。過負荷（overburden）蝕刻製程可以是任何合適的蝕刻製程，例如ICP蝕刻腔室中的乾電漿蝕刻製程，例如ICP蝕刻腔室100。方塊220中的乾電漿蝕刻製程藉由同時在ICP蝕刻腔室中供應含氧蝕刻氣體與惰性氣體而執行，該惰性氣體諸如氬氣（Ar）、氮氣（N 2）或氦氣 （He）。也可供應含鹵素氣體以增進金屬層306的蝕刻速率。含氧蝕刻氣體的合適範例包括O 2、O 3、H 2O、H 2O 2、N 2O、NO 2。含鹵素氣體的合適範例包括Cl 2、HCl、HF、F 2、Br 2、HCl、HBr、SF 6和NF 3。在一個特定範例中，含氧蝕刻氣體包括氧氣（O 2），惰性氣體包括氬氣（Ar）和氮氣（N 2），而含鹵素氣體包括氯氣（Cl 2）。
在方塊220中的乾電漿蝕刻製程期間，可以調節數個製程參數。在一個範例中，可以以約10sccm至約1000sccm之間的流速供應氧（O 2）氣，例如約100sccm。可以以約0sccm至約1000sccm之間的流速供應氬（Ar）氣，例如約150sccm。可以以約0sccm至約100sccm之間的流速供應氮（N 2）氣，例如約10sccm。可以以約10sccm至約500sccm之間的流速供應氯（Cl 2）氣，例如約30sccm。乾電漿蝕刻製程執行達約5秒至約60秒之間的持續時間，例如約10秒。在一個示範性實施例中，將ICP蝕刻腔室中的製程壓力調節在約3mTorr至約50mTorr之間，例如約20mTorr。將設置在ICP蝕刻腔室內的基板支撐件（例如基板支撐件基座組件120）的溫度維持在約攝氏0度至約攝氏100度之間，例如約攝氏50度。
能夠將源RF功率維持在約600W至約2000W之間，例如約1500W。將低RF偏壓功率施加至由含氧和含鹵素氣體混合物形成的離子，以低能量轟擊膜堆疊300。在一個範例中，將偏壓RF功率維持在約50W至約400W之間，例如約200W。
在一些實施方式中，能在方塊220中的第一蝕刻製程之後執行淨化操作。在淨化操作中，從處理腔室移除非表面（non-surface）鍵結的氧和氯物種。在基於氧和氯的電漿中產生的物種能夠藉由停止電漿且使剩餘物種得以衰減而移除，視情況任選地，與腔室的淨化及/或抽空相結合。能夠透過使用任何惰性氣體（諸如N 2、Ar、Ne、He或上述氣體之組合）進行淨化操作。
由於阻障金屬層304對在方塊220中的用於蝕刻金屬層306的第一蝕刻製程中所用的含氧蝕刻氣體有蝕刻阻力，所以阻障金屬層304保持未受損。然而，阻障金屬層304的一部分被氧化且濺射至金屬層306的未蝕刻部分318上，而形成阻障金屬層304的氧化部分320，前述未蝕刻部分318靠近阻障金屬層304的頂表面。此氧化部分320在具有鈦（Ti）層304A和氮化鈦（TiN）層304B的阻障金屬層304的實施例中是形成為氧化鈦（TiO 2），而在具有鉭（Ta）層304A和氮化鉭（TaN）層304B的阻障金屬層304的實施例中是形成為氧化鉭（TaO 2）。阻障金屬層305的氧化部分充當蝕刻停止層，該蝕刻停止層防止進一步蝕刻金屬層306至阻障金屬層304的頂表面，而在溝槽314內靠近阻障金屬層304之底表面之處留下未蝕刻部分318（也稱為「底腳（foot）結構」）。阻障金屬層304的氧化部分320的厚度可以在0.5nm至約5nm之間，例如約2nm，對應於在約1個單層至約10個單層之間的金屬氧化物（即氧化鈦或氧化鉭）。在一個範例中，蝕刻金屬層306和蝕刻介電層312的線寬在約5nm至約12nm之間，例如約8nm，並且底腳結構318能夠在溝槽314的各側寬至約2nm至約12nm之間，例如約4.5nm，且因此未蝕刻部分318具有約7nm至18nm之間的寬度。
在方塊230中，執行氫（H 2）佈植製程以化學還原（即，逆向氧化）阻障金屬層304的氧化部分320。方塊230中的氫佈植製程藉由在ICP蝕刻腔室（例如ICP蝕刻腔室100）中供應含氫氣體而執行。在一些實施例中，阻障金屬層304的氧化部分320是以電漿流出物322轟擊，該電漿流出物322是從含氫氣體生成且被引導朝向阻障金屬層304的氧化部分，從而提供方向性的能量轉移，而助於相對於膜堆疊300之其餘部分選擇性地對阻障金屬層304的氧化部分320進行氫佈植。阻障金屬層304的氧化部分320與氫（H 2）進行化學反應，而釋放水（H 2O），並在阻障金屬層304的氫佈植部分320’中還原回原始金屬，如圖3D中所示。例如，由氧化鈦（TiO 2）形成的氧化部分320還原成鈦（Ti）。由氧化鉭（TaO 2）形成的氧化部分320還原成鉭（Ta）。這種化學還原製程是自限（self-limiting）化學改質（chemical modification）製程，僅影響氧化部分320的最外層原子層，並且與方塊240中的後續蝕刻步驟相結合，容許移除阻障金屬層304的氧化部分320的個別的原子層（稱為原子層蝕刻（ALE））。
在方塊230中的氫佈植製程期間，可調節數個製程參數。在一個範例中可以以約50sccm至約500sccm之間的流速供應氫（H 2）氣，例如約200sccm。氫佈植製程執行約5秒至約40秒之間的持續時間，例如約10秒。在一個示範性實施例中，將ICP蝕刻腔室中的製程壓力調節在約3mTorr至約50mTorr之間，例如約10mTorr。設置在ICP蝕刻腔室內的基板支撐件（例如基板支撐基座組件120）的溫度維持在約攝氏0度至約攝氏80度之間，例如約攝氏40度。
能夠將源RF功率維持在約300W至約1000W之間，例如約500W。偏壓RF功率維持在約0W至約300W之間，例如約100W，以提供朝向阻障金屬層304的氧化部分320的離子通量的方向性。
在一些實施方式中，能夠在方塊230中的氫佈植製程之後執行淨化操作，以從處理腔室移除非表面鍵結的氫物種及水。能夠使用任何惰性氣體（諸如N 2、Ar、Ne、He或上述氣體之組合）進行淨化操作。
在方塊240中，執行第二蝕刻製程以蝕刻已經化學還原的氫佈植部分320’，如圖3E所示。在方塊230中的氫佈植製程之後的第二蝕刻製程完成ALE製程。此蝕刻製程能夠是任何合適的蝕刻製程，諸如ICP蝕刻腔室（諸如ICP蝕刻腔室100）中的乾電漿蝕刻製程。在具有鈦（Ti）層304A和氮化鈦（TiN）層304B之阻障金屬層304的實施例中，氫佈植部分320’包括鈦（Ti）。在具有鉭（Ta）層304A和氮化鉭（TaN）層304B之阻障金屬層304的實施例中，氫佈植部分320’包括鉭（Ta）。藉由在ICP蝕刻腔室中同時供應含氯氣體和惰性氣體（諸如氬氣（Ar）、氮氣（N 2）或氦氣（He））而執行方塊240中的乾電漿蝕刻製程。也可以供應含碳氣體作為催化劑，用於將鈦（Ti）層304A和氮化鈦（TiN）層304B的阻障金屬層304蝕刻成TiCl 4。含氯氣體的合適範例包括Cl 2、HCl、CCl 4、CHCl 3、CH 2Cl 2、CH 3Cl等。含碳氣體的合適範例包括甲烷（CH 4）、乙烷（C 2H 6）和乙烯（C 2H 4）。在一個特定範例中，含氯氣體包括Cl 2，惰性氣體包括氬氣（Ar），且含碳氣體包括CH 4。
在方塊240中的乾電漿蝕刻製程期間，可調節數個製程參數。在一個範例中，可以以約30sccm至約500sccm之間的流速供應氯（Cl 2）氣，例如約420sccm。可以以約0sccm至約400sccm之間的流速供應氬（Ar）氣，例如約200sccm。可以以約10sccm至約50sccm之間的流速供應甲烷（CH 4）氣體，例如約15sccm。乾電漿蝕刻製程執行約10秒至約60秒之間的持續時間，例如約30秒。在一個示範性實施例中，將ICP蝕刻腔室中的製程壓力調節在約5mTorr至約30mTorr之間，例如約20mTorr。設置在ICP蝕刻腔室內的基板支撐件（例如基板支撐基座組件120）的溫度維持在約攝氏0度與約攝氏80度之間，例如約攝氏40度。
能夠將源RF功率維持在約300W至約1500W之間，例如約500W。將低RF偏壓功率施加到由含氯和含碳氣體混合物形成的離子，以用低能量轟擊膜堆疊300。在一個範例中，將偏壓RF功率維持在約0W至約100W之間，例如約0W。
在一些實施方式中，能夠在方塊240中的第二蝕刻製程之後執行淨化，以移除非表面鍵結的氯物種，並且從處理腔室移除甲烷。能夠使用任何惰性氣體（諸如N 2、Ar、Ne、He或上述氣體之組合）進行淨化。
在方塊250中，於方塊240中移除氫佈植部分320’之後，執行第三蝕刻製程以移除金屬層306的底腳結構318。方塊250中的第三製程與在方塊220中的第一蝕刻製程相同。在一些實施例中，方塊250中的第三蝕刻製程與方塊220中的第一蝕刻製程不同。例如，方塊250中的第三蝕刻製程執行的持續時間比方塊220中的第一蝕刻製程短。
重複方塊230至250中的製程，直到實質上移除金屬層306的底腳結構318為止，達成在溝槽314之底部有期望開口（也稱為「底腳CD」）324的溝槽314。期望的底腳CD 324可以比溝槽314的線CD 316窄不超過約1nm。例如，透過重複方塊230至250中的製程約5個循環，底腳CD 324能夠增加介於約3nm至約4nm之間，且金屬層306的底腳結構318之寬度能夠減少至約0.5nm至約4.5nm之間。
在本文所述的實施例中，提供了用於在半導體結構中形成金屬特徵的方法。本文所述的方法能夠用於形成一金屬結構，該金屬結構能夠被含氧蝕刻氣體蝕刻並且形成在阻障金屬層上，而該阻障金屬層不會被含氧蝕刻氣體蝕刻。被含氧蝕刻氣體氧化的阻障金屬層的部分首先透過氫佈植化學還原，然後被含氯蝕刻氣體移除。因此，能夠蝕刻金屬結構以具有期望的線CD，而不會被阻障層的氧化部分中斷。
雖然前述內容針對本案揭示內容的實施例，但是可以設計本案揭示內容的其他和進一步的實施例而不背離本案之基本範疇，並且本案之範疇由所附之申請專利範圍所決定。
100:ICP蝕刻腔室 102:腔室主體 104:蓋 106:內部空間 108:側壁 110:底部 112:排氣通口 114:真空泵系統 116:窗 118:光學監視系統 120:基板支撐基座組件 122:氣體控制板 124,126:入口通口 128:噴頭組件 130:內表面 132:遠端電漿源 134:RF電源 136:匹配網路 138:通道 140:內區塊 142:外區塊 144:內襯墊 146:安裝板 148:底座 150:靜電吸盤 152:夾持電極 154:吸附電源 156:加熱器 158:隔離件 160,162:導管 164:流體源 166:電源 168,170:溫度感測器 172,174:RF偏壓電源 176:電路 178:偏壓電源 180:控制器 182:CPU 184:記憶體 186:支援電路 200:方法 210~250:方塊 300:膜堆疊 302:基板 304:阻障金屬層 304A:鈦層/鉭層 304B:氮化鈦層/氮化鉭層 306:金屬層 308:遮罩層 310:覆蓋層 312:介電層 314:溝槽 316:線CD 318:底腳結構 320:氧化部分 320’:氫佈植部分 322:電漿流出物 324:底腳CD
為了能夠詳細理解本案揭示內容的實施例的上述特徵的方式，可透過參考其中一些繪示於所附之圖式中的實施例來獲得上文簡要概括的本案揭示內容的更特定的描述。然而，請注意，所附之圖式僅繪示本案揭示內容的典型實施例，因此不應被視為限制本案之範疇，因本案揭示內容可容許其他同效實施例。
圖1描繪根據一個實施例的可用於執行圖案化製程的電感耦合電漿（ICP）蝕刻腔室。
圖2繪示根據一個實施例的圖案化膜堆疊的方法的流程圖。
圖3A、3B、3C、3D、3E、及3F是根據一個實施例的膜堆疊的一部分的剖面圖。
為有助於理解，只要可能則使用相同的元件符號指定圖式中共用的相同元件。考量一個實施例中揭示的元件可有益地用於其他實施例，而無需進一步記載。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
300:膜堆疊
302:基板
304:阻障金屬層
304A:鈦層/鉭層
304B:氮化鈦層/氮化鉭層
306:金屬層
310:覆蓋層
312:介電層
314:溝槽
316:線CD
318:底腳結構
320:氧化部分
324:底腳CD

Claims (20)

  1. 一種用於選擇性阻障金屬蝕刻的方法，該方法包括： 在一電感耦合電漿（ICP）蝕刻腔室中執行一氫佈植製程，以使一阻障金屬層的一氧化部分化學還原，該阻障金屬層的該氧化部分形成於該阻障金屬層上的一金屬層中的一特徵內；以及 在該ICP蝕刻腔室中執行一蝕刻製程，以移除該阻障金屬層的該氫佈植部分。
  2. 如請求項1所述之方法，其中 該蝕刻製程包括：在該ICP蝕刻腔室中供應一含氯氣體、一惰性氣體、及一含碳氣體。
  3. 一種用於形成含金屬特徵的方法，該方法包括： 使用一含氧蝕刻氣體在一電感耦合電漿（ICP）蝕刻腔室中執行一第一蝕刻製程，以在一金屬阻障層上的一金屬層中形成一特徵； 在該ICP蝕刻腔室中執行一氫佈植製程，以使在該金屬層中的該特徵內形成的該阻障金屬層的一氧化部分化學還原；以及 在該ICP蝕刻腔室中執行一第二蝕刻製程，以透過使用一含氯蝕刻氣體移除該阻障金屬層的該氫佈植部分。
  4. 如請求項1或3所述之方法，其中該金屬層包括釕。
  5. 如請求項1或3所述之方法，其中該阻障金屬層包括：一第一層，包括鈦；以及一第二層，包括氮化鈦。
  6. 如請求項1或3所述之方法，其中： 該金屬層包括釕；及 該阻障金屬層包括：一第一層，包括鈦；以及一第二層，包括氮化鈦。
  7. 如請求項1或3所述之方法，其中 該阻障金屬層包括：一第一層，包括鉭；以及一第二層，包括氮化鉭。
  8. 如請求項1或3所述之方法，其中： 該金屬層包括釕；及 該阻障金屬層包括：一第一層，包括鉭；以及一第二層，包括氮化鉭。
  9. 如請求項1或3所述之方法，其中該氫佈植製程包括：將由一含氫氣體生成的電漿流出物引導朝向該阻障金屬層的該氧化部分。
  10. 如請求項1或3所述之方法，其中該氫佈植製程與該第二蝕刻製程移除該阻障金屬層的該氫佈植部分的一最外側原子層。
  11. 如請求項1或3所述之方法，其中： 該氫佈植製程包括：將由一含氫氣體生成的電漿流出物引導朝向該阻障金屬層的該氧化部分；並且 該氫佈植製程與該第二蝕刻製程移除該阻障金屬層的該氫佈植部分的一最外側原子層。
  12. 如請求項3所述之方法，其中在該金屬層中的該特徵內形成的該阻障金屬層的該氧化部分具有介於0.5nm至5nm之間的一厚度。
  13. 如請求項3所述之方法，其中在該第一蝕刻製程之後，該特徵具有該金屬層的一未蝕刻部分，該金屬層的該未蝕刻部分靠近該特徵內的該阻障金屬層的一頂表面。
  14. 如請求項3所述之方法，進一步包括： 在該ICP蝕刻腔室中執行一第三蝕刻製程，以藉由使用該含氧蝕刻氣體移除該金屬層的該未蝕刻部分，其中該第一蝕刻製程與該第三蝕刻製程相同或不同。
  15. 如請求項11所述之方法，其中 重複該氫佈植製程、該第二蝕刻製程、以及該第三蝕刻製程，直到該金屬層的該未蝕刻部分實質上被移除為止。
  16. 一種含金屬結構，包括： 一阻障金屬層，形成於一基板上； 一金屬特徵，形成於該阻障金屬層上；及 一介電特徵，形成於該金屬特徵上，其中 該金屬特徵與該介電特徵具有介於5nm與12nm之間的一線寬。
  17. 如請求項16所述之含金屬結構，其中該金屬特徵包括釕。
  18. 如請求項16所述之含金屬結構，其中 該金屬特徵包括釕；及 該介電特徵包括氮化矽。
  19. 如請求項16所述之含金屬結構，其中 該阻障金屬層包括：一第一層，包括鈦；以及一第二層，包括氮化鈦。
  20. 如請求項16所述之含金屬結構，其中 該阻障金屬層包括：一第一層，包括鉭；以及一第二層，包括氮化鉭。
TW111105402A 2021-03-03 2022-02-15 選擇性阻障金屬蝕刻 TW202249058A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163155911P 2021-03-03 2021-03-03
US63/155,911 2021-03-03

Publications (1)

Publication Number Publication Date
TW202249058A true TW202249058A (zh) 2022-12-16

Family

ID=83116340

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111105402A TW202249058A (zh) 2021-03-03 2022-02-15 選擇性阻障金屬蝕刻

Country Status (4)

Country Link
US (1) US20220285167A1 (zh)
KR (1) KR20220124637A (zh)
TW (1) TW202249058A (zh)
WO (1) WO2022186941A1 (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319879B1 (ko) * 1998-05-28 2002-08-24 삼성전자 주식회사 백금족금속막식각방법을이용한커패시터의하부전극형성방법
US6559001B2 (en) * 2001-05-30 2003-05-06 International Business Machines Corporation Methods of patterning a multi-layer film stack and forming a lower electrode of a capacitor
KR20090022809A (ko) * 2007-08-31 2009-03-04 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7737029B2 (en) * 2008-03-18 2010-06-15 Samsung Electronics Co., Ltd. Methods of forming metal interconnect structures on semiconductor substrates using oxygen-removing plasmas and interconnect structures formed thereby
US9508561B2 (en) * 2014-03-11 2016-11-29 Applied Materials, Inc. Methods for forming interconnection structures in an integrated cluster system for semicondcutor applications
US9418934B1 (en) * 2015-06-30 2016-08-16 International Business Machines Corporation Structure and fabrication method for electromigration immortal nanoscale interconnects
TWI726951B (zh) * 2015-12-17 2021-05-11 美商應用材料股份有限公司 處理氮化物膜之方法
WO2019060039A1 (en) * 2017-09-22 2019-03-28 Applied Materials, Inc. HWCVD H * NATIVE OR UNCONTROLATED OXIDE REDUCTION USING SPECIFIC METAL CHAMBER COATING
US10700072B2 (en) * 2018-10-18 2020-06-30 Applied Materials, Inc. Cap layer for bit line resistance reduction
WO2021171136A1 (ja) * 2020-02-28 2021-09-02 株式会社半導体エネルギー研究所 金属酸化物、金属酸化物の成膜方法、および金属酸化物の成膜装置
US11488926B2 (en) * 2020-06-11 2022-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned interconnect structure
US11749532B2 (en) * 2021-05-04 2023-09-05 Applied Materials, Inc. Methods and apparatus for processing a substrate

Also Published As

Publication number Publication date
US20220285167A1 (en) 2022-09-08
WO2022186941A1 (en) 2022-09-09
KR20220124637A (ko) 2022-09-14

Similar Documents

Publication Publication Date Title
TWI832964B (zh) 用於微影蝕刻應用之膜堆疊
KR102483741B1 (ko) 진보된 패터닝 프로세스에서의 스페이서 퇴적 및 선택적 제거를 위한 장치 및 방법들
KR102283949B1 (ko) 주기적 에칭 프로세스를 이용하여 에칭 스톱 층을 에칭하기 위한 방법들
US7368394B2 (en) Etch methods to form anisotropic features for high aspect ratio applications
US20160196985A1 (en) Method and apparatus for anisotropic tungsten etching
TW201826386A (zh) 用於高深寬比結構之移除方法
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
JP7270740B2 (ja) ３ｄｎａｎｄ応用のためのメモリセルの製造
TWI845590B (zh) 記憶體單元裝置和半導體結構
JP7526361B2 (ja) 選択的異方性金属エッチング
KR102581284B1 (ko) 공극을 형성하기 위한 시스템들 및 방법들
US10497567B2 (en) Method of enhanced selectivity of hard mask using plasma treatments
TW202043520A (zh) 用於填充設置於基板中的特徵的方法及設備
TW202249058A (zh) 選擇性阻障金屬蝕刻
KR20220022458A (ko) 산소 펄싱을 이용하여 구조들을 에칭하기 위한 방법들
JP3887123B2 (ja) ドライエッチング方法
US20230083577A1 (en) Recessed metal etching methods
US20240162043A1 (en) Sidewall Inorganic Passivation for Dielectric Etching Via Surface Modification
US20240290623A1 (en) Processing methods to improve etched silicon-and-germanium-containing material surface roughness
US20240258116A1 (en) Systems and methods for titanium-containing film removal
TW202301438A (zh) 具有平坦頂部輪廓的間隔物圖案化製程