JP2024020242A - メモリ用途のための垂直トランジスタの作製 - Google Patents

メモリ用途のための垂直トランジスタの作製 Download PDF

Info

Publication number
JP2024020242A
JP2024020242A JP2023184098A JP2023184098A JP2024020242A JP 2024020242 A JP2024020242 A JP 2024020242A JP 2023184098 A JP2023184098 A JP 2023184098A JP 2023184098 A JP2023184098 A JP 2023184098A JP 2024020242 A JP2024020242 A JP 2024020242A
Authority
JP
Japan
Prior art keywords
layer
substrate
channel layer
memory cell
protective liner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023184098A
Other languages
English (en)
Inventor
ジェス アン，
Jaesoo Ahn
トーマス クォン，
Kwon Thomas
マヘンドラ パカラ，
Pakala Mahendra
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2024020242A publication Critical patent/JP2024020242A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】三次元（３Ｄ）積層メモリセル半導体デバイスを製造するための正確なプロファイル及び寸法制御を含む、階段状構造を形成するための装置及び方法を提供する。【解決手段】メモリセルデバイスは、基板上に水平方向に形成された、互い違いになった誘電体層９１６と導電性構造９１２との対を有し、第２の層６０４ｂを含む対を含む膜スタックと、膜スタックに形成された、チャネル層７０２及び中心充填層７０６で充填される開口部６０６と、導電性構造とチャネル層との間に配置された保護ライナ層９０２と、を含む。【選択図】図１０

Description

本開示の実施形態は、概して、垂直型メモリセル半導体デバイスを製造する方法に関し、より詳細には、半導体製造用途のための階段状構造を備えた垂直型メモリセル半導体デバイスを製造する方法に関する。
サブハーフミクロン単位のより小さなフィーチャ（ｆｅａｔｕｒｅ）を信頼性高く製造することは、半導体デバイスの次世代の大規模集積（ＶＬＳＩ：ｖｅｒｙ ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ）及び超大規模集積（ＵＬＳＩ：ｕｌｔｒａ ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ）のための重要な技術課題の１つとなっている。しかしながら、回路技術の限界が更新されるにつれ、寸法が縮小しつつあるＶＬＳＩ及びＵＬＳＩの相互接続技術には、処理能力の向上に対する更なる要求がなされている。基板上にゲート構造を信頼性高く形成することは、ＶＬＳＩ及びＵＬＳＩの成功にとって、また、個々の基板やダイの回路密度や品質を高める継続的な取り組みにとって重要なことである。
フォトレジスト層といったパターニングされたマスクが、エッチングプロセスによって基板上にゲート構造、シャロートレンチアイソレーション（ＳＴＩ：ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）、バイトライン等といった構造を形成する際に一般的に使用される。パターニングされたマスクは、従来では、リソグラフィプロセスを使用して作製され、所望の臨界寸法を有するパターンが、フォトレジストの層に光学的に転写される。次いで、フォトレジスト層が現像されて、フォトレジストの望まれぬ部分が除去され、これにより、残りのフォトレジストに開口部が作られる。
次世代のデバイス及び構造物の製造を可能とするために、半導体メモリチップの三次元（３Ｄ）積層が、トランジスタの性能を改良させるために利用されることが多い。従来の２次元の代わりに、３次元にトランジスタを配置することによって、複数のトランジスタが、互いにかなり接近して集積回路（ＩＣ）内に配置されうる。半導体チップの三次元（３Ｄ）積層により、ワイヤ長が縮小されると共に、配線遅延が小さく保たれる。半導体チップの三次元（３Ｄ）積層の製造においては、階段状構造が、複数の相互接続構造をその上に配置して高密度の垂直トランジスタデバイスを形成するために利用されることが多い。
基板上に配置された膜スタックにおいて階段状構造を形成するときには、エッチングプロセスがフォトレジストトリミングプロセスと共に繰り返し行われ、膜スタックが、順次トリミングされたフォトレジスト層をエッチングマスクとして用いてエッチングされる。図１Ａに示される例示的な実施形態において、トリミングされたフォトレジスト層（図示せず）が、基板１０４上に配置された膜スタック１２０上に構造を転写するためのエッチングマスク層として機能して、半導体デバイス１００を形成するための階段状構造１１０を基板１０４上に形成することができる。膜スタック１２０には典型的に、図１Ｂに示されるように、導電層又は絶縁層である層１２０ａ、１２０ｂ（１２０ａ１、１２０ｂ１、１２０ａ２、１２０ｂ２…１２０ａ５、１２０ｂ５として示される）が互い違いになった層が含まれる。エッチングの間、フォトレジスト層は、エッチマスクとして機能する一方で、様々な寸法に順次トリミングされ、様々な幅を有する階段状構造１１０が形成される。
基板１０４上に階段状構造１１０を製造する間、階段状構造１１０内に形成された各階段は、図１Ａ及び図１Ｂに示すように、その上にチャネル１２５（例えば、開口部）が形成できるように、意図された幅を有する。より高いデバイス性能が要求されるいくつかの実施形態において、異なる材料の上記互い違いに層なった１２０ａ、１２０ｂが利用されうる。例えば、デバイス性能のより高い電気移動度が要求されるときには、金属導電性材料が、階段状構造１１０で利用されることが多い。一例において、上記互い違いの層１２０ａ、１２０ｂのうち第２の層１２０ｂ（図１Ｂでは１２０ｂ１…１２０ｂ５として示す）が、階段状構造１１０から除去され、図１Ｃに示されるように金属含有層１５０と置換され、デバイス１００の電気的性能が改善されうる。しかしながら、階段状構造１１０から元の第２の層１２０ｂ（図１Ｂでは１２０ｂ１…１２０ｂ５として示す）を除去して、図１Ｃに示すように、金属含有層１５０と置換し又は金属含有層１５０を挿入すると、金属含有層１５０間の界面１３０において、残留物及び／又は表面粗さ１５２が、上位界面における選択的エッチングに起因して見うけられることが多く、したがって、界面１３０での電気的接触が不十分になり、最終的にデバイスの故障又は電気的性能の劣化につながる。
従って、半導体デバイスの三次元（３Ｄ）積層のための正確なプロファイル及び寸法制御を含む、階段状構造を形成するための改良された方法及び装置が必要とされている。
本開示の実施形態は、三次元（３Ｄ）積層メモリセル半導体デバイスを製造するための正確なプロファイル及び寸法制御を含む、階段状構造を形成するための装置及び方法を提供する。一実施形態において、メモリセルデバイスが、基板上に水平方向に形成された、互い違いになった誘電体層と導電性構造との対を含む膜スタックと、膜スタックに形成された開口部であって、チャネル層及び中心充填層で充填された開口部と、導電性構造とチャネル層との間に配置された保護ライナ層と、を含む。
他の実施形態において、基板上のメモリデバイスの方法は、第１の層及び第２の層を含む膜スタックに開口部を形成することと、１つ以上の層で開口部を充填することであって、１つ以上の層がチャネル層を含む、開口部を充填することと、膜スタックから第１の層を選択的に除去して、チャネル層の一部分を露出させることと、チャネル層の一部分を選択的に酸化して、保護ライナ層を形成することと、空間を導電性構造で充填することを含む。
さらに別の実施形態において、基板上に階段状構造体を形成する方法は、膜スタックにおいて形成された誘電体層間で画定される空間によって露出したチャネル層の一部分を選択的に酸化することであって、膜スタックが、チャネル層を含む多層構造によって充填された中心開口部を有する、選択的に酸化することと、チャネル層の一部分上に保護ライナ層を形成することと、保護ライナ層と接触する強誘電体層を形成することであって、バリア層が高誘電率材料である、強誘電体層を形成することを含む。
本開示の上記の特徴を詳細に理解することができるように、上記で簡単に要約した本開示のより具体的な説明を、実施形態を参照することによって行うことができ、その幾つかを添付の図面に示す。しかしながら、本開示は他の等しく有効な実施形態も許容しうることから、添付の図面は本開示の典型的な実施形態のみを示しており、従って、本開示の範囲を限定すると見なすべきではないことに留意されたい。
基板上に形成された従来の階段状構造の概略断面図を示す。 図１Ａの基板上に形成された従来の階段状構造の部分的な概略断面図を示す。 図１Ａの基板上に形成された従来の階段状構造の部分的な概略断面図を示す。 本開示の一実施形態に係る基板上に階段状構造の金属含有層を形成するために利用される装置を示す。 本開示の一実施形態に係る基板上に階段状構造を形成するために利用される装置を示す。 図２及び図３の装置を含むクラスタ処理システムの概略図を示す。 本開示の一実施形態に係る、基板上に形成されるメモリセル構造のための方法のフロー図を示す。 図５に示された実施形態に係る、基体上に形成されるメモリセル構造を製造するための一シーケンスを示す。 図５に示された実施形態に係る、基体上に形成されるメモリセル構造を製造するための一シーケンスを示す。 図５に示された実施形態に係る、基体上に形成されるメモリセル構造を製造するための一シーケンスを示す。 図５に示された実施形態に係る、基体上に形成されるメモリセル構造を製造するための一シーケンスを示す。 図５に示された実施形態に係る、基体上に形成されたメモリセル構造を製造するための一シーケンスを示す。 図５に示された実施形態に係る、基体上に形成されたメモリセル構造を製造するための一シーケンスを示す。
理解を容易にするために、可能な場合には、複数の図に共通する同一の要素を指し示すために同一の参照番号を使用している。１の実施形態の構成要素及び特徴が、更なる記載がなくとも、他の実施形態に有益に組み込まれうることが想定されている。
しかしながら、本開示は他の等しく有効な実施形態も許容しうることから、添付の図面は本開示の典型的な実施形態のみを示しており、従って、本開示の範囲を限定すると見なすべきではないことに留意されたい。
本開示は、半導体デバイスの三次元（３Ｄ）メモリセルのための、階段状構造を基板上に形成する方法を提供する。一例において、選択的堆積及び選択的パターニング／エッチングプロセスと共に、界面において保護界面層（例えば、界面酸化層）を利用することによって、製造中の良好な界面管理、優れた電気的性能、及び良好なプロセス制御が得られる。一例において、三次元（３Ｄ）に積層された半導体デバイスのためのメモリセルを形成する方法は、階段状構造体の形成のため膜スタックから或る種の材料を除去するときに、保護酸化層を利用することができる。さらに、高誘電率材料が、導電性材料と共に形成するために利用され、階段状構造の一部分が、導電性構造と置換される。界面／保護酸化層は、除去プロセスの間は保護された状態にあって無傷のままであり、従って、界面プロファイル及びトポグラフィの良好な制御が提供される。したがって、高誘電率材料及び導電性材料を含む導電性構造が、階段状構造において形成された後で、界面における良好な電気的接触が得られ、従って、メモリセルに所望の電気的性能がもたらされる。
図２は、半導体デバイス製造のための半導体相互接続構造として利用されうるプラズマ堆積プロセス（例えば、プラズマ強化ＣＶＤ又は金属有機ＣＶＤ）を実施するのに適したプラズマ処理チャンバ２３２の断面図である。処理チャンバ２３２は、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能な、適切に適合されたＣＥＮＴＵＲＡ（登録商標）、ＰＲＯＤＵＣＥＲ（登録商標）ＳＥ又はＰＲＯＤＵＣＥＲ（登録商標）ＧＴ又はＰＲＯＤＵＣＥＲ（登録商標）ＸＰ処理システムでありうる。他の製造業者によって製造されたものを含む他の処理システムが、本明細書に記載される実施形態から恩恵を受けうると考えられる。
処理チャンバ２３２はチャンバ本体２５１を含む。チャンバ本体２５１は、内部空間２２６を画定するリッド２２５、側壁２０１及び底壁２２２を含む。
基板支持ペデスタル２５０が、チャンバ本体２５１の内部空間１２６内に設けられる。ペデスタル２５０は、アルミニウム、セラミック、窒化アルミニウム、及び他の適切な材料から製造されうる。一実施形態において、ペデスタル２５０は、ペデスタル２５０に熱的損傷を引き起こすことなく、プラズマプロセス環境といった高温環境での使用に適した材料である、窒化アルミニウムといったセラミック材料によって作製される。ペデスタル２５０は、リフト機構（図示せず）を用いてチャンバ本体２５１の内部で垂直方向に動かされる。
ペデスタル２５０は、ペデスタル２５０上で支持された基板２９０の温度を制御するのに適した、埋め込まれたヒータ要素２７０を含みうる。一実施形態において、ペデスタル２５０は、電源２０６からヒータ要素２７０に電流を印加することによって抵抗加熱されうる。一実施形態において、ヒータ要素２７０は、ニッケル－鉄－クロム合金（例えば、ＩＮＣＯＬＯＹ（登録商標））シース管内に封入されたニッケル－クロムワイヤで作製されうる。電源２０６から供給された電流は、ヒータ素子２７０により生成される熱を制御するために、コントローラ２１０によって調節され、これにより、基板２９０及びペデスタル２５０が、任意の適切な温度範囲での膜堆積の間、実質的に一定の温度に維持される。他の実施形態において、ペデスタルが、必要に応じて室温に維持されてよい。更に別の実施形態において、ペデスタル２５０はまた、必要に応じて室温よりも低い範囲でペデスタル２５０を冷却するために、必要に応じて冷却装置（図示せず）を含みうる。供給される電流が調整され、ペデスタル２５０の温度が約１００℃から約７００℃までの間で選択的に制御されうる。
熱電対といった温度センサ２７２が、ペデスタル２５０の温度を従来のやり方で監視するために、基板支持ペデスタル２５０に埋め込まれうる。測定された温度がコントローラ２１０によって利用され、ヒータ要素２７０に供給される電力が制御されて、基板が所望の温度に維持される。
ペデスタル２５０は、通常、当該ペデスタル２５０を貫通して配置される複数のリフトピン（図示せず）を含み、この複数のリフトピンは、基板２９０をペデスタル２５０から上昇させ、従来のやり方でのロボット（図示せず）による基板２９０の交換を促進するよう構成されている。
ペデスタル２５０は、ペデスタル２５０上に基板２９０を保持するための少なくとも１つの電極２９２を含む。電極２９２は、チャック電源２０８によって駆動され、従来知られているように、基板２９０をペデスタル表面に保持する静電力を発生させる。代替的に、基板２９０は、クランプ、真空又は重力によってペデスタル２５０に保持されてよい。
一実施形態において、ペデスタル２５０は、図２に２つのＲＦバイアス電源２８４、２８６として示された少なくとも１つのＲＦバイアス電源に結合された電極２９２がその内部に埋め込まれたカソードとして構成される。図２に示す例は、２つのＲＦバイアス電源２８４、２８６を示しているが、ＲＦバイアス電源の数は、必要に応じた任意の数でありうることに注意されたい。ＲＦバイアス電源２８４、２８６は、ペデスタル２５０内に配置された電極２９２と、処理システム２３２のガス分配プレート２４２又はリッド２２５といった他の電極と、の間に接続される。ＲＦバイアス電源２８４、２８６が、処理チャンバ２３２の処理領域内に配されたガスを励起して、当該ガスから形成されたプラズマ放電を維持する。
図２に示す実施形態では、デュアルＲＦバイアス電源ＲＦバイアス電源２８４、２８６が、整合回路２０４を介してペデスタル２５０内に配置された電極２９２に接続されている。ＲＦバイアス電源２８４、２８６によって生成された信号が、単一の供給線を通じて、整合回路２０４を介してペデスタル２５０に届けられ、プラズマ処理チャンバ２３２内で、供給された混合ガスがイオン化され、これにより、堆積又は他のプラズマ強化プロセスを実施するために必要なイオンエネルギーが提供される。ＲＦバイアス電源２８４、２８６は一般に、約５０ｋＨｚと約２００ＭＨｚの間の周波数と、約０ワットと約５０００ワットの間の電力と、を有するＲＦ信号を生成することができる。
真空ポンプ２０２が、チャンバ本体２５１の底部２２２に形成されたポートに結合される。真空ポンプ２０２は、チャンバ本体２５１内で所望のガス圧力を維持するために使用される。真空ポンプ２０２はまた、後処理ガス及びプロセスの副生成物をチャンバ本体２５１から排出する。
処理システム２３２は、処理システム２３２のリッド２２５を介して結合された１つ以上のガス伝達通路２４４を含む。ガス伝達通路２４４と真空ポンプ２０２とが、内部空間２２６内に層流を誘導して粒子汚染を最小にするために、処理システム２３２の両端に配置されている。
ガス伝達通路２４４は、遠隔プラズマ源（ＲＰＳ：ｒｅｍｏｔｅ ｐｌａｓｍａ ｓｏｕｒｃｅ）２４８を通してガスパネル２９３に結合されており、混合ガスを内部空間２２６内に供給する。一実施形態において、ガス伝達通路２４４を介して供給された混合ガスが、ガス伝達通路２４４の下方に配置されたガス分配プレート２４２を介して更に供給されうる。一例において、複数の開孔２４３を有するガス分配プレート２４２は、ペデスタル２５０の上方のチャンバ本体２５１のリッド２２５に結合されている。ガス分配プレート２４２の開孔２４３は、処理ガスをガスパネル２９３からチャンバ本体２５１内に導入するために利用される。開孔２４３は、様々なプロセス要件のための様々な処理ガスの流れを促進するために、様々なサイズ、数、分散、形状、設計、及び直径を有しうる。プラズマが、ガス分配プレート２４２を出たプロセス混合ガスから形成され、処理ガスの熱分解を高め、基板２９０の表面２９１上に材料を堆積させる。
ガス分配プレート２４２と基板支持ペデスタル２５０とは、内部空間２２６で間隔が置かれた１対の電極を形成しうる。１つ以上のＲＦ供給源２４７が、整合ネットワーク２４５を介してガス分配プレート２４２にバイアス電圧を供給して、ガス分配プレート２４２とペデスタル２５０との間でのプラズマ生成を促進する。代替的に、ＲＦ供給源２４７及び整合ネットワーク２４５が、ガス分配プレート２４２、基板支持ペデスタル２５０に結合されてよく、又はガス分配プレート２４２と基板支持ペデスタル２５０の両方に結合されてよく、又はチャンバ本体２５１の外側に配置されたアンテナ（図示せず）に結合されてよい。一実施形態において、ＲＦ供給源２４７は、約３０ｋＨｚから約１３．６ＭＨｚの周波数で、約１０ワットから約３０００ワットまでの電力を供給しうる。代替的に、ＲＦ供給源２４７は、内部空間２２６内でのプラズマ生成を支援するマイクロ波電力をガス分配プレート２４２に供給するマイクロ波発振器であってよい。
ガスパネル２９３から供給されうるガスの例は、ケイ素含有ガス、フッ素含有ガス、酸素含有ガス、水素含有ガス、不活性ガス、及びキャリアガスを含みうる。反応ガスの適切な例には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＦ４、ＳｉＨ２Ｃｌ２、Ｓｉ４Ｈ１０、Ｓｉ５Ｈ１２、ＴＥＯＳ等といったケイ素含有ガスが含まれる。適切なキャリアガスには、窒素（Ｎ２）、アルゴン（Ａｒ）、水素（Ｈ２）、アルカン、アルケン、ヘリウム（Ｈｅ）、酸素（Ｏ２）、オゾン（Ｏ３）、水蒸気（Ｈ２Ｏ）などが含まれる。
一実施形態において、遠隔プラズマ源（ＲＰＳ）２４８が、代替的に、ガスパネル２９３から内部空間２２６内に供給されるガスからプラズマを形成するのを支援するために、ガス伝達通路２４４に結合されうる。遠隔プラズマ源２４８は、ガスパネル２９３によって供給された混合ガスから形成されたプラズマを、処理システム２３２に供給する。
コントローラ２１０が、中央処理装置（ＣＰＵ：ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）２１２と、メモリ２１６と、プロセスシーケンスを制御し、ガスパネル２９３からのガス流を調節するために利用されるサポート回路２１４と、を含む。ＣＰＵ２１２は、工業環境で使用されうる任意の形態の汎用コンピュータプロセッサでありうる。ソフトウェアルーチンが、ランダムアクセスメモリ、読み出し専用メモリ、フロッピー、若しくはハードディスクドライブ、又は他の形態のデジタルストレージといったメモリ２１６に格納されうる。サポート回路２１４が、従来ではＣＰＵ２１２に接続されており、キャッシュ、クロック回路、入力／出力システム、電源などを含みうる。コントローラ２１０と処理チャンバ２３２の様々な構成要素との間の双方向通信が、信号バス２１８（図２でその幾つかが示される）と総称される数多くの信号ケーブルを介して処理される。
図３は、金属層をエッチングするための、例示的なエッチング処理チャンバ３００の簡略化した断面図である。例示的なエッチング処理チャンバ３００は、基板２９０から１つ以上の膜層を除去するのに適している。本発明から恩恵を受けるように適合されうる処理チャンバの１つの例は、カリフォルニア州サンタクララに所在のＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＡｄｖａｎｔＥｄｇｅ Ｍｅｓａ Ｅｔｃｈ処理チャンバである。他の製造業者から入手可能なものを含む他の処理チャンバが、本開示の実施形態を実施するように適合されうると考えられる。
処理チャンバ３００は、チャンバ本体３０５を含み、チャンバ本体３０５内部でチャンバ空間３０１が画定される。チャンバ本体３０５は、側壁３１２及び底部３１８を有し、これらは接地３２６に接続されている。側壁３１２は、側壁３１２を保護するためのライナ３１５を有し、処理チャンバ３００の保守サイクル間の時間を延ばす。処理チャンバ３００のチャンバ本体３０５及び関連する構成要素の寸法は、限定されず、概して、その中で処理される基板２９０のサイズに比例して大きくなる。基板サイズの例としては、とりわけ、直径２００ｍｍ、直径２５０ｍｍ、直径３００ｍｍ、及び直径４５０ｍｍが含まれる。
チャンバ本体３０５は、チャンバリッドアセンブリ３１０を支持し、チャンバ空間３０１を取り囲む。チャンバ本体３０５は、アルミニウム又は他の適切な材料から製造されうる。チャンバ本体１０５の側壁３１２を貫通して基板アクセスポート３１３が形成されており、これが処理チャンバ３００内外への基板２９０の移送を容易にする。アクセスポート３１３は、移送チャンバ及び／又は基板処理システムの他のチャンバに接続されていてよい（図示せず）。
チャンバ本体３０５の側壁３１２を貫通してポンピングポート３４５が形成され、チャンバ空間３０１に接続される。ポンピング装置（図示せず）が、ポンピングポート３４５を介して処理空間３０１に接続されており、その内部を排気しかつその内部の圧力を制御する。ポンピング装置は、１つ以上のポンプ及びスロットルバルブを含みうる。
ガスパネル３６０は、処理ガスをチャンバ空間３０１内に供給するために、ガス線３６７によってチャンバ本体３０５に接続されている。ガスパネル３６０は１つ以上の処理ガス源３６１、３６２、３６３、３６４を含み、所望であれば不活性ガス、非反応性ガス、及び反応性ガスを追加的に含みうる。ガスパネル３６０によって提供されうる処理ガスの例には、限定するものではないが、メタン（ＣＨ４）、六フッ化硫黄（ＳＦ６）、四フッ化炭素（ＣＦ４）、臭化水素（ＨＢｒ）、炭化水素含有ガス、アルゴンガス（Ａｒ）、塩素（Ｃｌ２）、窒素（Ｎ２）、及び酸素ガス（Ｏ２）を含む炭化水素含有ガスが含まれる。加えて、処理ガスには、塩素、フッ素、酸素、及び水素を含有するガス、例えば、とりわけ、ＢＣｌ３、Ｃ４Ｆ８、Ｃ４Ｆ６、ＣＨＦ３、ＣＨ２Ｆ２、ＣＨ３Ｆ、ＮＦ３、ＣＯ２、ＳＯ２、ＣＯ及びＨ２などが含まれうる。
バルブ３６６が、ガスパネル３６０の供給源３６１、３６２、３６３、３６４からの処理ガスの流れを制御し、コントローラ３６５によって管理される。ガスパネル３６０からチャンバ本体３０５に供給されるガスの流れは、上記ガスの組み合わせを含みうる。
リッドアセンブリ３１０は、ノズル３１４を含みうる。ノズル３１４は、ガスパネル３６０の供給源３６１、３６２、３６４、３６３からの処理ガスをチャンバ空間３０１に導入するための１つ以上のポートを有する。処理ガスがエッチング処理チャンバ３００に導入された後で、プラズマを形成するためガスに通電される。１つ以上のインダクタコイルといったアンテナ３４８が、エッチング処理チャンバ３００の近傍に設けられうる。アンテナ電源３４２が、整合回路３４１を介してアンテナ３４８に給電し、ＲＦエネルギーといったエネルギーを処理ガスに誘導結合し、処理チャンバ３００のチャンバ空間３０１内で、処理ガスから形成されたプラズマを維持しうる。アンテナ電源３４２に代えて、又は追加して、基板２９０の下方及び／又は基板２９０の上方の処理電極を利用して、ＲＦ電力を処理ガスに容量結合し、チャンバ空間３０１内でプラズマを維持しうる。アンテナ電源３４２の動作は、エッチング処理チャンバ３００内の他の構成要素の動作も制御するコントローラ（例えば、コントローラ３６５）によって制御されうる。
基板支持ペデスタル３３５が、チャンバ空間３０１内に配置されており、処理中に基板２９０を支持する。基板支持ペデスタル３３５は、処理中に基板２９０を保持するための静電チャック３２２を含みうる。静電チャック（ＥＳＣ：ｅｌｅｃｔｒｏ－ｓｔａｔｉｃ ｃｈｕｃｋ）３２２は静電引力を利用して、基板２９０を基板支持ペデスタル３３５に保持する。ＥＳＣ３２２は、整合回路３２４と一体化したＲＦ電源３２５から給電される。ＥＳＣ３２２は、誘電体内に埋め込まれた電極３２１を備える。ＲＦ電源３２５は、約２００ボルト～約２０００ボルトのＲＦチャッキング電圧を電極３２１に供給しうる。ＲＦ電源３２５はまた、基板２９０をチャック及びデチャックするためのＤＣ電流を電極３２１へ案内することによって電極３２１の動作を制御するためのシステムコントローラも含みうる。
ＥＳＣ３２２はまた、内部に配設された電極３５１を含みうる。電極３５１は電源３５０に接続されており、チャンバ空間３０１内の処理ガスによって形成されるプラズマイオンを、ＥＳＣ３２２及びその上に載置される基板２９０に引き付けるバイアスを提供する。電源３５０は、基板２９０の処理中にオンとオフを繰り返し、又はパルスを発しうる。ＥＳＣ３２２は、ＥＳＣ３２２の側壁がプラズマを引き付けにくくするための絶縁部３２８を有し、ＥＳＣ３２２の保守寿命を延ばす。加えて、基板支持体ペデスタル３３５はカソードライナ３３６を有し、プラズマガスから基板支持体ペデスタル３３５の側壁を保護して、処理チャンバ３００の保守間隔を延ばしうる。
ＥＳＣ３２２の内部には、基板加熱用の電源（図示せず）に接続されたヒータが配置されてよく、ＥＳＣ３２２を支持する冷却ベース３２９が、ＥＳＣ３２２及びその上に載置される基板２９０の温度を維持する熱伝導流体を循環させるための導管を含んでよい。ＥＳＣ３２２は、基板２９０上に作製されるデバイスの熱収支が要求する温度範囲内で動作するよう構成されている。例えば、特定の実施形態において、ＥＳＣ３２２は、約－２５°Ｃから約５００°Ｃの温度で基板２９０を維持するよう構成されうる。
冷却ベース３２９が、基板２９０の温度制御を支援するために設けられている。処理ドリフト及び処理時間を軽減するために、基板２９０の温度は、基板２９０がチャンバ３００内にある間中、冷却ベース３２９によってほぼ一定に維持されうる。一実施形態において、基板２９０の温度が、後続のエッチング処理の間中、約７０°Ｃから９０°Ｃに維持される。
カバーリング３３０が、基板支持ペデスタル３３５の外周に沿って、ＥＳＣ３２２に載置される。カバーリング３３０は、基板２９０の露出した上面の所望の部分にエッチングガスを限定し、その一方で、基板支持ペデスタル３３５の上面を、エッチング処理チャンバ３００内部のプラズマ環境から遮蔽するよう構成されている。リフトピン（図示せず）が、基板支持ペデスタル３３５を通して選択的に動かされ、基板２９０を基板支持ペデスタル３３５の上方に持ち上げて、移送ロボット（図示せず）又はその他の適切な移送機構が基板２９０にアクセスし易くする。
コントローラ３６５が、ガスパネル３６０からエッチング処理チャンバ３００へのガス流、及び他の処理パラメータを調整しながら、処理シーケンスを制御するために利用されうる。ソフトウェアルーチンがＣＰＵによって実行されると、ＣＰＵは処理チャンバ３００を制御する特定目的のコンピュータ（コントローラ）に変わり、これにより、本発明に従って処理が実行される。ソフトウェアルーチンはまた、処理チャンバ３００と一緒に位置する第２のコントローラ（図示せず）によって格納及び／又は実行されうる。
基板２９０の上には様々な膜層が配置されており、様々な膜層は、少なくとも１つの金属層を含みうる。様々な膜層は、基板２９０内の他の膜層の様々な組成物にとって固有のエッチングレシピを必要としうる。ＶＬＳＩ及びＵＬＳＩ技術の中心を占めるマルチレベルインターコネクトは、ビアや他のインターコネクトといった高アスペクト比のフィーチャの作製を必要としうる。マルチレベルインターコネクトの構築は、様々な膜層にパターンを形成するための１つ以上のエッチングレシピを必要としうる。これらのレシピは、１つのエッチング処理チャンバ内で、又は幾つかのエッチング処理チャンバにわたって実施されうる。各エッチング処理チャンバは、１つ以上のエッチングレシピでエッチングするよう構成されうる。一実施形態において、処理チャンバ３００は、少なくとも金属層をエッチングして、導電性構造を形成するよう構成されている。本明細書で提供される処理パラメータについて、処理チャンバ３００は、直径３００ｍｍの基板、すなわち、約０．０７０７ｍ２の平面領域を有する基板を処理するよう構成されている。流れ及び電力といった処理パラメータが、概して、チャンバ空間又は基板平面領域の変化に比例してスケール変更されうる。
図４は、本明細書に記載の方法が実践されうる半導体処理システム４００の平面図を示す。本開示から恩恵を受けるように適合されうる１つの処理システムは、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能な３００ｍｍ又は４５０ｍｍのＰｒｏｄｕｃｅｒ（登録商標）処理システムである。処理システム４００は通常、ＦＯＵＰ４１４に含まれた基板カセット４１８が支持され、かつ基板がロードロックチャンバ４０９にロードされ及びロードロックチャンバ４０９からアンロードされるところである正面プラットフォーム４０２と、基板ハンドラ４１３を収容する移送チャンバ４１１と、移送チャンバ４１１に取り付けられた一連のタンデム処理チャンバ４０６とを、含む。
タンデム処理チャンバ４０６のそれぞれが、基板を処理するための２つのプロセス領域を含む。２つの処理領域は、共通のガス供給部、共通の圧力制御部、及び共通の処理ガス排気／ポンピングシステムを共有する。システムのモジュール設計により、１つの構成から任意の他の構成への迅速な変換が可能となる。チャンバの配置及び組合せは、具体的な処理ステップを実施するという目的のために変更されうる。タンデム処理チャンバ４０６のいずれかは、図２及び／又は図３に示された処理チャンバ２３２、３００を参照しながら先に記載した１つ以上のチャンバ構成を含む、以下に記載する発明の態様に係るリッドを含むことが可能である。処理システム４００が、必要に応じて、堆積処理、エッチング処理、硬化処理、又は加熱／アニーリング処理を実行するよう構成されうることに注意されたい。一実施形態において、図２及び図３で設計された１つのチャンバとして示される処理チャンバ２３２、３００が、半導体処理システム４００に組み込まれうる。
一実施形態において、処理システム４００は、化学気相堆積（ＣＶＤ：ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、物理的気相堆積（ＰＶＤ：ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、エッチング、硬化、又は加熱／アニーリング等といった、他の様々な既知のプロセスに対応することが知られる支持チャンバハードウェアを有する１つ以上のタンデム処理チャンバにより適合されうる。例えば、処理システム４００は、図２の処理チャンバ２３２の１つにより、金属膜といった堆積のためのプラズマ堆積チャンバとして構成可能であり、又は、図３に示された処理チャンバ３００の１つにより、基板上に形成された材料層をエッチングするためのプラズマエッチングチャンバとして構成可能である。このような構成によって、製造利用の研究及び開発を最大限に高め、所望であれば、エッチングされる膜の外気への露出をなくすことが可能である。
中央処理装置（ＣＰＵ：ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）４４４、メモリ４４２、及びサポート回路４４６を含むコントローラ４４０が、半導体処理システム４００の様々な構成要素に接続されており、本発明の処理の制御を促進する。メモリ４４２は、ランダムアクセスメモリ（ＲＡＭ：ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）、読取り専用メモリ（ＲＯＭ：ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）、フロッピーディスク、ハードディスクといった任意のコンピュータ可読媒体、又は、半導体処理システム４００若しくはＣＰＵ４４４に対してローカルの若しくは遠隔の、他の任意の形態のデジタルストレージでありうる。サポート回路４４６は、従来のやり方でＣＰＵをサポートするためにＣＰＵ４４４に接続されている。上記回路は、キャッシュ、電源、クロック回路、入力／出力回路、及びサブシステム等を含む。メモリ４４２に格納されたソフトウェアルーチン又は一連のプログラム命令が、ＣＰＵ４４４によって実行されると、タンデム処理チャンバ４０６を作動させる。
図５は、必要に応じて、システム４００又は他の適切な処理チャンバ及びシステムに組み込まれた、図２に示された処理チャンバ２３２及び図３に示された処理チャンバ３００といった処理チャンバ内で実行されうる、基板上に配置された膜スタックにおいてメモリセル構造を形成するための方法５００の一実施形態の流れ図である。図６Ａ～図６Ｂ、及び図７～図１０は、方法５００に従って基板上に配置された膜スタックにおいてメモリセル構造を形成するためのシーケンスを示す概略的な断面図である。方法５００が、三次元半導体デバイスのための膜スタックにおいて階段状構造を作製するために利用される基板に関して以下に記載されるが、方法５００はまた、他のデバイス製造用途において役立てるために利用されうる。
方法５００が工程５０２において、図６Ａに示すように、膜スタック６０４が形成された基板６０２といった基板を設けることによって開始される。基板６０２は、必要に応じて、ケイ素ベースの材料、又は任意の適切な絶縁材料若しくは導電性材料とすることができ、基板６０２には膜スタック６０４が載置されており、膜スタック６０４は、当該膜スタック６０４にメモリセル構造を形成するために利用されうる。
図６Ａに示す例示的な実行形態で示すように、基板６０２は、実質的に平面的な表面、平坦ではない表面、又は、構造がその上に形成された実質的に平面的な表面を有しうる。膜スタック６０４が、基板６０２上に形成されている。一実施形態において、膜スタック６０４が、フロントエンドプロセス又はバックエンドプロセスにおいてゲート構造、コンタクト構造、又は相互接続構造を形成するために利用されうる。方法５００は膜スタック６０４に対して、ＶＮＡＮＤ構造といったメモリセル構造において使用される階段状構造を当該膜スタック６０４に形成するために実施されうる。一実施形態において、基板６０２は、結晶シリコン（例えばＳｉ＜１００＞又はＳｉ＜１１１＞）、酸化ケイ素、ストレインドシリコン、シリコンゲルマニウム、ドープされた又はドープされていないポリシリコン、ドープされた又はドープされていないシリコンウエハ及びパターニングされた又はパターニングされていないウエハのシリコンオンインシュレータ（ＳＯＩ：ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）、炭素がドープされた酸化ケイ素、窒化ケイ素、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、又はサファイアといった材料でありうる。基板６０２は、様々な寸法、例えば２００ｍｍ、３００ｍｍ、及び４５０ｍｍ、又はその他の直径を有してもよく、矩形又は方形のパネルであってもよい。別途明記されない限り、本明細書に記載の実施形態及び実施例は、直径２００ｍｍ、直径３００ｍｍ、直径４５０ｍｍの基板上で実行される。ＳＯＩ構造が基板６０２のために利用される実施形態において、基板６０２は、シリコン結晶性基板に配置された、埋設された誘電体層を含みうる。本明細書で示される実施形態において、基板６０２は、結晶シリコン基板でありうる。
一実施形態において、基板６００に載置された膜スタック６０４は、垂直方向に積層された複数の層を有する膜スタック６０４を有しうる。膜スタック６０４は、第１の層６０４ａ及び第２の層６０４ｂを含む対を含むことができ、上記第１の層６０４ａ及び第２の層６０４ｂを含む対は、膜スタック６０４において繰り返し形成されうる。上記対は、第１の層６０４ａと第２の層６０４ｂとが互い違いになっており、第１の層と第２の層の対が所望の数に達するまで、繰り返し形成される。
膜スタック６０４は、三次元（３Ｄ）メモリデバイスといったメモリセルデバイスの一部分である。図６Ａには、第１の層６０４ａ及び第２の層６０４ｂの層が１１回繰り返されたものが示されているが、必要に応じて、第１の層と第２の層の対が任意の所望の数だけ繰り返されたものが利用されうることに注意されたい。
一実施形態において、膜スタック６０４は、三次元（３Ｄ）メモリデバイスのための複数のゲート構造を形成するために利用されうる。膜スタック６０４において形成された第１の層６０４ａは、第１の誘電体層とすることができ、第２の層６０４ｂは、第２の誘電体層とすることができる。第１の層６０４ａ及び第２の層６０４ｂを形成するために、適切な誘電体層を利用することができ、上記誘電体層は、とりわけ、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭化ケイ素、シリコンオキシカーバイド、窒化チタン、酸化物と窒化物との複合物、窒化物層を挟む少なくとも１つ以上の酸化物層、及びこれらの組合せを含む。
１つの特定の例において、第１の層６０４ａは、窒化ケイ素層であり、第２の層６０４ｂは、酸化ケイ素層又はポリシリコン層である。一実施形態において、第１の層６０４ａの厚さは、約５０Åと約１０００Åとの間で制御することができ、例えば約５００Åであってよく、各第２の層６０４ｂの厚さは、約５０Åと約１０００Åとの間で制御することができ、例えば約５００Åであってよい。膜スタック６０４の総厚さは、約３ミクロンから１０ミクロンであり、技術が進歩するにつれて変わるであろう。
窒化ケイ素層の第１の層６０４ａと、酸化ケイ素層の第２の層６０４ｂと、の膜スタック６０４が、基板６０２上に形成される。膜スタック６０４が形成されてパターニングされ、絶縁構造６１０に取り囲まれた階段状構造となる。ハードマスク層６０８を膜スタック６０４上に形成して、膜スタック６０４に開口部６０６（例えば、トレンチ、ビア、開孔、又は孔と呼ばれる）を形成しやすくすることができる。開口部６０６は、製造プロセスが完了したときのデバイス構造内のチャネルとして形成するために利用されうる。開口部６０６が膜スタック６０４に形成された後で、エピタキシャル堆積プロセスが行われ、開口部６０６の底部に、ケイ素材料又はＳｉＧｅ材料といったケイ素含有ポスト６１２を成長させる。デバイス構造及び構成が、様々なデバイス性能要件のために必要に応じて変えられることに注意されたい。
図６Ｂは、円で示された膜スタック６０４の一部分の拡大図を示しており、第１の層６０４ａ及び第２の層６０４ｂで囲まれた開口部６０６を描いている。説明を容易にするために、図６Ａに示した膜スタック６０４の全体的な断面図の代わりに、膜スタック６０４の拡大図が以下の説明において利用される。
工程５０４では、図７に示すように、チャネル層７０２及び中心充填層７０６を含む多層構造が、開口部６０６内に形成される。チャネル層７０２と中央充填層７０６とが組み合わさって、メモリセルを形成するためのチャネル領域を形成する。一実施形態において、チャネル層７０２は、ドープされたシリコン、ポリシリコン、酸化ケイ素、ＳｉＮ、ＳｉＯＮ、ＳｉＧｅ、又は他の適切なケイ素含有材料といったケイ素含有材料によって形成されうる。中央充填層７０６が、図７に示すように開口部６０６内に形成され、チャネル層７０２から左側に残された残りの空間を充填する。中心充填層９０６もまた、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、又は他の適切な誘電体材料といった誘電体層でありうる。チャネル層７０２及び中央充填層７０６が、ＣＶＤプロセス、ＡＬＤプロセス、スパッタリングプロセス、コーティングプロセス、又は他の適切なプロセスといった適切な堆積プロセスによって形成されうることに注意されたい。一例において、チャネル層７０２及び中央充填層７０６が、図２に示された処理チャンバ２３２内で形成されうる。
工程５０６において、開口部６０６が充填された後で、横方向選択的エッチングプロセスが、図８に示すように、膜スタック６０４から第１の層６０４ａを選択的に除去するために実行される。膜スタック６０４からの第１の層６０４ａの除去によって、膜スタック６０４内の第１の層６０４ａが位置していたところに空間８０２が生まれ、したがって、酸化ケイ素層の第２の層６０４ｂのみが基板６０２上に残った浮遊（ｓｕｓｐｅｎｄｅｄ）膜スタックが形成される。空間８０２は、チャネル層７０２の側壁７０４ａを露出させる。横方向選択的エッチングプロセスは、図３の処理チャンバ３００内で実行されうる。
工程５０８において、空間８０２が画定された後で、図９に示すように、露出した側壁７０４ａを介してチャネル層７０２を選択的に酸化する選択的酸化プロセスが実行され、保護ライナ層９０２が形成される。チャネル層７０２が、ポリシリコン層、ドープされたケイ素層、又は他の適切なケイ素材料といったケイ素含有材料であるとき、選択的酸化プロセス中に供給される酸素元素が、チャネル層７０２からのケイ素元素と反応して、チャネル層７０２の側壁７０４ａで保護ライナ層９０２を形成する。一例において、保護ライナ層９０２は酸化ケイ素層である。
一例において、選択的酸化プロセスは、チャネル層７０２の側壁７０４ａを酸化するために利用されるラジカルプラズマ酸化プロセス、エピタキシャル堆積プロセス、原子層堆積プロセス、又は化学酸化プロセスでありうる。選択的酸化プロセスによって、チャネル層７０２の側壁７０４ａ上に保護ライナ層９０２が形成される。一例において、ラジカルプラズマ酸化、エピタキシャル堆積プロセス、又は化学酸化プロセスといった選択的酸化が、個々の酸化チャンバ内で行われうる。特定の実施形態において、酸化チャンバが、図４に示したクラスタシステム４００といった統合された処理ツールに接続されてよく、又はその一部であってよい。本明細書に記載される方法は、他の処理チャンバ、及び適切な処理チャンバが接続されたクラスタツールを用いて実施しうることが企図される。
一例において、本明細書に記載の選択的酸化プロセスは、インシトゥ（ｉｎ－ｓｉｔｕ）蒸気生成（ＩＳＳＧ：ｉｎ－ｓｉｔｕ ｓｔｅａｍ ｇｅｎｅｒａｔｉｏｎ）などとしても知られるラジカル酸化のために構成された任意の適切なチャンバ内で実行されうる。適切な酸化チャンバは、限定されるものではないが、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＲＡＤＩＡＮＣＥ（登録商標）、プラズマ浸漬イオン注入（Ｐ３Ｉ）、ＶＡＮＴＡＧＥ（登録商標）ＲＡＤＯＸ（商標）、ＶＡＮＴＡＧＥ（登録商標）ＲＡＤＩＡＮＣＥ（登録商標）Ｐｌｕｓ、ＣＥＮＴＵＲＡ（登録商標）ＲＡＤＯＸ（商標）チャンバを含みうる。例示的な表面酸化プロセス、又はラジカルプラズマ酸化プロセスと呼ばれるプロセスは、様々な酸化化学物質を用いて実行することができ、このプロセスは、酸化ガス混合物中の水素（Ｈ２）、アンモニア（ＮＨ３）等のうちの１つ以上といった還元ガスの還元ガス濃度を変更することを含んでよく、上記酸化ガス混合物は、酸素（Ｏ２）、一酸化窒素（ＮＯ）、亜酸化窒素（Ｎ２Ｏ）等のうちの１つ以上といった酸化ガスを含み、任意選択的に、窒素ガス（Ｎ２）、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、ネオン（Ｎｅ）、及びキセノン（Ｘｅ）のうちの１つ以上といった非反応性ガスを含む。ラジカルプラズマ酸化の一形態が、Ｈ２及びＯ２のみを用いて行われる。
工程５０８における選択的酸化プロセスは、ラジカルプラズマ酸化プロセス又は「インシトゥ蒸気生成」（ＩＳＳＧ）プロセスである。選択的酸化プロセスによって、酸化された環境において熱的に制御されたチャネル層７０２上で酸化物成長がもたらされうる。インシトゥ蒸気生成（ＩＳＳＧ）プロセスは、酸化される基板が位置する同じチャンバ内での蒸気（Ｈ２Ｏ）の形成を含む（すなわち、蒸気が基板と共にその場で形成される）。
形成された保護ライナ層９０２は、後続のエッチングプロセスの間保護層として利用することができ、これにより、チャネル層７０２及び中央充填層７０４といった、開口部６０６内に形成された膜層が保護され、したがって、エッチングプロセスの間界面保護が改善されて向上する。
工程５１０において、保護ライナ層９０２が形成された後で、図１０に示すように、導電性構造９１２が形成されて、膜スタック６０４内の空間８０２に充填される。導電性構造９１２が、隣接する第２の層６０４ｂの間で画定された空間８０２内に充填される。
膜スタック６０４内で利用される導電性構造９１２中の金属材料は、後にＮＡＮＤ又はＶＮＡＮＤ三次元半導体メモリデバイス内のゲート構造として利用されたときに、膜スタック６０４における導電率、及び移動度といった電気的性能を効率良くに改善しうると考えられる。堆積プロセスは、有機金属化学気相堆積（ＭＯＣＶＤ：ｍｅｔａｌ ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）プロセス、原子層堆積（ＡＬＤ）プロセス、又はスパッタリング物理的気相堆積プロセス、又は必要に応じて他の適切なプロセスであってよい。堆積プロセスは、図２に示した処理チャンバ２３２内で実行されうる。図１０に示した例では、導電性構造９１２は、強誘電体層９１６上に形成された金属含有材料９１４を含む。強誘電体層９１６は、金属含有材料９１４とは異なる材料から作製される。強誘電体層９１６は、分極を近傍の金属導電材料に切り替えること、したがって金属導電材料の導電率を変化させ、デバイストランジスタに閾値電圧シフトを誘発することができる材料を含む。したがって、強誘電体層９１６を作製するために利用する材料の適切な選択によって、メモリセルのデバイス性能を変化させて調整することができる。
保護ライナ層９０２が空間８０２内に形成されているため、強誘電体層９１６が、チャネル層７０２と直接的に接触しない又はチャネル層７０２と境を接しないことが可能であり、これにより、必要に応じて電気的性能が向上する。さらに、強誘電体層９１６及び金属含有材料９１４は、真空を破ることなく、図４に示したクラスタシステム４００といった１つのクラスタシステム内で形成することができ、したがって、プロセスサイクル時間及び製造効率が改善される。
さらに、金属含有材料９１４が強誘電体層９１６上に形成されているため、強誘電体層９１６が、後続のエッチング又は堆積プロセスの間、金属含有材料９１４によって覆われ、保護される。そうすることにより、強誘電体層９１６が、後続のエッチング又は堆積プロセスの間に、化学的に又はプラズマにより損傷を受けることを回避することができ、したがって、デバイスの電気的性能が向上する。
強誘電体層９１６は、４より大きい誘電率を有する高誘電率材料でありうる。高誘電率材料の適切な例としては、とりわけ、二酸化ハフニウム（ＨｆＯ２）、ハフニウムシリコンオキサイド（ＨｆＳｉＯ２）、ハフニウムアルミニウムオキサイド（ＨｆＡｌＯ）又はアルミニウムがドープされた二酸化ハフニウム、ハフニウムジルコニウムオキサイド（ＨｆＺｒＯ）、ドープされた二酸化ハフニウム、二酸化ジルコニウム（ＺｒＯ２）、ジルコニウムシリコンオキサイド（ＺｒＳｉＯ２）、二酸化タンタル（Ｔａ２Ｏ５）、酸化アルミニウム（Ａｌ２Ｏ３）、ビスマスストロンチウムチタン（ＢＳＴ）、及び白金ジルコニウムチタン（ＰＺＴ）といった、ハフニウム含有材料が挙げられる。図１０に示す例では、強誘電体層９１６は、二酸化ハフニウム（ＨｆＯ２）、ハフニウムシリコンオキサイド（ＨｆＳｉＯ２）、ハフニウムアルミニウムオキサイド（ＨｆＡｌＯ）、ハフニウムジルコニウムオキサイド（ＨｆＺｒＯ）、又は適切な、アルミニウムがドープされた二酸化ハフニウムといった、ハフニウム含有材料でありうる。一例において、強誘電体層９１６は、ＣＶＤプロセス、ＡＬＤプロセス、スパッタプロセス、又は他の適切な堆積プロセスといった、適切な堆積プロセスによって形成される。１つの特定の例において、強誘電体層９１６が、ＡＬＤプロセスによって形成される。
金属含有材料９１４の適切な例は、ＴｉＮ、ＴａＮ、ＴａＳｉＮ、ＴｉＳｉＮ、タングステン（Ｗ）、珪化タングステン（ＷＳｉ）、タングステンポリシリコン（Ｗ／ｐｏｌｙ）、タングステン合金、タンタル（Ｔａ）、チタン（Ｔｉ）、銅（Ｃｕ）、ルテニウム（Ｒｕ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｕ）、白金（Ｐｔ）、それらの合金、又はこれらの組合せからなる群から選択されうる。１つの特定の例において、金属含有材料９１４はＴｉＮとすることができ、強誘電体層９１６は、二酸化ハフニウム（ＨｆＯ２）、ハフニウムシリコンオキサイド（ＨｆＳｉＯ２）、ハフニウムアルミニウムオキサイド（ＨｆＡｌＯ）、ハフニウムジルコニウムオキサイド（ＨｆＺｒＯ）、又は適切な、アルミニウムがドープされた二酸化ハフニウムとすることができる。
このようにして、半導体デバイスのメモリセルの三次元（３Ｄ）積層を製造するための階段状構造を形成する方法及び装置が提供される。界面における保護ライナ層が、選択的堆積及び選択的エッチングプロセスと共に利用され、膜スタック中の誘電体層が導電性構造と置換されうる。保護ライナ層は、強誘電体層及び金属含有層と接触する界面を保護することができ、従って、界面プロファイル及びトポグラフィを良好に制御することができる。さらに、金属含有層及び保護層が外接する形成された強誘電体層が、デバイス構造における保護ライナ層の構造及びプロファイルに関連して支援することができる。結果として、導電性構造が、界面において良好な電気接触を提供し、したがって、メモリセルに所望の電気的性能を提供する。
以上の説明は本開示の実施形態を対象としているが、本開示の基本的な範囲から逸脱することなく本開示の他の実施形態及び更なる実施形態が考案されてもよく、本開示の範囲は、以下の特許請求の範囲によって規定される。

Claims (15)

  1. メモリセルデバイスであって、
    基板上に水平方向に形成された、互い違いになった誘電体層と導電性構造との対を含む膜スタックと、
    前記膜スタックに形成された開口部であって、チャネル層及び中心充填層で充填された開口部と、
    前記導電性構造と前記チャネル層との間に配置された保護ライナ層と
    を備えた、メモリセルデバイス。
  2. 前記導電性構造が、
    金属含有材料と、
    前記金属含有材料を覆う強誘電体層と
    をさらに含む、請求項１に記載のメモリセルデバイス。
  3. 前記開口部における前記強誘電体層が、高誘電率材料である、請求項２に記載のメモリセルデバイス。
  4. 前記チャネル層及び中央充填層が、前記開口部内に垂直方向に配置される、請求項１に記載のメモリセルデバイス。
  5. 前記金属含有材料が、ＴｉＮ、ＴａＮ、ＴａＳｉＮ、ＴｉＳｉＮ、タングステン（Ｗ）、珪化タングステン（ＷＳｉ）、タングステンポリシリコン（Ｗ／ｐｏｌｙ）、タングステン合金、タンタル（Ｔａ）、チタン（Ｔｉ）、銅（Ｃｕ）、ルテニウム（Ｒｕ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｕ）、白金（Ｐｔ）、それらの合金、又はこれらの組合せからなる群から選択される、請求項２に記載のメモリデバイス。
  6. 前記強誘電体層が高誘電率材料である、請求項２に記載のメモリデバイス。
  7. 前記高誘電率材料が、ハフニウム含有材料、二酸化ジルコニウム（ＺｒＯ２）、ジルコニウムシリコンオキサイド（ＺｒＳｉＯ２）、二酸化タンタル（Ｔａ２Ｏ５）、酸化アルミニウム（Ａｌ２Ｏ３）、ビスマスストロンチウムチタン（ＢＳＴ）、及び白金ジルコニウムチタン（ＰＺＴ）のうちの少なくとも１つからなる群から選択される、請求項３に記載のメモリデバイス。
  8. 前記保護ライナ層が酸化ケイ素層である、請求項１に記載のメモリデバイス。
  9. 前記保護層が、前記誘電体層に接触することなく、前記強誘電体層と前記チャネル層との間の前記界面に選択的に形成される、請求項１に記載のメモリデバイス。
  10. 前記誘電体層が酸化ケイ素材料である、請求項１に記載のメモリデバイス。
  11. 基板上のメモリデバイスの方法であって、
    第１の層及び第２の層を含む膜スタックに開口部を形成することと、
    １つ以上の層で前記開口部を充填することであって、前記１つ以上の層がチャネル層を含む、前記開口部を充填することと、
    前記膜スタックから前記第１の層を選択的に除去して、前記チャネル層の一部分を露出させることと、
    前記チャネル層の前記一部分を選択的に酸化して、保護ライナ層を形成することと、
    空間を導電性構造で充填すること
    を含む、方法。
  12. 前記チャネル層の前記一部分を選択的に酸化することが、
    ラジカルプラズマ酸化を行って、前記チャネル層を酸化することをさらに含む、請求項１１に記載の方法。
  13. 前記保護ライナ層が、強誘電体層と直接的に接触する、請求項１１に記載の方法。
  14. 前記保護ライナ層が酸化ケイ素層である、請求項１１に記載の方法。
  15. 基板上に階段状構造を形成する方法であって、
    膜スタックにおいて形成された誘電体層間で画定される空間によって露出したチャネル層の一部分を選択的に酸化することであって、前記膜スタックが、前記チャネル層を含む多層構造によって充填された中心開口部を有する、選択的に酸化することと、
    前記チャネル層の前記一部分上に保護ライナ層を形成することと、
    前記保護ライナ層と接触する強誘電体層を形成することであって、前記強誘電体層が高誘電率材料である、強誘電体層を形成すること
    を含む、方法。
JP2023184098A 2019-02-01 2023-10-26 メモリ用途のための垂直トランジスタの作製 Pending JP2024020242A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US16/265,192 US11127760B2 (en) 2019-02-01 2019-02-01 Vertical transistor fabrication for memory applications
US16/265,192 2019-02-01
JP2021544121A JP2022523315A (ja) 2019-02-01 2020-01-03 メモリ用途のための垂直トランジスタの作製
PCT/US2020/012110 WO2020159663A1 (en) 2019-02-01 2020-01-03 Vertical transistor fabrication for memory applications

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021544121A Division JP2022523315A (ja) 2019-02-01 2020-01-03 メモリ用途のための垂直トランジスタの作製

Publications (1)

Publication Number Publication Date
JP2024020242A true JP2024020242A (ja) 2024-02-14

Family

ID=71837863

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021544121A Pending JP2022523315A (ja) 2019-02-01 2020-01-03 メモリ用途のための垂直トランジスタの作製
JP2023184098A Pending JP2024020242A (ja) 2019-02-01 2023-10-26 メモリ用途のための垂直トランジスタの作製

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2021544121A Pending JP2022523315A (ja) 2019-02-01 2020-01-03 メモリ用途のための垂直トランジスタの作製

Country Status (5)

Country Link
US (2) US11127760B2 (ja)
JP (2) JP2022523315A (ja)
KR (1) KR20210110734A (ja)
CN (1) CN113366639A (ja)
WO (1) WO2020159663A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10937809B1 (en) * 2019-08-15 2021-03-02 Sandisk Technologies Llc Three-dimensional memory device containing ferroelectric memory elements encapsulated by transition metal nitride materials and method of making thereof
US11502104B2 (en) 2019-08-15 2022-11-15 Sandisk Technologies Llc Antiferroelectric memory devices and methods of making the same
US11430813B2 (en) 2019-08-15 2022-08-30 Sandisk Technologies Llc Antiferroelectric memory devices and methods of making the same
US11024648B2 (en) * 2019-08-15 2021-06-01 Sandisk Technologies Llc Ferroelectric memory devices including a stack of ferroelectric and antiferroelectric layers and method of making the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6964928B2 (en) 2002-08-29 2005-11-15 Chentsau Ying Method for removing residue from a magneto-resistive random access memory (MRAM) film stack using a dual mask
US6841395B2 (en) 2002-11-25 2005-01-11 International Business Machines Corporation Method of forming a barrier layer of a tunneling magnetoresistive sensor
US7750421B2 (en) 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
KR101226685B1 (ko) * 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR101495806B1 (ko) * 2008-12-24 2015-02-26 삼성전자주식회사 비휘발성 기억 소자
KR101787041B1 (ko) 2010-11-17 2017-10-18 삼성전자주식회사 식각방지막이 구비된 반도체 소자 및 그 제조방법
US9028910B2 (en) 2010-12-10 2015-05-12 Avalanche Technology, Inc. MTJ manufacturing method utilizing in-situ annealing and etch back
US8693241B2 (en) 2011-07-13 2014-04-08 SK Hynix Inc. Semiconductor intergrated circuit device, method of manufacturing the same, and method of driving the same
US8823118B2 (en) 2012-01-05 2014-09-02 Headway Technologies, Inc. Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer
US9564582B2 (en) 2014-03-07 2017-02-07 Applied Materials, Inc. Method of forming magnetic tunneling junctions
US9524977B2 (en) * 2015-04-15 2016-12-20 Sandisk Technologies Llc Metal-semiconductor alloy region for enhancing on current in a three-dimensional memory structure
US20160351799A1 (en) 2015-05-30 2016-12-01 Applied Materials, Inc. Hard mask for patterning magnetic tunnel junctions
US20170018563A1 (en) * 2015-07-13 2017-01-19 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
US20170062456A1 (en) 2015-08-31 2017-03-02 Cypress Semiconductor Corporation Vertical division of three-dimensional memory device
US9812463B2 (en) * 2016-03-25 2017-11-07 Sandisk Technologies Llc Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof
CN107305896B (zh) * 2016-04-22 2019-11-26 中芯国际集成电路制造(上海)有限公司 半导体器件的制备方法
KR102609348B1 (ko) 2016-10-26 2023-12-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101872122B1 (ko) * 2016-11-25 2018-06-27 연세대학교 산학협력단 3 차원 강유전체 메모리 소자 및 이의 제조 방법
KR102608912B1 (ko) * 2018-12-27 2023-12-04 에스케이하이닉스 주식회사 수직형 메모리 장치 및 그 제조 방법

Also Published As

Publication number Publication date
CN113366639A (zh) 2021-09-07
US20220005831A1 (en) 2022-01-06
JP2022523315A (ja) 2022-04-22
TW202044560A (zh) 2020-12-01
US20200251495A1 (en) 2020-08-06
US11127760B2 (en) 2021-09-21
WO2020159663A1 (en) 2020-08-06
KR20210110734A (ko) 2021-09-08

Similar Documents

Publication Publication Date Title
KR102483741B1 (ko) 진보된 패터닝 프로세스에서의 스페이서 퇴적 및 선택적 제거를 위한 장치 및 방법들
US11574924B2 (en) Memory cell fabrication for 3D NAND applications
JP4398467B2 (ja) 半導体装置の製造方法
US20220005831A1 (en) Vertical transistor fabrication for memory applications
US9640385B2 (en) Gate electrode material residual removal process
US9653311B1 (en) 3D NAND staircase CD fabrication utilizing ruthenium material
US10249507B2 (en) Methods for selective etching of a silicon material
WO2021015895A1 (en) Vertical transistor fabrication for memory applications
KR102092760B1 (ko) 층간 폴리실리콘 유전체 캡 및 그것을 형성하는 방법
US10930555B2 (en) Contact over active gate structure
KR20220126757A (ko) 서브트랙티브 자기-정렬을 위한 방법들 및 디바이스들
US20230072732A1 (en) Methods for etching structures with oxygen pulsing
CN106504991B (zh) 用于制造半导体应用的水平全环栅极器件的纳米线的方法
TWI845590B (zh) 記憶體單元裝置和半導體結構
US11658042B2 (en) Methods for etching structures and smoothing sidewalls

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231124