KR102104867B1 - 플라즈마 처리 방법 및 플라즈마 처리 장치 - Google Patents

플라즈마 처리 방법 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR102104867B1
KR102104867B1 KR1020157005121A KR20157005121A KR102104867B1 KR 102104867 B1 KR102104867 B1 KR 102104867B1 KR 1020157005121 A KR1020157005121 A KR 1020157005121A KR 20157005121 A KR20157005121 A KR 20157005121A KR 102104867 B1 KR102104867 B1 KR 102104867B1
Authority
KR
South Korea
Prior art keywords
gas
plasma
plasma processing
processing space
containing gas
Prior art date
Application number
KR1020157005121A
Other languages
English (en)
Other versions
KR20150048135A (ko
Inventor
아키토시 하라다
옌-팅 린
치-흐수안 첸
주-치아 흐시에
시게루 요네다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150048135A publication Critical patent/KR20150048135A/ko
Application granted granted Critical
Publication of KR102104867B1 publication Critical patent/KR102104867B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Abstract

본 실시예의 플라즈마 처리 방법은, 먼저, 불소 함유 가스를 플라즈마 처리 공간으로 공급하고, 니켈 실리사이드막의 표면에 산화 실리콘막 또는 질화 실리콘막이 형성된 피처리 기판을 불소 함유 가스의 플라즈마를 이용하여 에칭하는 에칭 공정을 실행한다(단계(S101)). 이어서, 플라즈마 처리 방법은, 수소 함유 가스를 플라즈마 처리 공간으로 공급하고, 플라즈마 처리 공간에 표면을 대향시켜 배치된 부재에 대하여 에칭 공정 후에 부착한 니켈 함유물을 수소 함유 가스의 플라즈마를 이용하여 환원하는 환원 공정을 실행한다(단계(S102)). 이어서, 플라즈마 처리 방법은, 산소 함유 가스를 플라즈마 처리 공간으로 공급하고, 환원 공정에 의해 니켈 함유물이 환원되어 얻어진 니켈을 산소 함유 가스의 플라즈마를 이용하여 제거하는 제거 공정을 실행한다(단계(S103)).

Description

플라즈마 처리 방법 및 플라즈마 처리 장치{PLASMA PROCESSING METHOD AND PLASMA PROCESSING DEVICE}
본 발명의 다양한 측면 및 실시예는 플라즈마 처리 방법 및 플라즈마 처리 장치에 관한 것이다.
반도체의 제조 프로세스에서는, 박막의 퇴적 또는 에칭 등을 목적으로 한 플라즈마 처리를 실행하는 플라즈마 처리 장치가 널리 이용되고 있다. 플라즈마 처리 장치로서는, 예를 들면 박막의 퇴적 처리를 행하는 플라즈마 CVD (Chemical Vapor Deposition) 장치 또는 에칭 처리를 행하는 플라즈마 에칭 장치 등을 들 수 있다.
플라즈마 처리 장치는, 예를 들면 플라즈마 처리 공간을 구획 형성하는 처리 용기, 처리 용기 내에 피처리 기판을 설치하는 시료대, 및 플라즈마 반응에 필요한 처리 가스를 처리실 내로 도입하기 위한 가스 공급계 등을 구비한다. 또한 플라즈마 처리 장치는, 처리실 내의 처리 가스를 플라즈마화하기 위하여, 마이크로파, RF파 등의 전자 에너지를 공급하는 플라즈마 생성 기구, 및 바이어스 전압을 시료대에 인가하고, 시료대 상에 설치된 피처리 기판을 향해 플라즈마 중의 이온을 가속하기 위한 바이어스 전압 인가 기구 등을 구비한다.
그런데, 플라즈마 처리 장치에서는, 전계 효과 트랜지스터(FET : Field effect transistor)용의 콘택트 홀을 형성할 때, 실리사이드막의 표면에 산화 실리콘막 또는 질화 실리콘막이 형성된 피처리 기판을 에칭하는 것이 알려져 있다. 이 점, 예를 들면 특허 문헌 1에는, 니켈 실리사이드막의 표면에 산화 실리콘막 또는 질화 실리콘막이 형성된 피처리 기판을 플라즈마 처리 공간에 배치하고, 하지가 되는 니켈 실리사이드막을 향해 피처리 기판을 에칭하는 것이 개시되어 있다.
일본특허공개공보 2010-080798호
그러나 종래 기술에서는, 피처리 기판의 에칭 특성이 경시 열화(변화)될 우려가 있다고 하는 문제가 있다. 즉, 종래 기술에서는, 하지가 되는 니켈 실리사이드막을 향해 피처리 기판을 에칭할 경우, 니켈 실리사이드막 자체가 에칭되는 경우가 있다. 이 때문에, 종래 기술에서는, 에칭된 니켈 실리사이드막으로부터 발생한 니켈 함유물이 플라즈마 처리 공간에 대면하는 각종 부재에 누적적으로 부착하여 플라즈마 처리 공간 내의 플라즈마 밀도가 변동하고, 그 결과, 피처리 기판의 에칭 특성이 경시 열화(변화)될 우려가 있다.
본 발명의 일측면에 따른 플라즈마 처리 방법은, 플라즈마 처리 장치에서의 플라즈마 처리 방법이다. 플라즈마 처리 방법은, 제 1 공정과 제 2 공정과 제 3 공정을 포함한다. 제 1 공정은, 불소 함유 가스를 플라즈마 처리 공간으로 공급하여 플라즈마를 생성하고, 니켈 실리사이드막의 표면에 산화 실리콘막 및 질화 실리콘막 중 적어도 하나가 형성된 피처리 기판을 상기 불소 함유 가스의 플라즈마를 이용하여 에칭한다. 제 2 공정은, 수소 함유 가스를 상기 플라즈마 처리 공간으로 공급하여 플라즈마를 생성하고, 상기 플라즈마 처리 공간에 표면을 대향시켜 배치된 부재에 대하여 상기 제 1 공정 후에 부착한 니켈 함유물을 상기 수소 함유 가스의 플라즈마를 이용하여 환원한다. 제 3 공정은, 산소 함유 가스를 상기 플라즈마 처리 공간으로 공급하여 플라즈마를 생성하고, 상기 제 2 공정에 의해 상기 니켈 함유물이 환원되어 얻어진 니켈을 상기 산소 함유 가스의 플라즈마를 이용하여 제거한다. 상기 제 2 및 제 3 공정을 행함으로써, 상기 플라즈마 처리 공간에 표면을 대향시켜 배치된 부재 상의 니켈 함유물을 제거하여, 상기 피처리 기판의 Vpp의 변동을 억제한다.
본 발명의 다양한 측면 및 실시예에 따르면, 피처리 기판의 에칭 특성의 경시 열화(변화)를 억제할 수 있는 플라즈마 처리 방법 및 플라즈마 처리 장치가 실현된다.
도 1은 일실시예에 따른 플라즈마 처리 장치의 구성의 개략을 도시한 종단면도이다.
도 2는 일실시예에 따른 플라즈마 처리 장치를 이용하여 에칭되는 웨이퍼의 구성예를 도시한 도이다.
도 3은 상부 전극의 전극판에 니켈 함유물이 부착한 경우의 웨이퍼의 에칭 특성의 경시 열화(변화)의 메커니즘을 설명하기 위한 설명도이다.
도 4a는 상부 전극의 전극판에 니켈 함유물이 부착하는 모델예를 도시한 도이다.
도 4b는 상부 전극의 전극판에 니켈 함유물이 부착하는 모델예를 도시한 도이다.
도 5a는 본 실시예에 따른 플라즈마 처리의 모델예를 도시한 도이다.
도 5b는 본 실시예에 따른 플라즈마 처리의 모델예를 도시한 도이다.
도 5c는 본 실시예에 따른 플라즈마 처리의 모델예를 도시한 도이다.
도 6은 실험예의 플라즈마 처리의 순서도를 나타낸 도이다.
도 7은 본 실시예의 플라즈마 처리 방법에 따른 효과를 설명하기 위한 도(그 1)이다.
도 8은 본 실시예의 플라즈마 처리 방법에 따른 효과를 설명하기 위한 도(그 2)이다.
이하, 도면을 참조하여 다양한 실시예에 대하여 상세히 설명한다. 또한, 각 도면에서 동일 또는 상당한 부분에 대해서는 동일한 부호를 부여하는 것으로 한다.
플라즈마 처리 방법은, 불소 함유 가스를 플라즈마 처리 공간으로 공급하여 플라즈마를 생성하고, 니켈 실리사이드막의 표면에 산화 실리콘막 및 질화 실리콘막 중 적어도 하나가 형성된 피처리 기판을 불소 함유 가스의 플라즈마를 이용하여 에칭하는 제 1 공정과, 수소 함유 가스를 플라즈마 처리 공간으로 공급하여 플라즈마를 생성하고, 플라즈마 처리 공간에 표면을 대향시켜 배치된 부재에 대하여 제 1 공정 후에 부착한 니켈 함유물을 수소 함유 가스의 플라즈마를 이용하여 환원하는 제 2 공정과, 산소 함유 가스를 플라즈마 처리 공간으로 공급하여 플라즈마를 생성하고, 제 2 공정에 의해 니켈 함유물이 환원되어 얻어진 니켈을 산소 함유 가스의 플라즈마를 이용하여 제거하는 제 3 공정을 포함하고, 상기 제 2 및 제 3 공정을 행함으로써, 상기 플라즈마 처리 공간에 표면을 대향시켜 배치된 부재 상의 니켈 함유물을 제거하여, 상기 피처리 기판의 Vpp의 변동을 억제한다.
플라즈마 처리 방법은, 하나의 실시예에 있어서, 제 2 공정 및 제 3 공정을 적어도 2 회 반복하여 실행한다.
플라즈마 처리 방법은, 하나의 실시예에 있어서, 제 2 공정은, 수소 함유 가스와 질소 함유 가스로 행한다.
플라즈마 처리 방법은, 하나의 실시예에 있어서, 질소 함유 가스는, N2 가스, NH3 가스 및 N2H2 가스 중 적어도 하나의 가스이다.
플라즈마 처리 방법은, 하나의 실시예에 있어서, 수소 함유 가스는, H2 가스, CH3F 가스, CH2F2 가스, CHF3 가스, NH3 가스 및 N2H2 가스 중 적어도 하나의 가스이다.
플라즈마 처리 방법은, 하나의 실시예에 있어서, 산소 함유 가스는 O2 가스, CO2 가스 및 CO 가스 중 적어도 하나의 가스이다.
플라즈마 처리 장치는, 하나의 실시예에 있어서, 니켈 실리사이드막의 표면에 산화 실리콘막 및 질화 실리콘막 중 적어도 하나가 형성된 피처리 기판이 배치되는 플라즈마 처리 공간을 구획 형성하는 처리 용기와, 불소 함유 가스를 플라즈마 처리 공간으로 공급하는 제 1 가스 공급부와, 수소 함유 가스를 플라즈마 처리 공간으로 공급하는 제 2 가스 공급부와, 산소 함유 가스를 플라즈마 처리 공간으로 공급하는 제 3 가스 공급부와, 제 1 가스 공급부로부터 불소 함유 가스를 플라즈마 처리 공간으로 공급하여 플라즈마를 생성하고, 불소 함유 가스의 플라즈마를 이용하여 피처리 기판을 에칭하는 제 1 공정과, 제 2 가스 공급부로부터 수소 함유 가스를 플라즈마 처리 공간으로 공급하여 플라즈마를 생성하고, 플라즈마 처리 공간에 표면을 대향시켜 배치된 부재에 대하여 제 1 공정 후에 부착한 니켈 함유물을 수소 함유 가스의 플라즈마를 이용하여 환원하는 제 2 공정과, 제 3 가스 공급부로부터 산소 함유 가스를 플라즈마 처리 공간으로 공급하여 플라즈마를 생성하고, 제 2 공정에 의해 니켈 함유물이 환원되어 얻어진 니켈을 산소 함유 가스의 플라즈마를 이용하여 제거하는 제 3 공정을 실행하고, 상기 제 2 및 제 3 공정을 행함으로써, 상기 플라즈마 처리 공간에 표면을 대향시켜 배치된 부재 상의 니켈 함유물을 제거하여, 상기 피처리 기판의 Vpp의 변동을 억제하는 제어부를 구비하고, 상기 제 2 및 제 3 공정을 행함으로써, 상기 플라즈마 처리 공간에 표면을 대향시켜 배치된 부재 상의 니켈 함유물을 제거하고, 상기 피처리 기판의 Vpp의 변동을 억제한다.
도 1은 일실시예에 따른 플라즈마 처리 장치의 구성의 개략을 도시한 종단면도이다. 도 1에 도시한 바와 같이, 플라즈마 처리 장치(1)는, 플라즈마 처리를 행하기 위한 플라즈마 처리 공간(S)을 구획 형성하는 대략 원통 형상의 처리 용기(11)를 가지고 있다. 처리 용기(11)는 접지선(12)에 의해 전기적으로 접속되어 접지되어 있다. 또한, 처리 용기(11)의 표면은 플라즈마 처리 공간(S)에 대향하고 있다. 즉, 처리 용기(11)는 플라즈마 처리 공간(S)에 표면을 대향시켜 설치되어 있다.
처리 용기(11) 내에는, 피처리 기판으로서의 웨이퍼(W)를 보지(保持)하는 웨이퍼 척(10)이 설치되어 있다. 웨이퍼 척(10)은, 그 하면을 하부 전극으로서의 서셉터(13)에 의해 지지되어 있다. 서셉터(13)는, 예를 들면 알루미늄 등의 금속에 의해 대략 원반 형상으로 형성되어 있다. 처리 용기(11)의 저부에는, 절연판(14)을 개재하여 지지대(15)가 설치되고, 서셉터(13)는 이 지지대(15)의 상면에 지지되어 있다. 웨이퍼 척(10)의 내부에는 전극(도시하지 않음)이 설치되어 있고, 당해 전극에 직류 전압을 인가함으로써 발생하는 정전기력으로 웨이퍼(W)를 흡착 보지할 수 있도록 구성되어 있다.
서셉터(13)의 상면으로서 웨이퍼 척(10)의 외주부에는, 플라즈마 처리의 균일성을 향상시키기 위한, 예를 들면 실리콘으로 이루어지는 도전성의 포커스 링(20)이 설치되어 있다. 서셉터(13), 지지대(15) 및 포커스 링(20)은, 예를 들면 석영으로 이루어지는 원통 부재(21)에 의해 그 외측면이 덮여 있다. 또한, 포커스 링(20)의 표면은 플라즈마 처리 공간(S)에 대향하고 있다. 즉, 포커스 링(20)은 플라즈마 처리 공간(S)에 표면을 대향시켜 설치되어 있다.
지지대(15)의 내부에는, 냉매가 흐르는 냉매로(15a)가 예를 들면 원환(圓環) 형상으로 설치되어 있고, 당해 냉매로(15a)의 공급하는 냉매의 온도를 제어함으로써, 웨이퍼 척(10)으로 보지되는 웨이퍼(W)의 온도를 제어할 수 있다. 또한, 웨이퍼 척(10)과 당해 웨이퍼 척(10)으로 보지된 웨이퍼(W)의 사이에, 전열 가스로서 예를 들면 헬륨 가스를 공급하는 전열 가스관(22)이, 예를 들면 서셉터(13), 지지대(15) 및 절연판(14)을 관통하여 설치되어 있다.
서셉터(13)에는, 당해 서셉터(13)에 고주파 전력을 공급하여 플라즈마를 생성하기 위한 제 1 고주파 전원(30)이, 제 1 정합기(31)를 개재하여 전기적으로 접속되어 있다. 제 1 고주파 전원(30)은 예를 들면 27 ~ 100 MHz의 주파수, 본 실시예에서는 예를 들면 40 MHz의 고주파 전력을 출력하도록 구성되어 있다. 제 1 정합기(31)는, 제 1 고주파 전원(30)의 내부 임피던스와 부하 임피던스를 매칭시키는 것이며, 처리 용기(11) 내에 플라즈마가 생성되어 있을 때, 제 1 고주파 전원(30)의 내부 임피던스와 부하 임피던스가 외관상 일치하도록 작용한다.
또한 서셉터(13)에는, 당해 서셉터(13)에 고주파 전력을 공급하여 웨이퍼(W)에 바이어스를 인가함으로써 웨이퍼(W)에 이온을 인입하기 위한 제 2 고주파 전원(40)이, 제 2 정합기(41)를 개재하여 전기적으로 접속되어 있다. 제 2 고주파 전원(40)은, 제 1 고주파 전원(30)으로부터 출력되는 고주파 전력의 주파수보다 낮은 주파수이다, 예를 들면 400 kHz ~ 13.56 MHz의 주파수, 본 실시예에서는 예를 들면 13.56 MHz의 고주파 전력을 출력하도록 구성되어 있다. 제 2 정합기(41)는, 제 1 정합기(31)와 마찬가지로, 제 2 고주파 전원(40)의 내부 임피던스와 부하 임피던스를 매칭시키는 것이다.
이들 제 1 고주파 전원(30), 제 1 정합기(31), 제 2 고주파 전원(40), 제 2 정합기(41)는 후술하는 제어부(150)에 접속되어 있고, 이들 동작은 제어부(150)에 의해 제어된다.
하부 전극인 서셉터(13)의 상방에는, 상부 전극(42)이 서셉터(13)에 대향하여 평행하게 설치되어 있다. 상부 전극(42)은 도전성의 지지 부재(50)를 개재하여 처리 용기(11)의 상부에 지지되어 있다. 따라서 상부 전극(42)은, 처리 용기(11)와 마찬가지로 접지 전위로 되어 있다.
상부 전극(42)은, 웨이퍼 척(10)에 보지된 웨이퍼(W)와 대향면을 형성하는 전극판(51)과, 당해 전극판(51)을 상방으로부터 지지하는 전극 지지체(52)에 의해 구성되어 있다. 전극판(51)에는, 처리 용기(11)의 내부로 처리 가스를 공급하는 복수의 가스 공급구(53)가 전극판(51)을 관통하여 형성되어 있다. 전극판(51)은 예를 들면 줄열이 적은 저저항의 도전체 또는 반도체에 의해 구성되고, 본 실시예에서 예를 들면 실리콘이 이용된다. 또한, 전극판(51)의 웨이퍼(W)에 대향하는 표면은, 플라즈마 처리 공간(S)에 대향하고 있다. 즉, 전극판(51)은 플라즈마 처리 공간(S)에 표면을 대향시켜 설치되어 있다.
전극 지지체(52)는 도전체에 의해 구성되고, 본 실시예에서는 예를 들면 알루미늄이 이용된다. 전극 지지체(52) 내부의 중앙부에는, 대략 원반 형상으로 형성된 가스 확산실(54)이 설치되어 있다. 또한, 전극 지지체(52)의 하부에는, 가스 확산실(54)로부터 하방으로 연장되는 가스 홀(55)이 복수 형성되고, 가스 공급구(53)는 당해 가스 홀(55)을 개재하여 가스 확산실(54)에 접속되어 있다.
가스 확산실(54)에는 가스 공급관(71)이 접속되어 있다. 가스 공급관(71)에는 도 1에 도시한 바와 같이 처리 가스 공급원(72)이 접속되어 있고, 처리 가스 공급원(72)으로부터 공급된 처리 가스는, 가스 공급관(71)을 거쳐 가스 확산실(54)로 공급된다. 가스 확산실(54)로 공급된 처리 가스는, 가스 홀(55)과 가스 공급구(53)를 통하여 처리 용기(11) 내로 도입된다. 즉, 상부 전극(42)은 처리 용기(11) 내로 처리 가스를 공급하는 샤워 헤드로서 기능한다.
본 실시예에서의 처리 가스 공급원(72)은 가스 공급부(72a)와 가스 공급부(72b)와 가스 공급부(72c)와 가스 공급부(72d)를 가지고 있다. 가스 공급부(72a)는 에칭 처리용의 가스로서 불소 함유 가스를 플라즈마 처리 공간(S)으로 공급한다. 불소 함유 가스는 예를 들면 C4F6 가스 또는 CH2F2 가스이다. 또한, 이 불소 함유 가스에는 적절히 O2 가스가 첨가된다. 가스 공급부(72a)는 불소 함유 가스를 플라즈마 처리 공간(S)으로 공급하는 제 1 가스 공급부의 일례이다.
가스 공급부(72b)는, 에칭 처리 후의 환원 처리용의 가스로서 수소 함유 가스를 플라즈마 처리 공간(S)으로 공급한다. 수소 함유 가스는 예를 들면 H2 가스, CH3F 가스, CH2F2 가스 및 CHF3 가스 중 적어도 어느 하나의 가스이다. 가스 공급부(72b)는 수소 함유 가스를 플라즈마 처리 공간(S)으로 공급하는 제 2 가스 공급부의 일례이다.
가스 공급부(72c)는, 환원 처리 후의 부착물 제거 처리용의 가스로서 산소 함유 가스를 플라즈마 처리 공간(S)으로 공급한다. 산소 함유 가스는 예를 들면 O2 가스, CO2 가스 및 CO 가스 중 적어도 어느 하나의 가스이다. 가스 공급부(72c)는 산소 함유 가스를 플라즈마 처리 공간(S)으로 공급하는 제 3 가스 공급부의 일례이다.
가스 공급부(72d)는 에칭 처리 후의 환원 처리용의 가스로서 질소 함유 가스를 플라즈마 처리 공간(S)으로 공급한다. 질소 함유 가스는 예를 들면 N2 가스이다. 또한, 처리 가스 공급원(72)은 도시하고 있지 않지만, 그 외에, 플라즈마 처리 장치(1)의 각종 처리에 이용되는 가스(예를 들면 Ar 가스 등)를 공급한다.
또한, 처리 가스 공급원(72)은 각 가스 공급부(72a, 72b, 72c, 72d)와 가스 확산실(54)의 사이에 각각 설치된 밸브(73a, 73b, 73c, 73d)와, 유량 조정 기구(74a, 74b, 74c, 74d)를 구비하고 있다. 가스 확산실(54)로 공급되는 가스의 유량은 유량 조정 기구(74a, 74b, 74c, 74d)에 의해 제어된다.
처리 용기(11)의 저부에는, 처리 용기(11)의 내벽과 원통 부재(21)의 외측면에 의해, 처리 용기(11) 내의 분위기를 당해 처리 용기(11)의 외부로 배출하기 위한 유로로서 기능하는 배기 유로(80)가 형성되어 있다. 처리 용기(11)의 저면에는 배기구(90)가 형성되어 있다. 배기구(90)의 하방에는 배기실(91)이 형성되어 있고, 당해 배기실(91)에는 배기관(92)을 개재하여 배기 장치(93)가 접속되어 있다. 따라서, 배기 장치(93)를 구동함으로써, 배기 유로(80) 및 배기구(90)를 거쳐 처리 용기(11) 내의 분위기를 배기하고, 처리 용기 내를 소정의 진공도까지 감압할 수 있다.
또한, 처리 용기(11)의 주위에는 당해 처리 용기(11)와 동심원 형상으로 링 자석(100)이 배치되어 있다. 링 자석(100)에 의해, 웨이퍼 척(10)과 상부 전극(42) 사이의 공간에 자장을 인가할 수 있다. 이 링 자석(100)은, 도시하지 않은 회전 기구에 의해 회전 가능하게 구성되어 있다.
또한, 플라즈마 처리 장치(1)에는 제어부(150)가 설치되어 있다. 제어부(150)는 예를 들면 컴퓨터이며, 메모리 등의 기억 장치인 프로그램 저장부(도시하지 않음)를 가지고 있다. 프로그램 저장부에는, 각 전원(30, 40) 또는 각 정합기(31, 41) 및 유량 조정 기구(74) 등을 제어하여, 플라즈마 처리 장치(1)를 동작시키기 위한 프로그램도 저장되어 있다. 예를 들면, 제어부(150)는 가스 공급부(72a)로부터 불소 함유 가스를 플라즈마 처리 공간(S)으로 공급하고, 웨이퍼(W)를 불소 함유 가스의 플라즈마를 이용하여 에칭하는 제어를 행한다. 또한, 예를 들면 제어부(150)는, 가스 공급부(72b)로부터 수소 함유 가스를 플라즈마 처리 공간(S)으로 공급하고, 플라즈마 처리 공간(S)에 표면을 대향시켜 배치된 부재(예를 들면 처리 용기(11), 전극판(51) 및 포커스 링(20) 등)에 대하여 웨이퍼(W)의 에칭 후에 부착한 니켈 함유물을 수소 함유 가스의 플라즈마를 이용하여 환원하는 제어를 행한다. 또한, 예를 들면 제어부(150)는, 가스 공급부(72c)로부터 산소 함유 가스를 플라즈마 처리 공간(S)으로 공급하고, 니켈 함유물이 환원되어 얻어진 니켈을 산소 함유 가스의 플라즈마를 이용하여 제거하는 제어를 행한다.
또한 상기의 프로그램은, 예를 들면 컴퓨터 판독 가능한 하드 디스크(HD), 플렉시블 디스크(FD), 콤팩트 디스크(CD), 마그넷 옵티컬 디스크(MO), 메모리 카드 등의 컴퓨터에 판독 가능한 기억 매체에 기록되어 있던 것이며, 그 기억 매체로부터 제어부(150)에 인스톨된 것이어도 된다.
이어서, 플라즈마 처리 장치(1)를 이용하여 에칭되는 웨이퍼(W)의 구성예에 대하여 설명한다. 도 2는 일실시예에 따른 플라즈마 처리 장치를 이용하여 에칭되는 웨이퍼의 구성예를 도시한 도이다. 도 2에 도시한 바와 같이, 웨이퍼(W)는 예를 들면 니켈 실리사이드막(D1), 질화 실리콘막(D2), 산화 실리콘막(D3), 질화 실리콘막(D4), 산화 실리콘막(D5), 레지스트막(D6) 및 게이트 전극(G1)을 포함한다.
니켈 실리사이드막(D1)은, 전계 효과 트랜지스터(FET : Field effect transistor)용의 소스·드레인 영역이 되는 하지막이다. 니켈 실리사이드막(D1)의 표면에는 질화 실리콘막(D2), 산화 실리콘막(D3), 질화 실리콘막(D4), 산화 실리콘막(D5) 및 레지스트막(D6)이 이 순으로 적층되어 있다. 또한 이 예에서는, 니켈 실리사이드막(D1)의 표면에, 질화 실리콘막(D2)이 형성된 예를 나타냈지만, 니켈 실리사이드막(D1)의 표면에 산화 실리콘막이 형성되어도 된다.
질화 실리콘막(D2) 및 질화 실리콘막(D4)은 에치·스톱막이다. 산화 실리콘막(D3) 및 산화 실리콘막(D5)은 층간 절연막이다. 레지스트막(D6)은 소정의 패턴이 형성된 마스크막이다. 질화 실리콘막(D2), 산화 실리콘막(D3), 질화 실리콘막(D4) 및 산화 실리콘막(D5)에는 레지스트막(D6)의 패턴에 대응한 FET용의 콘택트 홀(C1)이 에칭에 의해 복수 형성된다.
게이트 전극(G1)은 게이트 절연막(G11), 게이트 폴리 실리콘막(G12) 및 사이드 월 절연막(G13)을 포함한다.
그런데, 상술한 플라즈마 처리 장치(1)에서는, 웨이퍼(W)에 콘택트 홀(C1)을 개구하기 위하여, 레지스트막(D6)을 마스크로서 니켈 실리사이드막(D1)을 향해 웨이퍼(W)를 에칭한다. 플라즈마 처리 장치(1)에서는, 하지가 되는 니켈 실리사이드막(D1)을 향해 웨이퍼(W)를 에칭할 경우에, 콘택트 홀(C1)이 니켈 실리사이드막(D1)까지 도달하여, 니켈 실리사이드막(D1) 자체가 에칭되는 경우가 있다. 니켈 실리사이드막(D1) 자체가 에칭되면, 니켈 실리사이드막(D1)으로부터 발생한 니켈 함유물이, 플라즈마 처리 공간(S)에 표면을 대향시켜 배치된 부재(예를 들면 처리 용기(11), 전극판(51) 및 포커스 링(20) 등)에 대하여 부착한다. 플라즈마 처리 공간(S)에 표면을 대향시켜 배치된 부재에 니켈 함유물이 누적적으로 부착하면, 플라즈마 처리 공간(S) 내의 플라즈마 밀도가 변동하고, 그 결과, 웨이퍼(W)의 에칭 특성이 경시 열화(변화)될 우려가 있다. 이하, 이 점에 대하여 설명한다. 또한 이하의 설명에서는, 플라즈마 처리 공간(S)에 표면을 대향시켜 배치된 부재의 일례로서, 상부 전극(42)의 전극판(51)을 들어 설명하지만, 이에는 한정되지 않는다. 본 실시예는, 플라즈마 처리 공간(S)에 표면을 대향시켜 배치된 부재이면, 처리 용기(11) 및 포커스 링(20) 등의 다른 부재에 대해서도 동일하게 적용할 수 있다.
도 3은 상부 전극의 전극판에 니켈 함유물이 부착한 경우의 웨이퍼의 에칭 특성의 경시 열화(변화)의 메커니즘을 설명하기 위한 설명도이다. 도 3은 상부 전극(42)의 전극판(51)에 니켈 함유물이 부착한 상황에서, 에칭 처리용의 가스로서 O2 가스가 플라즈마 처리 공간(S)으로 공급되고, 플라즈마화된 상태를 도시하고 있다. 도 3에서 입자 모델(110)은, 전극판(51)에 부착한 니켈 함유물에 포함되는 니켈의 모델을 나타내고 있다. 또한 입자 모델(120)은, O2 가스에 포함되는 산소의 모델을 나타내고 있다. 또한 입자 모델(122)은, 플라즈마화된 O2 가스에 포함되는 산소 라디칼의 모델을 나타내고 있다. 또한, 입자 모델(124)은 플라즈마화된 O2 가스에 포함되는 전자의 모델을 나타내고 있다.
도 3에 도시한 바와 같이, 상부 전극(42)의 전극판(51)에 니켈 함유물이 부착한 상황에서, 플라즈마화된 O2 가스에 포함되는 산소 라디칼은, 니켈 함유물에 포함되는 니켈에 의해 불활성화된다. 즉, 입자 모델(122)로 나타낸 산소 라디칼은, 입자 모델(110)로 나타낸 니켈에 끌어당겨진다. 니켈 함유물은 이들 산소 라디칼과 반응하고, 예를 들면 니켈 산화물 Ni2O3 등으로서 전극판(51)에 퇴적한다. 따라서, 니켈 함유물이 부착한 상태에서의 플라즈마 처리 공간(S) 내의 플라즈마 밀도는, 니켈 함유물이 부착하고 있지 않은 상태에 비해 감소한다. 그 결과, 웨이퍼(W)를 향하는 산소 라디칼의 양이 적어져, 에칭 레이트 등의 웨이퍼(W)의 에칭 특성이 경시 열화(변화)된다. 또한 도 3에서는, 에칭 처리용의 가스로서 O2 가스가 플라즈마 처리 공간(S)으로 공급되는 예를 나타냈지만, O2 가스 이외의 다른 처리 가스가 플라즈마 처리 공간(S)으로 공급된 경우에도, 마찬가지로 웨이퍼(W)의 에칭 특성이 경시 열화(변화)되는 것이라고 상정된다. 또한, 플라즈마 생성용의 상부 전극(42)의 전극판(51)에 Ni2O3와 같은 금속 산화물이 누적적으로 퇴적하면, 평행 평판형 플라즈마 장치의 정전 용량이 변화하게 된다. 그 결과, 동일한 고주파 전력을 공급한 경우, 그 금속 산화막의 누적량에 의해 플라즈마 밀도가 변동하므로 웨이퍼(W)의 에칭 특성이 경시 열화(변화)된다.
이어서, 상부 전극(42)의 전극판(51)에 니켈 함유물이 부착하는 경우의 모델예에 대하여 설명한다. 도 4a 및 도 4b는, 상부 전극(42)의 전극판(51)에 니켈 함유물이 부착하는 모델예를 나타낸 도이다. 도 4a 및 도 4b에서는, 웨이퍼(W)가 에칭된 후에 전극판(51)에 대하여 니켈 함유물인 Ni2O3가 부착하는 예를 설명한다. 도 4a 및 도 4b에서, 분자 모델군(510)은 웨이퍼(W)가 에칭된 후에 전극판(51)에 부착한 니켈의 모델을 나타내고 있다.
본 실시예의 플라즈마 처리는, 먼저, 불소 함유 가스(예를 들면, C4F6 가스 또는 CH2F2 가스 및 O2 가스)를 플라즈마 처리 공간(S)으로 공급하고, 불소 함유 가스의 플라즈마를 이용하여 웨이퍼(W)를 에칭하는 제 1 공정을 실행한다. 예를 들면, 플라즈마 처리는 웨이퍼(W)에 콘택트 홀(C1)을 개구하기 위하여, 불소 함유 가스의 플라즈마를 이용하여, 레지스트막(D6)을 마스크로서 니켈 실리사이드막(D1)을 향해 웨이퍼(W)를 에칭한다. 이에 의해, 도 4a에 도시한 바와 같이, 전극판(51)의 표면에는 에칭된 웨이퍼(W)의 니켈 실리사이드막(D1)으로부터 발생한 니켈 함유물인 Ni(분자 모델군(510))가 부착한다. 이 때문에, 제 1 공정은 예를 들면 「에칭 공정」이라 할 수 있다.
또한, 도 4b에서 분자 모델군(530)은 수소의 모델을 나타내고 있다.
에칭 공정은 이하의 화학 반응식(1)으로 개념적으로 나타내진다. 여기서, H*는 수소 라디칼, CF*는 CF 라디칼을 나타낸다.
NiSi ＋ H* ＋ CF* → Ni ＋ SiH4 ＋ CF* ··· (1)
이와 같이 도 4b와 같이 Ni가 전극판(51)에 부착하고, 이들이 에칭 공정에 포함되는 O2 가스의 라디칼에 의해 산화되어 Ni2O3로서 퇴적한다. 이 퇴적하는 공정은, 이하의 화학 반응식(2)으로 나타내진다. 여기서 O*는 산소 라디칼을 나타낸다.
Ni ＋ O* → Ni2O3 ··· (2)
이어서, 웨이퍼(W)가 에칭된 후에 전극판(51)에 대하여 니켈 함유물인 Ni2O3가 부착한 경우의 플라즈마 처리의 모델예를 설명한다. 도 5a ~ 도 5c는 본 실시예에 따른 플라즈마 처리의 모델예를 도시한 도이다. 도 5a ~ 도 5c에서는, 웨이퍼(W)가 에칭된 후에 전극판(51)에 대하여 니켈 함유물인 Ni2O3가 부착하는 예를 설명한다. 도 5a ~ 도 5c에서 분자 모델군(610)은, 웨이퍼(W)가 에칭된 후에 전극판(51)에 부착한 Ni2O3에 포함되는 니켈의 모델을 나타내고 있다. 또한 도 5a ~ 도 5c에서 분자 모델군(620)은, 웨이퍼(W)가 에칭된 후에 전극판(51)에 부착한 Ni2O3에 포함되는 산소의 모델을 나타내고 있다.
본 실시예의 플라즈마 처리는, 우선, 불소 함유 가스(예를 들면, C4F6 가스 또는 CH2F2 가스 및 O2)를 플라즈마 처리 공간(S)으로 공급하고, 불소 함유 가스의 플라즈마를 이용하여 웨이퍼(W)를 에칭하는 제 1 공정을 실행한다. 예를 들면, 플라즈마 처리는 웨이퍼(W)에 콘택트 홀(C1)을 개구하기 위하여, 불소 함유 가스의 플라즈마를 이용하여, 레지스트막(D6)을 마스크로서 니켈 실리사이드막(D1)을 향해 웨이퍼(W)를 에칭한다. 이에 의해, 도 5a에 도시한 바와 같이, 전극판(51)의 표면에는, 에칭된 웨이퍼(W)의 니켈 실리사이드막(D1)으로부터 발생한 니켈 함유물인 Ni2O3(분자 모델군(610) 및 분자 모델군(620))가 부착한다. 이 때문에, 제 1 공정은 예를 들면 '에칭 공정'이라 할 수 있다.
또한 도 5b에서, 분자 모델군(630)은 질소의 모델을 나타내고 있다. 또한 도 5b에서, 분자 모델군(640)은 수소의 모델을 나타내고 있다.
본 실시예의 플라즈마 처리는, 수소 함유 가스(예를 들면, H2 가스)와 질소 함유 가스(예를 들면, N2 가스, NH3 가스 및 N2H2 가스 중 적어도 어느 하나의 가스)를 플라즈마 처리 공간(S)으로 공급하고, 전극판(51)에 대하여 제 1 공정 후에 부착한 Ni2O3를 수소 함유 가스 및 질소 함유 가스의 플라즈마를 이용하여 환원하는 제 2 공정을 실행한다. 이에 의해, 도 5b에 도시한 바와 같이, 전극판(51)의 표면에서의 Ni2O3를 수소 함유 가스 및 질소 함유 가스의 플라즈마가 환원시켜, NH3OH 가스가 발생하고, 전극판(51)의 표면에서의 Ni2O3로부터 산소가 이탈한다. 그리고, 전극판(51)의 표면에서는, Ni2O3로부터 산소가 이탈하고 니켈이 잔존한다. 이 때문에, 제 2 공정은 예를 들면 '환원 공정'이라 할 수 있다. 환원 공정은 이하의 화학 반응식(3)으로 나타내진다. 여기서 수소 함유 가스의 일례로서 H2 가스를 이용하고 있지만, CH3F 가스, CH2F2 가스, CHF3 가스, NH3 가스 및 N2H2 가스 중 적어도 어느 하나의 가스여도 된다.
Ni2O3 ＋ N2 ＋ H2 → Ni ＋ NH3OH ··· (3)
또한, 도 5c에서 분자 모델군(650)은 탄소의 모델을 나타내고 있다. 또한 도 5c에서, 분자 모델군(660)은 산소의 모델을 나타내고 있다.
본 실시예의 플라즈마 처리는, 산소 함유 가스(예를 들면, CO2 가스)를 플라즈마 처리 공간(S)으로 공급하고, 제 2 공정에 의해 Ni2O3가 환원되어 얻어진 니켈을 산소 함유 가스의 플라즈마를 이용하여 제거하는 제 3 공정을 실행한다. 이에 의해, 도 5c에 도시한 바와 같이, 전극판(51)의 표면에 잔존한 니켈과 산소 함유 가스의 플라즈마가 화학적으로 반응하여 착체 가스인 Ni(CO)4 가스가 발생하고, 전극판(51)의 표면으로부터 니켈이 제거된다. 이 때문에 제 3 공정은, 예를 들면 '제거 공정'이라 할 수 있다. 제거 공정은 이하의 화학 반응식(4)으로 나타내진다.
Ni ＋ CO2 → Ni2O3 ＋ Ni(CO)4 ··· (4)
이상과 같이, 본 실시예의 플라즈마 처리 및 플라즈마 처리 장치(1)는, 제 1 공정에서 불소 함유 가스를 플라즈마 처리 공간(S)으로 공급하고, 불소 함유 가스의 플라즈마를 이용하여 웨이퍼(W)를 에칭한다. 그리고, 본 실시예의 플라즈마 처리 및 플라즈마 처리 장치(1)는, 제 2 공정에서 수소 함유 가스를 플라즈마 처리 공간(S)으로 공급하고, 전극판(51)에 대하여 제 1 공정 후에 부착한 니켈 함유물을 수소 함유 가스의 플라즈마를 이용하여 환원함으로써, 전극판(51)의 표면에 니켈을 잔존시킨다. 그리고, 본 실시예의 플라즈마 처리 및 플라즈마 처리 장치(1)는, 제 3 공정에서 산소 함유 가스를 플라즈마 처리 공간(S)으로 공급하고, 제 2 공정에 의해 니켈 함유물이 환원되어 얻어진 니켈을 산소 함유 가스의 플라즈마를 이용하여 제거함으로써, 착체 가스인 Ni(CO)4 가스를 발생시킨다. 이 때문에, 본 실시예에 따르면, 에칭 시에 웨이퍼(W)로부터 발생한 니켈 함유물이 플라즈마 처리 공간(S)에 대면하는 각종 부재에 부착한 경우에도, 각종 부재로부터 니켈 함유물을 적절히 제거할 수 있으므로, 플라즈마 처리 공간 내의 플라즈마 밀도의 변동을 억제할 수 있다. 그 결과, 본 실시예에 따르면, 웨이퍼(W)의 에칭 특성의 경시 열화(변화)를 억제할 수 있다.
또한, 본 실시예의 플라즈마 처리 및 플라즈마 처리 장치(1)는, 제 2 공정에서 수소 함유 가스와 질소 함유 가스를 플라즈마 처리 공간(S)으로 공급하고, 전극판(51)에 대하여 제 1 공정 후에 부착한 니켈 함유물을 수소 함유 가스 및 질소 함유 가스의 플라즈마를 이용하여 환원할 수도 있다. 이 때문에, 본 실시예에 따르면, 플라즈마 처리 공간(S)에 대면하는 각종 부재에 부착한 니켈 함유물에 Ni2O3가 포함될 경우에도, Ni2O3로부터 니켈을 적절히 환원할 수 있다.
이어서, 본 실시예의 플라즈마 처리의 실험예에 대하여 설명한다. 도 6은 실험예의 플라즈마 처리의 순서도를 나타낸 도이다.
먼저, 실험예의 플라즈마 처리에서는 에칭 공정을 실행한다(단계(S101)). 구체적으로, 제어부(150)는 유량 조정 기구(74a) 등을 제어하여, C4F6 가스 또는 CH2F2 가스 및 O2 가스를 플라즈마 처리 공간(S)으로 공급한다. 그리고, 제어부(150)는 제 1 고주파 전원(30) 및 제 2 고주파 전원(40)을 제어하여, C4F6 가스 또는 CH2F2 가스 및 O2 가스를 플라즈마화시키고, C4F6 가스 또는 CH2F2 가스 및 O2 가스의 플라즈마를 이용하여 웨이퍼(W)를 에칭한다.
이어서, 실험예의 플라즈마 처리에서는, 수소 함유 가스 및 질소 함유 가스를 이용한 환원 공정을 실행한다(단계(S102)). 구체적으로 제어부(150)는 유량 조정 기구(74b, 74d) 등을 제어하여, H2 가스 / N2 가스를 50 / 300 sccm의 비율로 플라즈마 처리 공간(S)으로 공급한다. 그리고, 제어부(150)는 제 1 고주파 전원(30) 및 제 2 고주파 전원(40)을 제어하여, H2 가스 / N2 가스를 플라즈마화시키고, 플라즈마 처리 공간(S)에 대면하는 전극판(51)에 대하여 부착한 Ni2O3를 H2 가스 / N2 가스의 플라즈마를 이용하여 환원한다.
이어서, 실험예의 플라즈마 처리에서는 제거 공정을 실행한다(단계(S103)). 구체적으로 제어부(150)는 유량 조정 기구(74c) 등을 제어하여, CO2 가스를 플라즈마 처리 공간(S)으로 공급한다. 그리고, 제어부(150)는 제 1 고주파 전원(30) 및 제 2 고주파 전원(40)을 제어하여, CO2 가스를 플라즈마화시키고, Ni2O3가 환원되어 얻어진 니켈을 CO2 가스의 플라즈마를 이용하여 제거한다.
실험예의 플라즈마 처리에 의하면, 에칭 공정을 행함으로써 웨이퍼(W)를 에칭하고, 이 후 환원 공정을 행함으로써 전극판(51)에 부착한 Ni2O3를 환원하여 전극판(51)의 표면에 니켈을 잔존시키고, 이 후 제거 공정을 행함으로써 착체 가스인 Ni(CO)4 가스로서 니켈을 제거할 수 있다. 이 때문에, 실험예의 플라즈마 처리에 의하면, 에칭 시에 웨이퍼(W)로부터 발생한 니켈 함유물이 전극판(51)에 부착한 경우에도, 니켈 함유물에 포함되는 Ni2O3를 효율 좋게 제거할 수 있으므로, 플라즈마 처리 공간(S) 내의 플라즈마 밀도의 변동을 억제할 수 있다. 그 결과, 웨이퍼(W)의 에칭 특성의 경시 변동을 억제할 수 있다. 또한 실험예에서는, 에칭 공정을 실행한 후에 수소 함유 가스 및 질소 함유 가스를 이용한 환원 공정과 제거 공정의 세트를 1 회 실행하는 예를 나타냈지만, 에칭 공정을 실행한 후에 수소 함유 가스 및 질소 함유 가스를 이용한 환원 공정과 제거 공정의 세트를 2 회 이상 반복하여 실행해도 된다.
이어서, 본 실시예의 플라즈마 처리 방법에 따른 효과에 대하여 설명한다. 도 7은 본 실시예의 플라즈마 처리 방법에 따른 효과를 설명하기 위한 도(그 1)이다. 도 7에서는, 본 실시예의 플라즈마 처리를 이용한 경우의 웨이퍼(W)의 Vpp의 변동을 나타내고 있다. Vpp는, 웨이퍼(W)의 표면에서의 고주파 전력의 전압값의 최대값과 최소값의 차이다. 도 7에서 종축은 웨이퍼(W)의 Vpp(V)를 나타내고, 횡축은 웨이퍼(W)의 Vpp를 계측한 일자를 나타내고 있다. 이 Vpp(V)는 고주파 전력에 의한 플라즈마 밀도와 상관이 있는 것을 알 수 있고, 이 Vpp(V)의 변동이 즉 플라즈마 밀도의 변동이라고 할 수 있다.
도 7에서 그래프군(710)은, 본 실시예의 플라즈마 처리를 이용하지 않고 웨이퍼(W)에 대하여 O2 가스를 이용한 드라이 클리닝(DC : Dry Cleaning) 처리를 실행한 경우의, 웨이퍼(W)의 Vpp와 일자의 관계를 나타낸 그래프이다. 그래프군(720)은, DC 처리를 실행한 후에 본 실시예의 플라즈마 처리를 실행한 경우의, 웨이퍼(W)의 Vpp와 일자의 관계를 나타낸 그래프이다.
그래프군(710)에 나타낸 바와 같이, 본 실시예의 플라즈마 처리를 이용하지 않고 DC 처리를 실행한 경우에는, 웨이퍼(W)의 Vpp가 일자의 경과에 수반하여 감소했다. 이는, 에칭 시에 웨이퍼(W)의 니켈 실리사이드막(D1)으로부터 발생한 니켈 함유물이, 플라즈마 처리 공간(S)에 대면하는 각종 부재에 누적적으로 부착하여 플라즈마 처리 공간(S) 내의 플라즈마 밀도가 변동했기 때문이라고 상정된다.
이에 대하여, 본 실시예의 플라즈마 처리를 이용한 경우에는, 환원 공정 및 제거 공정을 행함으로써 전극판(51)에 부착한 니켈 함유물을 제거한다. 그 결과, 그래프군(720)에 나타낸 바와 같이, 웨이퍼(W)의 Vpp는, 웨이퍼(W)의 Vpp의 계측을 개시한 일자 '3 / 1'에 대응하는 Vpp와 비교하여, 동등해지는 정도까지 회복했다. 이는, 에칭 시에 웨이퍼(W)의 니켈 실리사이드막(D1)으로부터 발생한 니켈 함유물이 플라즈마 처리 공간(S)에 대면하는 각종 부재에 부착한 경우라도, 각종 부재로부터 니켈 함유물이 적절히 제거되었기 때문이라고 상정된다.
도 8은 본 실시예의 플라즈마 처리 방법에 따른 효과를 설명하기 위한 도(그 2)이다. 도 8에서 횡축은, 플라즈마 처리 장치(1)로 반입된 웨이퍼(W)의 로트 번호를 나타내고, 종축은 웨이퍼(W)의 Vpp(V)를 나타내고 있다.
도 8에서 그래프(810)는, 본 실시예의 플라즈마 처리를 이용하지 않고 DC 처리를 실행한 경우의, 웨이퍼(W)의 Vpp와 웨이퍼(W)의 로트 번호의 관계를 나타낸 그래프이다. 그래프(820)는, 본 실시예의 플라즈마 처리를 실행한 경우의, 웨이퍼(W)의 Vpp와 웨이퍼(W)의 로트 번호의 관계를 나타낸 그래프이다.
그래프(810)와 그래프(820)를 비교하면, 본 실시예의 플라즈마 처리 방법을 실행한 경우의 웨이퍼(W)의 Vpp의 감소폭은, DC 처리를 실행한 경우와 비교하여 작아졌다. 이 예에서는, 본 실시예의 플라즈마 처리 방법을 실행한 경우의 웨이퍼(W)의 Vpp의 감소폭은, DC 처리를 실행한 경우의 웨이퍼(W)의 Vpp의 감소폭과 비교하여 72 % 작아졌다. 이는, 본 실시예의 플라즈마 처리를 실행한 경우에는, 에칭 시에 웨이퍼(W)의 니켈 실리사이드막(D1)으로부터 발생한 니켈 함유물이 플라즈마 처리 공간(S)에 대면하는 각종 부재에 부착한 경우라도, 각종 부재로부터 니켈 함유물이 적절히 제거되었기 때문이라고 상정된다.
1 : 플라즈마 처리 장치
11 : 처리 용기
20 : 포커스 링
30 : 제 1 고주파 전원
40 : 제 2 고주파 전원
42 : 상부 전극
51 : 전극판
52 : 전극 지지체
72 : 처리 가스 공급원
72a, 72b, 72c, 72d : 가스 공급부
74a, 74b, 74c, 74d : 유량 조정 기구
150 : 제어부
D1 : 니켈 실리사이드막
D2, D4 : 질화 실리콘막
D3, D5 : 산화 실리콘막
W : 웨이퍼

Claims (19)

  1. 플라즈마 처리 장치에서의 플라즈마 처리 방법으로서,
    불소 함유 가스를 플라즈마 처리 공간으로 공급하여 플라즈마를 생성하고, 니켈 실리사이드막의 표면에 산화 실리콘막 및 질화 실리콘막 중 적어도 하나가 형성된 피처리 기판을 상기 불소 함유 가스의 플라즈마를 이용하여 에칭하는 제 1 공정과,
    수소 함유 가스를 상기 플라즈마 처리 공간으로 공급하여 플라즈마를 생성하고, 상기 플라즈마 처리 공간에 표면을 대향시켜 배치된 부재에 대하여 상기 제 1 공정 후에 부착한 니켈 함유물을 상기 수소 함유 가스의 플라즈마를 이용하여 환원하는 제 2 공정과,
    CO2 가스를 상기 플라즈마 처리 공간으로 공급하여 플라즈마를 생성하고, 상기 제 2 공정에 의해 상기 니켈 함유물이 환원되어 얻어진 니켈을 상기 CO2 가스의 플라즈마를 이용하여 제거하는 제 3 공정을 포함하고,
    상기 제 2 및 제 3 공정을 행함으로써, 상기 플라즈마 처리 공간에 표면을 대향시켜 배치된 부재 상의 니켈 함유물을 제거하여, 상기 피처리 기판의 Vpp의 변동을 억제하는 것을 특징으로 하는 플라즈마 처리 방법.
  2. 제 1 항에 있어서,
    상기 제 2 공정 및 상기 제 3 공정을 적어도 2 회 반복하여 실행하는 것을 특징으로 하는 플라즈마 처리 방법.
  3. 제 1 항에 있어서,
    상기 제 2 공정은, 상기 수소 함유 가스와 질소 함유 가스로 행하는 것을 특징으로 하는 플라즈마 처리 방법.
  4. 제 3 항에 있어서,
    상기 질소 함유 가스는 N2 가스, NH3 가스 및 N2H2 가스 중 적어도 하나의 가스인 것을 특징으로 하는 플라즈마 처리 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 수소 함유 가스는 H2 가스, CH3F 가스, CH2F2 가스, CHF3 가스, NH3 가스 및 N2H2 가스 중 적어도 하나의 가스인 것을 특징으로 하는 플라즈마 처리 방법.
  6. 삭제
  7. 니켈 실리사이드막의 표면에 산화 실리콘막 및 질화 실리콘막 중 적어도 하나가 형성된 피처리 기판이 배치되는 플라즈마 처리 공간을 구획 형성하는 처리 용기와,
    불소 함유 가스를 상기 플라즈마 처리 공간으로 공급하는 제 1 가스 공급부와,
    수소 함유 가스를 상기 플라즈마 처리 공간으로 공급하는 제 2 가스 공급부와,
    CO2 가스를 상기 플라즈마 처리 공간으로 공급하는 제 3 가스 공급부와,
    상기 제 1 가스 공급부로부터 상기 불소 함유 가스를 상기 플라즈마 처리 공간으로 공급하여 플라즈마를 생성하고, 상기 불소 함유 가스의 플라즈마를 이용하여 상기 피처리 기판을 에칭하는 제 1 공정과, 상기 제 2 가스 공급부로부터 상기 수소 함유 가스를 상기 플라즈마 처리 공간으로 공급하여 플라즈마를 생성하고, 상기 플라즈마 처리 공간에 표면을 대향시켜 배치된 부재에 대하여 상기 제 1 공정 후에 부착한 니켈 함유물을 상기 수소 함유 가스의 플라즈마를 이용하여 환원하는 제 2 공정과, 상기 제 3 가스 공급부로부터 상기 CO2 가스를 상기 플라즈마 처리 공간으로 공급하여 플라즈마를 생성하고, 상기 제 2 공정에 의해 상기 니켈 함유물이 환원되어 얻어진 니켈을 상기 CO2 가스의 플라즈마를 이용하여 제거하는 제 3 공정을 실행하고, 상기 제 2 및 제 3 공정을 행함으로써, 상기 플라즈마 처리 공간에 표면을 대향시켜 배치된 부재 상의 니켈 함유물을 제거하여, 상기 피처리 기판의 Vpp의 변동을 억제하는 제어부를 구비하고,
    상기 제 2 및 제 3 공정을 행함으로써, 상기 플라즈마 처리 공간에 표면을 대향시켜 배치된 부재 상의 니켈 함유물을 제거하고, 상기 피처리 기판의 Vpp의 변동을 억제하는 것을 특징으로 하는 플라즈마 처리 장치.
  8. 플라즈마 처리 장치에서의 플라즈마 처리 방법으로서,
    상기 플라즈마 처리 장치의 플라즈마 처리 공간에 배치된 피처리 기판에 니켈막과, 산화 실리콘막 및 질화 실리콘막 중 적어도 하나가 형성되고, 상기 플라즈마 처리 공간으로 불소 함유 가스를 공급하여 상기 불소 함유 가스의 플라즈마를 생성하고, 상기 불소 함유 가스의 플라즈마를 이용하여 상기 산화 실리콘막 및 상기 질화 실리콘막 중 적어도 하나를 에칭하는 제 1 공정과,
    상기 제 1 공정에 의해, 플라즈마 처리 공간에 표면을 대향시켜 배치된 부재 상에 니켈 함유물이 부착됨으로써 상기 피처리 기판의 Vpp가 변동되고, 상기 플라즈마 처리 공간에 수소 함유 가스를 공급하여 상기 수소 함유 가스의 플라즈마를 생성하고, 상기 수소 함유 가스의 플라즈마를 이용하여 상기 부재 상에 부착된 상기 니켈 함유물을 환원하는 (a) 공정과,
    상기 플라즈마 처리 공간에 CO2 가스를 공급하여 상기 CO2 가스의 플라즈마를 생성하고, 상기 CO2 가스의 플라즈마를 이용하여 상기 부재상에 부착된 상기 니켈 함유물을 제거함으로써 상기 피처리 기판의 Vpp의 변동을 억제하는 (b) 공정
    을 포함하는 플라즈마 처리 방법.
  9. 제 8 항에 있어서,
    상기 (a) 공정과 상기 (b) 공정을 적어도 2 회 반복하여 실행하는 것을 특징으로 하는 플라즈마 처리 방법.
  10. 제 8 항에 있어서,
    상기 (a) 공정은 상기 수소 함유 가스와 질소 함유 가스로 행하는 것을 특징으로 플라즈마 처리 방법.
  11. 제 8 항에 있어서,
    상기 수소 함유 가스는 H2 가스, CH3F 가스, CH2F2 가스, CHF3 가스, NH3 가스 및 N2H2 가스 중 적어도 하나의 가스인 것을 특징으로 하는 플라즈마 처리 방법.
  12. 제 10 항에 있어서,
    상기 질소 함유 가스는 N2 가스, NH3 가스 및 N2H2 가스 중 적어도 하나의 가스인 것을 특징으로 하는 플라즈마 처리 방법.
  13. 삭제
  14. 제 8 항에 있어서,
    상기 니켈 함유물은 NiSi인 것을 특징으로 하는 플라즈마 처리 방법.
  15. 제 10 항에 있어서,
    상기 수소 함유 가스는 H2 가스, CH3F 가스, CH2F2 가스, CHF3 가스, NH3 가스 및 N2H2 가스 중 적어도 하나의 가스인 것을 특징으로 하는 플라즈마 처리 방법.
  16. 플라즈마 처리 장치에서의 플라즈마 처리 방법으로서,
    불소 함유 가스를 플라즈마 처리 공간으로 공급하여 플라즈마를 생성하고, 금속 실리사이드막의 표면에 산화 실리콘막 및 질화 실리콘막 중 적어도 하나가 형성된 피처리 기판을 상기 불소 함유 가스의 플라즈마를 이용하여 에칭하는 제 1 공정과,
    수소 함유 가스를 상기 플라즈마 처리 공간으로 공급하여 플라즈마를 생성하고, 상기 플라즈마 처리 공간에 표면을 대향시켜 배치된 부재에 대하여 상기 제 1 공정 후에 부착된 금속 함유물을 상기 수소 함유 가스의 플라즈마를 이용하여 환원하는 제 2 공정과,
    CO2 가스를 상기 플라즈마 처리 공간으로 공급하여 플라즈마를 생성하고, 상기 제 2 공정에 의해 상기 금속 함유물이 환원되어 얻어진 금속을 상기 CO2 가스의 플라즈마를 이용하여 제거하는 제 3 공정을 포함하고,
    상기 제 2 및 제 3 공정을 실행함으로써, 상기 플라즈마 처리 공간에 표면을 대향시켜 배치된 부재상의 금속 함유물을 제거하여, 상기 피처리 기판의 Vpp의 변동을 억제하는 것을 특징으로 하는 플라즈마 처리 방법.
  17. 제 16 항에 있어서,
    상기 제 2 공정과 상기 제 3 공정을 적어도 2 회 반복하여 실행하는 것을 특징으로 하는 플라즈마 처리 방법.
  18. 플라즈마 처리 장치에서의 플라즈마 처리 방법으로서,
    상기 플라즈마 처리 장치의 플라즈마 처리 공간에 금속 실리콘막과, 산화 실리콘막 및 질화 실리콘막 중 적어도 하나가 형성된 피처리 기판을 준비하는 공정과,
    상기 플라즈마 처리 공간으로 불소 함유 가스를 공급하여 상기 불소 함유 가스의 플라즈마를 생성하고, 상기 불소 함유 가스의 플라즈마를 이용하여 상기 산화 실리콘막 및 상기 질화 실리콘막 중 적어도 하나를 에칭하는 공정과,
    상기 플라즈마 처리 공간에 표면을 대향시켜 배치된 부재 상에 금속 함유물을 부착시킴으로써 상기 피처리 기판의 Vpp가 변동되는 공정과,
    상기 플라즈마 처리 공간에 수소 함유 가스를 공급하여 상기 수소 함유 가스의 플라즈마를 생성하고, 상기 수소 함유 가스의 플라즈마를 이용하여 상기 부재 상에 부착된 상기 금속 함유물을 환원하는 (a) 공정과,
    상기 플라즈마 처리 공간에 CO2 가스를 공급하여 상기 CO2 가스의 플라즈마를 생성하고, 상기 CO2 가스의 플라즈마를 이용하여 상기 부재상에 부착된 상기 금속 함유물을 제거함으로써 상기 피처리 기판의 Vpp의 변동을 억제하는 (b) 공정
    을 포함하는 플라즈마 처리 방법.
  19. 제 18 항에 있어서,
    상기 (a) 공정과 상기 (b) 공정을 적어도 2 회 반복하여 실행하는 것을 특징으로 하는 플라즈마 처리 방법.
KR1020157005121A 2012-08-29 2013-08-27 플라즈마 처리 방법 및 플라즈마 처리 장치 KR102104867B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012189063A JP6063181B2 (ja) 2012-08-29 2012-08-29 プラズマ処理方法、及びプラズマ処理装置
JPJP-P-2012-189063 2012-08-29
US201261696435P 2012-09-04 2012-09-04
US61/696,435 2012-09-04
PCT/JP2013/072893 WO2014034674A1 (ja) 2012-08-29 2013-08-27 プラズマ処理方法、及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
KR20150048135A KR20150048135A (ko) 2015-05-06
KR102104867B1 true KR102104867B1 (ko) 2020-04-28

Family

ID=50183486

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157005121A KR102104867B1 (ko) 2012-08-29 2013-08-27 플라즈마 처리 방법 및 플라즈마 처리 장치

Country Status (7)

Country Link
US (2) US9209041B2 (ko)
EP (1) EP2879167B1 (ko)
JP (1) JP6063181B2 (ko)
KR (1) KR102104867B1 (ko)
CN (1) CN104603917B (ko)
TW (1) TWI593012B (ko)
WO (1) WO2014034674A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11469085B2 (en) * 2016-12-27 2022-10-11 Evatec Ag Vacuum plasma workpiece treatment apparatus
WO2019216092A1 (ja) * 2018-05-08 2019-11-14 ソニーセミコンダクタソリューションズ株式会社 酸化物半導体膜のエッチング方法および酸化物半導体加工物ならびに電子デバイス
WO2019235196A1 (ja) * 2018-06-08 2019-12-12 株式会社アルバック 酸化膜除去方法、および、酸化膜除去装置
JP7190938B2 (ja) * 2019-02-27 2022-12-16 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001335937A (ja) * 2000-05-29 2001-12-07 Mitsubishi Heavy Ind Ltd 金属汚染低減方法及びプラズマ装置の再生方法
JP2002313727A (ja) * 2000-11-20 2002-10-25 Tokyo Electron Ltd 半導体製造装置のクリーニング方法
JP2006261216A (ja) * 2005-03-15 2006-09-28 Matsushita Electric Ind Co Ltd 半導体装置の形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3801366B2 (ja) * 1998-09-17 2006-07-26 株式会社日立製作所 プラズマエッチング処理装置のクリーニング方法
JP2001053008A (ja) * 1999-08-04 2001-02-23 Applied Materials Inc 半導体製造装置のクリーニング方法
US7452823B2 (en) * 2005-03-08 2008-11-18 Tokyo Electron Limited Etching method and apparatus
CN102148217A (zh) * 2005-06-20 2011-08-10 国立大学法人东北大学 层间绝缘膜、布线结构以及它们的制造方法
DE102005030584B4 (de) * 2005-06-30 2010-11-25 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Nickelsilizid durch Abscheiden von Nickel aus einem gasförmigen Vorstufenmaterial
JP2010080798A (ja) 2008-09-29 2010-04-08 Renesas Technology Corp 半導体集積回路装置および半導体集積回路装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001335937A (ja) * 2000-05-29 2001-12-07 Mitsubishi Heavy Ind Ltd 金属汚染低減方法及びプラズマ装置の再生方法
JP2002313727A (ja) * 2000-11-20 2002-10-25 Tokyo Electron Ltd 半導体製造装置のクリーニング方法
JP2006261216A (ja) * 2005-03-15 2006-09-28 Matsushita Electric Ind Co Ltd 半導体装置の形成方法

Also Published As

Publication number Publication date
CN104603917B (zh) 2018-04-17
KR20150048135A (ko) 2015-05-06
JP6063181B2 (ja) 2017-01-18
US9209041B2 (en) 2015-12-08
WO2014034674A1 (ja) 2014-03-06
TW201423861A (zh) 2014-06-16
US20150221522A1 (en) 2015-08-06
US9953862B2 (en) 2018-04-24
CN104603917A (zh) 2015-05-06
JP2014049496A (ja) 2014-03-17
EP2879167A1 (en) 2015-06-03
TWI593012B (zh) 2017-07-21
US20160315005A1 (en) 2016-10-27
EP2879167A4 (en) 2016-03-09
EP2879167B1 (en) 2019-10-09

Similar Documents

Publication Publication Date Title
US9443701B2 (en) Etching method
KR102114922B1 (ko) 플라즈마 처리 방법
US9911607B2 (en) Method of processing target object
TW202004911A (zh) 膜之蝕刻方法及電漿處理裝置
US20160293439A1 (en) Etching method
US20200144068A1 (en) Etching method
KR102104867B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US20210025060A1 (en) Apparatus for processing substrate
CN109417029B (zh) 对被处理体进行处理的方法
KR20230129345A (ko) 플라즈마 처리 장치 및 에칭 방법
TW201703098A (zh) 上部電極之表面處理方法、電漿處理裝置及上部電極
JP7418632B2 (ja) プラズマ処理装置
JP2023118883A (ja) プラズマ処理装置
TWI758464B (zh) 含矽間隔物的選擇性形成
JP2015050433A (ja) プラズマ処理方法
JP7309799B2 (ja) エッチング方法及びプラズマ処理装置
JP2016039355A (ja) 基板処理装置及び基板処理方法
JP2022074000A5 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant