CN104603917A - 等离子体处理方法和等离子体处理装置 - Google Patents

等离子体处理方法和等离子体处理装置 Download PDF

Info

Publication number
CN104603917A
CN104603917A CN201380045527.XA CN201380045527A CN104603917A CN 104603917 A CN104603917 A CN 104603917A CN 201380045527 A CN201380045527 A CN 201380045527A CN 104603917 A CN104603917 A CN 104603917A
Authority
CN
China
Prior art keywords
gas
plasma processing
plasma
processing space
containing gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380045527.XA
Other languages
English (en)
Other versions
CN104603917B (zh
Inventor
原田彰俊
林彦廷
陈智轩
谢如嘉
米田滋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN104603917A publication Critical patent/CN104603917A/zh
Application granted granted Critical
Publication of CN104603917B publication Critical patent/CN104603917B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本实施方式的等离子体处理方法首先实施蚀刻工序：向等离子体处理空间供给含氟气体，使用含氟气体的等离子体对在硅化镍膜的表面形成有氧化硅膜或氮化硅膜的被处理基板，进行蚀刻(步骤S101)。接着，等离子体处理方法实施还原工序：向等离子体处理空间供给含氢气体，使用含氢气体的等离子体对蚀刻工序后附着于表面面向等离子体处理空间而配置的部件的含镍物进行还原(步骤S102)。接着，等离子体处理方法实施去除工序：向等离子体处理空间供给含氧气体，使用含氧气体的等离子体将含镍物通过还原工序而被还原得到的镍去除(步骤S103)。

Description

等离子体处理方法和等离子体处理装置
技术领域
本发明的各个技术方案和实施方式涉及等离子体处理方法和等离子体处理装置。
背景技术
在半导体的制造工艺中，广泛地采用等离子体处理装置用于实施以薄膜的堆积或蚀刻等为目的的等离子体处理。作为等离子体处理装置，可列举出例如用于进行薄膜的堆积处理的等离子体CVD(Chemical Vapor Deposition：化学气相沉积)装置、用于进行蚀刻处理的等离子体蚀刻装置等。
等离子体处理装置具备例如：划定等离子体处理空间的处理容器、在处理容器内设置被处理基板的试样台、以及用于向处理室内导入等离子体反应所需的处理气体的气体供给系统等。另外，为了将处理室内的处理气体等离子体化，等离子体处理装置具备：供给微波、RF波等电磁能量的等离子体生成机构、以及用于向试验台施加偏压且将等离子体中的离子向着设置于试样台上的被处理基板加速的偏压施加机构等。
然而已知，等离子体处理装置中，在场效应晶体管(FET：Field effecttransistor)用的接触孔开口时，对硅化物膜的表面形成有氧化硅膜或氮化硅膜的被处理基板进行蚀刻。关于该点，例如专利文献1公开了：将硅化镍膜的表面形成有氧化硅膜或氮化硅膜的被处理基板配置于等离子体处理空间，面向作为基底的硅化镍膜蚀刻被处理基板。
现有技术文献
专利文献
专利文献1：日本特开2010-80798号公报
发明内容
发明要解决的问题
然而，现有技术中存在如下问题：有被处理基板的蚀刻特性经时劣化(变化)的担心。即，现有技术中，面向作为基底的硅化镍膜对被处理基板进行蚀刻的情况下，有时硅化镍膜自身被蚀刻。因此，现有技术中有如下担心：由被蚀刻的硅化镍膜产生的含镍物累积附着于面向等离子体处理空间的各种部件上，等离子体处理空间内的等离子体密度变化，结果被处理基板的蚀刻特性经时劣化(变化)。
用于解决问题的方案
本发明的一个技术方案的等离子体处理方法为等离子体处理装置中的等离子体处理方法。等离子体处理方法包括：第1工序、第2工序和第3工序。第1工序：向等离子体处理空间供给含氟气体，使用前述含氟气体的等离子体对在硅化镍膜的表面形成有氧化硅膜或氮化硅膜的被处理基板，进行蚀刻。第2工序：向前述等离子体处理空间供给含氢气体，使用前述含氢气体的等离子体对前述第1工序后附着于表面面向前述等离子体处理空间而配置的部件的含镍物进行还原。第3工序：向前述等离子体处理空间供给含氧气体，使用前述含氧气体的等离子体将前述含镍物通过前述第2工序而被还原得到的镍去除。
发明的效果
根据本发明的各个技术方案和实施方式，实现能够抑制被处理基板的蚀刻特性的经时劣化(变化)的等离子体处理方法和等离子体处理装置。
附图说明
图1是表示一个实施方式的等离子体处理装置的结构概略的纵向剖视图。
图2是表示使用一个实施方式的等离子体处理装置进行蚀刻的晶圆的结构例的图。
图3是用于说明上部电极的电极板附着了含镍物时的晶圆的蚀刻特性的经时劣化(变化)的机理的说明图。
图4A是表示在上部电极的电极板上附着含镍物的模型例的图。
图4B是表示在上部电极的电极板上附着含镍物的模型例的图。
图5A是表示本实施方式的等离子体处理的模型例的图。
图5B是表示本实施方式的等离子体处理的模型例的图。
图5C是表示本实施方式的等离子体处理的模型例的图。
图6是表示实施例的等离子体处理的流程图的图。
图7是用于说明本实施方式的等离子体处理方法带来的效果的图(其1)。
图8是用于说明本实施方式的等离子体处理方法带来的效果的图(其2)。
具体实施方式
以下，参照附图对各实施方式进行详细地说明。需要说明的是，在各附图中，对于相同或相当的部分标注相同的符号。
等离子体处理方法包括：第1工序：向等离子体处理空间供给含氟气体，使用含氟气体的等离子体对在硅化镍膜的表面形成有氧化硅膜或氮化硅膜的被处理基板进行蚀刻；第2工序：向等离子体处理空间供给含氢气体，使用含氢气体的等离子体对第1工序后附着于表面面向等离子体处理空间而配置的部件的含镍物进行还原；和第3工序：向等离子体处理空间供给含氧气体，使用含氧气体的等离子体将含镍物通过第2工序而被还原得到的镍去除。
等离子体处理方法的1个实施方式中，等离子体处理装置在实施第1工序之后，至少重复2次实施第2工序和第3工序。
等离子体处理方法的1个实施方式中，第2工序中，向等离子体处理空间供给含氢气体和含氮气体，使用含氢气体和含氮气体的等离子体对第1工序后附着于部件的含镍物进行还原。
等离子体处理方法的1个实施方式中，含氮气体为N2气体、NH3气体和N2H2气体中至少任一种气体。
等离子体处理方法的1个实施方式中，含氢气体为H2气体、CH3F气体、CH2F2气体和CHF3气体中至少任一种气体。
等离子体处理方法的1个实施方式中，为O2气体、CO2气体和CO气体中至少任一种气体。
等离子体处理装置的1个实施方式具备：划定等离子体处理空间的处理容器，所述等离子体处理空间中配置在硅化镍膜的表面形成有氧化硅膜或氮化硅膜的被处理基板；向等离子体处理空间供给含氟气体的第1气体供给部；向等离子体处理空间供给含氢气体的第2气体供给部；向等离子体处理空间供给含氧气体的第3气体供给部；和控制部，所述控制部实施以下工序：第1工序：由第1气体供给部向等离子体处理空间供给含氟气体，使用含氟气体的等离子体对被处理基板进行蚀刻；第2工序：由第2气体供给部向等离子体处理空间供给含氢气体，使用含氢气体的等离子体对第1工序后附着于表面面向等离子体处理空间而配置的部件的含镍物进行还原；和第3工序：由第3气体供给部向等离子体处理空间供给含氧气体，使用含氧气体的等离子体将含镍物通过第2工序而被还原得到的镍去除。
图1是表示一个实施方式的等离子体处理装置的结构概略的纵向剖视图。如图1所示，等离子体处理装置1具有大致圆筒状的处理容器11，该处理容器11划定用于进行等离子体处理的等离子体处理空间S。处理容器11通过接地线12电连接而接地。另外，处理容器11的表面面向等离子体处理空间S。即，处理容器11使其表面面向等离子体处理空间S而设置。
处理容器11内设置有保持作为被处理基板的晶圆W的晶圆卡盘10。晶圆卡盘10的下表面被作为下部电极的基座13支撑。基座13由例如铝等金属形成为大致圆盘状。在处理容器11的底部隔着绝缘板14而设置支撑台15，基座13被该支撑台15的上表面支撑。晶圆卡盘10的内部设置有电极(未图示出)，以能够通过对该电极施加直流电压所产生的静电力而吸附保持晶圆W的方式而构成。
在基座13的上表面、晶圆卡盘10的外周部设置有用于提高等离子体处理的均匀性的、例如由硅形成的导电性的聚焦环20。基座13、支撑台15和聚焦环20被例如由石英形成的圆筒部件21覆盖其外侧面。另外，聚焦环20的表面面向等离子体处理空间S。即，聚焦环20使其表面面向等离子体处理空间S而设置。
支撑台15的内部例如呈圆环状地设置有流通制冷剂的制冷剂路径15a，能够通过控制该制冷剂路径15a所供给的制冷剂的温度而控制晶圆卡盘10上保持的晶圆W的温度。另外，在晶圆卡盘10与该晶圆卡盘10上保持的晶圆W之间，例如贯通基座13、支撑台15和绝缘板14而设置有供给例如氦气作为导热气体的导热气体管22。
基座13与用于对该基座13供给高频电力而生成等离子体的第1高频电源30经由第1匹配器31而电连接。第1高频电源30以输出例如27～100MHz频率、本实施方式中例如40MHz的高频电力的方式而构成。第1匹配器31使第1高频电源30的内部阻抗与负荷阻抗匹配，在处理容器11内生成等离子体时以使第1高频电源30的内部阻抗与负荷阻抗表观上一致的方式而作用。
另外，基座13与用于通过对该基座13供给高频电力而对晶圆W施加偏压从而向晶圆W引入离子的第2高频电源40经由第2匹配器41而电连接。第2高频电源40以输出低于由第1高频电源30输出的高频电力的频率例如400kHz～13.56MHz的频率、本实施方式中例如13.56MHz的高频电力的方式而构成。第2匹配器41与第1匹配器31同样地，使第2高频电源40的内部阻抗与负荷阻抗匹配。
这些第1高频电源30、第1匹配器31、第2高频电源40、第2匹配器41与后述的控制部150连接，它们的工作被控制部150控制。
在作为下部电极的基座13的上方，上部电极42面向基座13平行地设置。上部电极42隔着导电性的支撑部件50而支撑于处理容器11的上部。因此，上部电极42与处理容器11同样地成为接地电位。
上部电极42由与晶圆卡盘10上保持的晶圆W形成相对面的电极板51和从上方支撑该电极板51的电极支撑体52构成。在电极板51上，向处理容器11的内部供给处理气体的多个气体供给口53贯通电极板51而形成。作为电极板51，由例如焦耳热少的低电阻的导电体或半导体构成，本实施方式中例如可以使用硅。另外，电极板51的面向晶圆W的表面，面向着等离子体处理空间S。即，电极板51使其表面面向等离子体处理空间S而设置。
电极支撑体52由导电体构成，本实施方式中例如可以使用铝。在电极支撑体52内部的中央部，设置有形成为大致圆盘状的气体扩散室54。另外，在电极支撑体52的下部，形成有多个由气体扩散室54向下方延伸的气孔55，气体供给口53经由该气孔55与气体扩散室54连接。
气体扩散室54与气体供给管71连接。气体供给管71如图1所示与处理气体供给源72连接，由处理气体供给源72供给的处理气体经由气体供给管71供给至气体扩散室54。供给至气体扩散室54的处理气体通过气孔55和气体供给口53被导入至处理容器11内。即，上部电极42作为向处理容器11内供给处理气体的喷头而起作用。
本实施方式中的处理气体供给源72具有气体供给部72a、气体供给部72b、气体供给部72c和气体供给部72d。气体供给部72a向等离子体处理空间S供给含氟气体作为蚀刻处理用的气体。含氟气体为例如C4F6气体或CH2F2气体。另外，向该含氟气体中适宜添加O2气体。气体供给部72a为向等离子体处理空间S供给含氟气体的第1气体供给部的一例。
气体供给部72b向等离子体处理空间S供给含氧气体作为蚀刻处理后的还原处理用的气体。含氢气体为例如：H2气体、CH3F气体、CH2F2气体和CHF3气体中至少任一种气体。气体供给部72b为向等离子体处理空间S供给含氢气体的第2气体供给部的一例。
气体供给部72c向等离子体处理空间S供给含氧气体作为还原处理后的附着物去除处理用的气体。含氧气体为例如O2气体、CO2气体和CO气体中至少任一种气体。气体供给部72c为向等离子体处理空间S供给含氧气体的第3气体供给部的一例。
气体供给部72d向等离子体处理空间S供给含氮气体作为蚀刻处理后的还原处理用的气体。含氮气体为例如N2气体。需要说明的是，处理气体供给源72未图示出，其供给除此之外的用于等离子体处理装置1的各种处理的气体(例如，Ar气体等)。
另外，处理气体供给源72具备分别设置于各气体供给部72a、72b、72c、72d与气体扩散室54之间的阀73a、73b、73c、73d以及流量调节机构74a、74b、74c、74d。向气体扩散室54供给的气体的流量通过流量调节机构74a、74b、74c、74d而控制。
由处理容器11的内壁和圆筒部件21的外侧面在处理容器11的底部形成排气流路80，该排气流路80作为用于将处理容器11内的气氛向该处理容器11的外部排出的流路而起作用。在处理容器11的底面设置有排气口90。在排气口90的下方形成有排气室91，该排气室91经由排气管92与排气装置93相连接。因此，通过驱动排气装置93，能够经由排气流路80和排气口90将处理容器11内的气氛进行排气，将处理容器内减压至规定的真空度为止。
另外，在处理容器11的周围，与该处理容器11同心圆状地配置有环状磁体100。由环状磁体100向晶圆卡盘10与上部电极42之间的空间施加磁场。该环状磁体100通过未图示出的旋转机构而自由旋转地构成。
另外，等离子体处理装置1中设置有控制部150。控制部150例如为计算机，例如具有存储器等存储装置的程序存储部(未图示出)。程序存储部还存储有用于控制各电源30、40、各匹配器31、41和流量调节机构74等从而使等离子体处理装置1工作的程序。例如，控制部150进行如下控制：由气体供给部72a向等离子体处理空间S供给含氟气体，使用含氟气体的等离子体对晶圆W进行蚀刻。另外，例如，控制部150进行如下控制：由气体供给部72b向等离子体处理空间S供给含氢气体，使用含氢气体的等离子体对晶圆W蚀刻后附着于表面面向等离子体处理空间S而配置的部件(例如：处理容器11、电极板51和聚焦环20等)的含镍物进行还原。另外，例如，控制部150进行如下控制：由气体供给部72c向等离子体处理空间S供给含氧气体，使用含氧气体的等离子体将含镍物被还原而得到的镍去除。
需要说明的是，上述程序存储于例如计算机可读的硬盘(HD)、软盘(FD)、光盘(CD)、光磁盘(MO)、存储卡等计算机可读的存储介质中，也可以从该存储介质安装到控制部150。
接着，对于使用等离子体处理装置1进行蚀刻的晶圆W的结构例进行说明。图2是表示使用一个实施方式的等离子体处理装置进行蚀刻的晶圆的结构例的图。如图2所示，晶圆W包括例如：硅化镍膜D1、氮化硅膜D2、氧化硅膜D3、氮化硅膜D4、氧化硅膜D5、抗蚀膜D6和栅电极G1。
硅化镍膜D1为场效应晶体管(FET：Field effect transistor)用的源区域·漏区域的基底膜。硅化镍膜D1的表面按顺序层叠有氮化硅膜D2、氧化硅膜D3、氮化硅膜D4、氧化硅膜D5和抗蚀膜D6。需要说明的是，该例中例示出硅化镍膜D1的表面形成了氮化硅膜D2的例子，但硅化镍膜D1的表面也可以形成氧化硅膜。
氮化硅膜D2和氮化硅膜D4为蚀刻停止膜。氧化硅膜D3和氧化硅膜D5为层间绝缘膜。抗蚀膜D6为形成有规定的图案的掩模膜。氮化硅膜D2、氧化硅膜D3、氮化硅膜D4和氧化硅膜D5通过蚀刻而穿刺多个与抗蚀膜D6的图案相对应的FET用的接触孔C1。
栅电极G1包括栅绝缘膜G11、栅多晶硅膜G12和侧壁绝缘膜G13。
然而，上述的等离子体处理装置1中，为了在晶圆W开口接触孔C1，将抗蚀膜D6作为掩模，面向硅化镍膜D1对晶圆W进行蚀刻。等离子体处理装置1中，面向作为基底的硅化镍膜D1对晶圆W进行蚀刻时，接触孔C1到达至硅化镍膜D1，存在硅化镍膜D1自身被蚀刻的情况。在硅化镍膜D1自身被蚀刻时，由硅化镍膜D1产生的含镍物附着于表面面向等离子体处理空间S而配置的部件(例如，处理容器11、电极板51和聚焦环20等)。如果含镍物累积地附着于表面面向等离子体处理空间S而配置的部件，则等离子体处理空间S内的等离子体密度变化，结果有晶圆W的蚀刻特性经时劣化(变化)的担心。以下，对于该点进行说明。需要说明的是，以下的说明中，作为表面面向等离子体处理空间S而配置的部件的一例，举出上部电极42的电极板51进行说明，但不限于此。本实施方式只要是表面面向等离子体处理空间S而配置的部件，则对于处理容器11和聚焦环20等的其他部件也同样地适用。
图3是用于说明上部电极的电极板附着了含镍物时的晶圆的蚀刻特性的经时劣化(变化)的机理的说明图。图3是上部电极42的电极板51附着了含镍物的状态，作为蚀刻处理用的气体向等离子体处理空间S供给O2气体，表现出被等离子体化的状态。图3中，粒子模型110表示附着于电极板51的含镍物所包含的镍的模型。另外，粒子模型120表示O2气体所包含的氧的模型。另外，粒子模型122表示被等离子体化的O2气体所包含的氧自由基的模型。另外，粒子模型124表示被等离子体化的O2气体所包含的电子的模型。
如图3所示，在上部电极42的电极板51附着了含镍物的状态下，被等离子体化的O2气体所包含的氧自由基被含镍物所包含的镍非活性化。即，粒子模型122所表示的氧自由基被粒子模型110所表示的镍吸引。含镍物与这些氧自由基反应，例如以镍氧化物Ni2O3等的形式堆积于电极板51。因此，与没有附着含镍物的状态相比，附着有含镍物的状态下的等离子体处理空间S内的等离子体密度减少。结果，朝着晶圆W接近的氧自由基的量变少，蚀刻速率等的晶圆W的蚀刻特性发生经时劣化(变化)。需要说明的是，图3中示出了向等离子体处理空间S供给O2气体作为蚀刻处理用的气体的例子，向等离子体处理空间S供给O2气体以外的其他处理气体的情况也同样地可以认为晶圆W的蚀刻特性发生经时劣化(变化)。另外，如果在等离子体生成用的上部电极42的电极板51累积地堆积Ni2O3这样的金属氧化物，则平行平板型等离子体装置的静电容量变化。结果，供给相同的高频电力的情况下，等离子体密度随着该金属氧化膜的累积量而变动，所以导致晶圆W的蚀刻特性发生经时劣化(变化)。
接着，对于含镍物附着于上部电极42的电极板51时的模型例进行说明。图4A和图4B为表示含镍物附着于上部电极42的电极板51的模型例的图。图4A和图4B对于晶圆W被蚀刻后含镍物即Ni2O3附着于电极板51的例子进行说明。图4A和图4B中，分子模型组510表示晶圆W被蚀刻后电极板51所附着的镍的模型。
本实施方式的等离子体处理首先实施第1工序：向等离子体处理空间S供给含氟气体(例如，C4F6气体或CH2F2气体和O2气体)，使用含氟气体的等离子体对晶圆W进行蚀刻。例如，等离子体处理为了在晶圆W开口接触孔C1，使用含氟气体的等离子体，将抗蚀膜D6作为掩模，朝着硅化镍膜D1对晶圆W进行蚀刻。由此，如图4A所示，电极板51的表面附着有由被蚀刻的晶圆W的硅化镍膜D1产生的含镍物即Ni(分子模型组510)。因此，第1工序可以称为例如“蚀刻工序”。
另外，图4B中，分子模型组530表示氢的模型。
蚀刻工序用以下化学反应式(1)示意地表示。此处，H*表示氢自由基，CF*表示CF自由基。
NiSi+H*+CF*→Ni+SiH4+CF*···(1)
这样，如图4B所示，Ni附着到电极板51，它们被蚀刻工序所包含的O2气体的自由基氧化，以Ni2O3的形式堆积。该堆积的工序用以下的化学反应式(2)表示。此处，O*表示氧自由基。
Ni+O*→Ni2O3···(2)
接着，对于晶圆W被蚀刻后含镍物即Ni2O3附着于电极板51时的等离子体处理的模型例进行说明。图5A～图5C是表示本实施方式的等离子体处理的模型例的图。图5A～图5C对于晶圆W被蚀刻后含镍物即Ni2O3附着于电极板51的例子进行说明。图5A～图5C中，分子模型组610表示晶圆W被蚀刻后附着于电极板51的Ni2O3所包含的镍的模型。另外，图5A～图5C中，分子模型组620表示晶圆W被蚀刻后附着于电极板51的Ni2O3所包含的氧的模型。
本实施方式的等离子体处理首先实施第1工序：向等离子体处理空间S供给含氟气体(例如，C4F6气体或CH2F2气体和O2气体)，使用含氟气体的等离子体对晶圆W进行蚀刻。例如，等离子体处理为了在晶圆W开口接触孔C1，使用含氟气体的等离子体，将抗蚀膜D6作为掩模，朝着硅化镍膜D1对晶圆W进行蚀刻。由此，如图5A所示，电极板51的表面附着有由被蚀刻的晶圆W的硅化镍膜D1产生的含镍物即Ni2O3(分子模型组610和分子模型组620)。因此，第1工序可以称为例如“蚀刻工序”。
另外，图5B中，分子模型组630表示氮的模型。另外，图5B中，分子模型组640表示氢的模型。
本实施方式的等离子体处理实施第2工序：向等离子体处理空间S供给含氢气体(例如，H2气体)和含氮气体(例如，N2气体、NH3气体和N2H2气体中至少任一种气体)，使用含氢气体和含氮气体的等离子体对第1工序后附着于电极板51的Ni2O3进行还原。由此，如图5B所示，含氢气体和含氮气体将电极板51表面的Ni2O3还原，产生NH3OH气体，由电极板51的表面上的Ni2O3去除氧。接着，在电极板51的表面，由Ni2O3去除氧，从而残留镍。因此，第2工序可以称为例如“还原工序”。还原工序用以下的化学反应式(3)表示。此处，作为含氢气体的一例使用H2气体，但也可以是CH3F气体、CH2F2气体、CHF3气体、NH3气体和N2H2气体中至少任一种气体。
Ni2O3+N2+H2→Ni+NH3OH···(3)
另外，图5C中，分子模型组650表示碳的模型。另外，图5C中，分子模型组660表示氧的模型。
本实施方式的等离子体处理实施第3工序：向等离子体处理空间S供给含氧气体(例如，CO2气体)，使用含氧气体的等离子体将NiSi通过第2工序而被还原得到的镍去除。由此，如图5C所示，残留于电极板51的表面的镍与含氧气体的等离子体进行化学反应，生成作为络合物气体的Ni(CO)4气体，由电极板51的表面去除镍。因此，第3工序可以被称为例如“去除工序”。去除工序用以下的化学反应式(4)表示。
Ni+CO2→Ni2O3+Ni(CO)4···(4)
如上所述，本实施方式的等离子体处理和等离子体处理装置1在第1工序中向等离子体处理空间S供给含氟气体，使用含氟气体的等离子体对晶圆W进行蚀刻。并且，本实施方式的等离子体处理和等离子体处理装置1在第2工序中向等离子体处理空间S供给含氢气体，使用含氢气体的等离子体对第1工序后附着于电极板51的含镍物进行还原，由此使电极板51的表面残留镍。接着，本实施方式的等离子体处理和等离子体处理装置1在第3工序中向等离子体处理空间S供给含氧气体，使用含氧气体的等离子体将含镍物通过第2工序而被还原得到的镍去除，由此产生作为络合物气体的Ni(CO)4气体。因此，通过本实施方式，蚀刻时由晶圆W产生的含镍物附着于面向等离子体处理空间S的各种部件的情况下，也能够适宜地从各种部件去除含镍物，所以能够抑制等离子体处理空间内的等离子体密度的变动。结果，通过本实施方式，能够抑制晶圆W的蚀刻特性的经时劣化(变化)。
另外，本实施方式的等离子体处理和等离子体处理装置1在第2工序中向等离子体处理空间S供给含氢气体和含氮气体，使用含氢气体和含氮气体的等离子体对第2工序后附着于电极板51的含镍物进行还原。因此，通过本实施方式，即便在面对等离子体处理空间S的各种部件所附着的含镍物中包含Ni2O3的情况下，也能够由Ni2O3将镍适当地还原。
接着，对本实施方式的等离子体处理的实施例进行说明。图6是表示实施例的等离子体处理的流程图的图。
首先，实施例的等离子体处理中实施蚀刻工序(步骤S101)。具体而言，控制部150控制流量调节机构74a等，向等离子体处理空间S供给C4F6气体或CH2F2气体和O2气体。接着，控制部150控制第1高频电源30和第2高频电源40，使C4F6气体或CH2F2气体和O2气体等离子体化，使用C4F6气体或CH2F2气体和O2气体的等离子体对晶圆W进行蚀刻。
接着，实施例的等离子体处理中，实施使用了含氢气体和含氮气体的还原工序(步骤S102)。具体而言，控制部150控制流量调节机构74b、74d等，以50/300sccm的比例向等离子体处理空间S供给H2气体/N2气体。接着，控制部150控制第1高频电源30和第2高频电源40，使H2气体/N2气体等离子体化，使用H2气体/N2气体的等离子体对附着于面向等离子体处理空间S的电极板51的Ni2O3进行还原。
接着，在实施例的等离子体处理中实施去除工序(步骤S103)。具体而言，控制部150控制流量调节机构74c等，向等离子体处理空间S供给CO2气体。接着，控制部150控制第1高频电源30和第2高频电源40，使CO2气体等离子体化，使用CO2气体的等离子体将Ni2O3被还原而得到的镍去除。
根据实施例的等离子体处理，通过进行蚀刻工序对晶圆W进行蚀刻，之后通过进行还原工序将附着于电极板51的Ni2O3还原而使镍残留在电极板51的表面，之后可通过进行去除工序以作为络合物气体的Ni(CO)4气体的形式去除镍。因此，根据实施例的等离子体处理，即便在蚀刻时由晶圆W产生的含镍物附着于电极板51的情况下，也能够效率良好地去除含镍物所包含的Ni2O3，所以能够抑制等离子体处理空间S内的等离子体密度的变动。结果，能够抑制晶圆W的蚀刻特性的经时变化。需要说明的是，实施例中示出了在实施蚀刻工序之后使用含氢气体和含氮气体实施还原工序和去除工序的设置1次的例子；也可以在实施蚀刻工序之后使用含氢气体和含氮气体重复实施还原工序和去除工序的设置2次以上。
接着，对利用本实施方式的等离子体处理方法带来的效果进行说明。图7是用于说明本实施方式的等离子体处理方法带来的效果的图(其1)。图7表示使用本实施方式的等离子体处理时的晶圆W的Vpp的变动。Vpp是晶圆W表面的高频电力的电压值的最大值与最小值的差。图7中，纵轴表示晶圆W的Vpp(V)，横轴表示检测到晶圆W的Vpp的日期。可知，该Vpp(V)与高频电力的等离子体密度有关，该Vpp(V)的变动即可以说是等离子体密度的变动。
图7中，曲线组710为表示不使用本实施方式的等离子体处理而对晶圆W使用O2气体实施干洗(DC：Dry Cleaning)处理时的、晶圆W的Vpp与日期的关系的曲线。曲线组720为表示实施DC处理之后实施本实施方式的等离子体处理时的、晶圆W的Vpp与日期的关系的曲线。
如曲线组710所示，不使用本实施方式的等离子体处理而实施DC处理的情况下，晶圆W的Vpp伴随着日期的经过而减少。可以认为，这是因为蚀刻时由晶圆W的硅化镍膜D1产生的含镍物累积地附着于面向等离子体处理空间S的各种部件从而等离子体处理空间S内的等离子体密度变化。
与此相对，使用本实施方式的等离子体处理的情况下，通过进行还原工序和去除工序，去除附着于电极板51的含镍物。结果，如曲线组720所示，晶圆W的Vpp，与对应于开始晶圆W的Vpp检测的日期“3/1”的Vpp相比较，恢复到了同等的程度。可以认为，这是因为蚀刻时由晶圆W的硅化镍膜D1产生的含镍物即便在附着于面向等离子体处理空间S的各种部件的情况下，也能够由各种部件适宜地去除含镍物。
图8是用于说明本实施方式的等离子体处理方法带来的效果的图(其2)。图8中，横轴表示向等离子体处理装置1输入的晶圆W的批号，纵轴表示晶圆W的Vpp(V)。
图8中，曲线810是表示不使用本实施方式的等离子体处理而实施DC处理时的、晶圆W的Vpp与晶圆W的批号的关系的曲线。曲线820是表示实施本实施方式的等离子体处理时的、晶圆W的Vpp与晶圆W的批号的关系的曲线。
如果将曲线810与曲线820进行比较，则实施本实施方式的等离子体处理方法时的晶圆W的Vpp的减少幅度，与实施DC处理时相比较变小。该例中，实施本实施方式的等离子体处理方法时的晶圆W的Vpp的减少幅度，与实施了DC处理时的晶圆W的Vpp的减少幅度相比较，减小72％。可以认为，这是因为实施本实施方式的等离子体处理的情况下，蚀刻时由晶圆W的硅化镍膜D1产生的含镍物即便附着于面向等离子体处理空间S的各种部件的情况下，也能够由各种部件适宜地去除含镍物。
附图标记说明
1  等离子体处理装置
11 处理容器
20 聚焦环
30 第1高频电源
40 第2高频电源
42  上部电极
51  电极板
52  电极支撑体
72  处理气体供给源
72a、72b、72c、72d 气体供给部
74a、74b、74c、74d 流量调节机构
150 控制部
D1  硅化镍膜
D2、D4 氮化硅膜
D3、D5 氧化硅膜
W  晶圆

Claims (7)

1.一种等离子体处理方法，其特征在于，其为等离子体处理装置中的等离子体处理方法，其包括：
第1工序：向等离子体处理空间供给含氟气体，使用所述含氟气体的等离子体对在硅化镍膜的表面形成有氧化硅膜或氮化硅膜的被处理基板进行蚀刻；
第2工序：向所述等离子体处理空间供给含氢气体，使用所述含氢气体的等离子体对所述第1工序后附着于使表面面向所述等离子体处理空间而配置的部件的含镍物进行还原；和
第3工序：向所述等离子体处理空间供给含氧气体，使用所述含氧气体的等离子体将所述含镍物通过所述第2工序而被还原得到的镍去除。
2.根据权利要求1所述的等离子体处理方法，其特征在于，所述等离子体处理装置在实施所述第1工序之后，至少重复2次实施所述第2工序和所述第3工序。
3.根据权利要求1所述的等离子体处理方法，其特征在于，所述第2工序中，向所述等离子体处理空间供给所述含氢气体和含氮气体，使用所述含氢气体和所述含氮气体的等离子体对所述第1工序后附着于所述部件的含镍物进行还原。
4.根据权利要求3所述的等离子体处理方法，其特征在于，所述含氮气体为N2气体、NH3气体和N2H2气体中至少任一种气体。
5.根据权利要求1～4的任一项所述的等离子体处理方法，其特征在于，所述含氢气体为H2气体、CH3F气体、CH2F2气体和CHF3气体中至少任一种气体。
6.根据权利要求1～4的任一项所述的等离子体处理方法，其特征在于，所述含氧气体为O2气体、CO2气体和CO气体中至少任一种气体。
7.一种等离子体处理装置，其特征在于，其具备：
划定等离子体处理空间的处理容器，所述等离子体处理空间中配置有在硅化镍膜的表面形成有氧化硅膜或氮化硅膜的被处理基板；
向所述等离子体处理空间供给含氟气体的第1气体供给部；
向所述等离子体处理空间供给含氢气体的第2气体供给部；
向所述等离子体处理空间供给含氧气体的第3气体供给部；和
控制部，所述控制部实施以下工序：
第1工序：由所述第1气体供给部向所述等离子体处理空间供给所述含氟气体，使用所述含氟气体的等离子体对所述被处理基板进行蚀刻；第2工序：由所述第2气体供给部向所述等离子体处理空间供给所述含氢气体，使用所述含氢气体的等离子体对所述第1工序后附着于表面面向所述等离子体处理空间而配置的部件的含镍物进行还原；和第3工序：由所述第3气体供给部向所述等离子体处理空间供给所述含氧气体，使用所述含氧气体的等离子体将所述含镍物通过所述第2工序而被还原得到的镍去除。
CN201380045527.XA 2012-08-29 2013-08-27 等离子体处理方法和等离子体处理装置 Active CN104603917B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012189063A JP6063181B2 (ja) 2012-08-29 2012-08-29 プラズマ処理方法、及びプラズマ処理装置
JP2012-189063 2012-08-29
US201261696435P 2012-09-04 2012-09-04
US61/696,435 2012-09-04
PCT/JP2013/072893 WO2014034674A1 (ja) 2012-08-29 2013-08-27 プラズマ処理方法、及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
CN104603917A true CN104603917A (zh) 2015-05-06
CN104603917B CN104603917B (zh) 2018-04-17

Family

ID=50183486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380045527.XA Active CN104603917B (zh) 2012-08-29 2013-08-27 等离子体处理方法和等离子体处理装置

Country Status (7)

Country Link
US (2) US9209041B2 (zh)
EP (1) EP2879167B1 (zh)
JP (1) JP6063181B2 (zh)
KR (1) KR102104867B1 (zh)
CN (1) CN104603917B (zh)
TW (1) TWI593012B (zh)
WO (1) WO2014034674A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112204713A (zh) * 2018-06-08 2021-01-08 株式会社爱发科 氧化膜除去方法及氧化膜除去装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217434B2 (en) * 2016-12-27 2022-01-04 Evatec Ag RF capacitive coupled dual frequency etch reactor
US20210249273A1 (en) * 2018-05-08 2021-08-12 Sony Semiconductor Solutions Corporation Etching method of oxide semiconductor film, oxide semiconductor workpiece, and electronic device
JP7190938B2 (ja) * 2019-02-27 2022-12-16 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001335937A (ja) * 2000-05-29 2001-12-07 Mitsubishi Heavy Ind Ltd 金属汚染低減方法及びプラズマ装置の再生方法
JP2002313727A (ja) * 2000-11-20 2002-10-25 Tokyo Electron Ltd 半導体製造装置のクリーニング方法
US20060205216A1 (en) * 2005-03-08 2006-09-14 Tokyo Electron Limited Etching method and apparatus
JP2006261216A (ja) * 2005-03-15 2006-09-28 Matsushita Electric Ind Co Ltd 半導体装置の形成方法
CN101238555A (zh) * 2005-06-20 2008-08-06 国立大学法人东北大学 层间绝缘膜、布线结构以及它们的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3801366B2 (ja) * 1998-09-17 2006-07-26 株式会社日立製作所 プラズマエッチング処理装置のクリーニング方法
JP2001053008A (ja) * 1999-08-04 2001-02-23 Applied Materials Inc 半導体製造装置のクリーニング方法
DE102005030584B4 (de) * 2005-06-30 2010-11-25 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Nickelsilizid durch Abscheiden von Nickel aus einem gasförmigen Vorstufenmaterial
JP2010080798A (ja) 2008-09-29 2010-04-08 Renesas Technology Corp 半導体集積回路装置および半導体集積回路装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001335937A (ja) * 2000-05-29 2001-12-07 Mitsubishi Heavy Ind Ltd 金属汚染低減方法及びプラズマ装置の再生方法
JP2002313727A (ja) * 2000-11-20 2002-10-25 Tokyo Electron Ltd 半導体製造装置のクリーニング方法
US20060205216A1 (en) * 2005-03-08 2006-09-14 Tokyo Electron Limited Etching method and apparatus
JP2006261216A (ja) * 2005-03-15 2006-09-28 Matsushita Electric Ind Co Ltd 半導体装置の形成方法
CN101238555A (zh) * 2005-06-20 2008-08-06 国立大学法人东北大学 层间绝缘膜、布线结构以及它们的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112204713A (zh) * 2018-06-08 2021-01-08 株式会社爱发科 氧化膜除去方法及氧化膜除去装置

Also Published As

Publication number Publication date
US9209041B2 (en) 2015-12-08
KR102104867B1 (ko) 2020-04-28
EP2879167B1 (en) 2019-10-09
EP2879167A4 (en) 2016-03-09
KR20150048135A (ko) 2015-05-06
US20160315005A1 (en) 2016-10-27
TWI593012B (zh) 2017-07-21
JP6063181B2 (ja) 2017-01-18
JP2014049496A (ja) 2014-03-17
WO2014034674A1 (ja) 2014-03-06
TW201423861A (zh) 2014-06-16
US20150221522A1 (en) 2015-08-06
EP2879167A1 (en) 2015-06-03
US9953862B2 (en) 2018-04-24
CN104603917B (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
CN105379428B (zh) 等离子体处理装置和等离子体处理方法
KR20140114816A (ko) 플라즈마 처리 장치
CN104508803A (zh) 等离子体处理方法和等离子体处理装置
US10854470B2 (en) Plasma etching method
CN104603917A (zh) 等离子体处理方法和等离子体处理装置
JP5767199B2 (ja) 半導体製造装置及び半導体製造方法
US9818582B2 (en) Plasma processing method
CN104303274A (zh) 等离子体蚀刻方法及等离子体处理装置
US20200144028A1 (en) Plasma processing apparatus and plasma processing method
JP2015211156A (ja) ドライクリーニング方法及びプラズマ処理装置
KR20190002326A (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
US11282701B2 (en) Plasma processing method and plasma processing apparatus
JP2019169635A (ja) クリーニング方法及び処理装置
US9728417B2 (en) Method for processing base body to be processed
US20220246440A1 (en) Substrate processing method and substrate processing apparatus
JP7308110B2 (ja) シリコン酸化膜をエッチングする方法及びプラズマ処理装置
JP6960351B2 (ja) 処理方法
US20150064926A1 (en) Plasma processing method
TWI797739B (zh) 蝕刻方法、電漿處理裝置及基板處理系統
WO2023233673A1 (ja) エッチング方法及びプラズマ処理装置
WO2023234214A1 (ja) エッチング方法及びプラズマ処理装置
KR20240015371A (ko) 기판 처리 방법 및 기판 처리 장치
JP2016039355A (ja) 基板処理装置及び基板処理方法
KR20230100215A (ko) 기판 처리 장치 및 기판 처리 방법
JP2023138189A (ja) 半導体製造装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant