CN101238555A - 层间绝缘膜、布线结构以及它们的制造方法 - Google Patents

层间绝缘膜、布线结构以及它们的制造方法 Download PDF

Info

Publication number
CN101238555A
CN101238555A CNA2006800223179A CN200680022317A CN101238555A CN 101238555 A CN101238555 A CN 101238555A CN A2006800223179 A CNA2006800223179 A CN A2006800223179A CN 200680022317 A CN200680022317 A CN 200680022317A CN 101238555 A CN101238555 A CN 101238555A
Authority
CN
China
Prior art keywords
film
gas
fluorocarbon film
fluorocarbon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800223179A
Other languages
English (en)
Other versions
CN101238555B (zh
Inventor
大见忠弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Japan Science and Technology Agency
Original Assignee
Tohoku University NUC
Japan Science and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Japan Science and Technology Corp filed Critical Tohoku University NUC
Publication of CN101238555A publication Critical patent/CN101238555A/zh
Application granted granted Critical
Publication of CN101238555B publication Critical patent/CN101238555B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

提供一种低介电常数且不会产生CFx、SiF4等气体的、稳定的半导体装置的层间绝缘膜和具备该层间绝缘膜的布线结构。在具备形成在基底层上的绝缘膜的层间绝缘膜中，所述层间绝缘膜的有效介电常数为3以下。布线结构具备层间绝缘膜和形成在层间绝缘膜上的接触孔以及被填充在所述接触孔内的金属。所述绝缘膜具备形成在所述基底层上的第1碳氟膜和形成在所述第1碳氟膜上的第2碳氟膜。

Description

层间绝缘膜、布线结构以及它们的制造方法
技术领域
本发明涉及半导体元件、半导体芯片搭载基板、布线基板等的多层布线结构，特别是层间绝缘膜的构造，另外，还涉及具有该多层布线结构的半导体装置、布线基板、以及包含它们的电子装置。再者，本发明还涉及该多层布线结构的制造方法，以及具有该多层布线结构的半导体装置、布线基板、以及包含它们的电子装置的制造方法。
背景技术
至今为止，为了对半导体基板上等的多层布线结构中的布线层间进行绝缘，形成有层间绝缘膜。
在这种多层布线结构中，布线间的寄生容量及布线电阻导致的信号延迟问题变得越来越不可忽视，逐渐要求采用具有低介电常数(Low-k)的层间绝缘膜。
作为这种层间绝缘膜，碳氟膜(以下称为“CFx膜”)由于具有极低的介电常数，可以降低布线间的寄生容量，因此受到瞩目。但CFx膜对水非常弱，密着性也差。所以，虽然CF膜被形成在SiCN层、Si3N4或者SiO2层等的基底层上，但CF膜的底面及表面(即，膜形成的开始和结束)上存在问题。
至今为止，如特许文献1所示，CFx膜通过等离子体处理装置进行成膜，采用的是氟碳气体(称为CFx气体，例如C5F8气体)。
如特许文献2所示，该CFx气体原本是用于蚀刻的气体，当等离子体处理温度高时，会出现下地层受到蚀刻而产生氟化硅(SiF4)气体的问题。
另外，还存在水分、CFx、SiF4等的气体从成膜后的CF膜上脱离后成为污染源的问题。
从特许文献3可知，通过在N2气氛中400℃～500℃温度下，对成膜后的CFx膜进行退火，成膜后的脱气少。
再者，作为基底金属，在硅半导体上形成氧化膜、氮化膜、氧氮化膜等时，在采用稀有气体的等离子体处理中，采用单一的稀有气体进行处理。在采用单一气体的情况下，等离子体对后处理造成的损伤小，因此可以采用与电子碰撞截面大的、等离子体的电子温度低的氪(Kr)气和氙(Xe)气(例如参考特许文献4)。
特许文献1：特开2002-220668号公报
特许文献2：特开2002-16050号公报
特许文献3：特开平11-162962号公报
特许文献4：特开2002-261091号公报
发明内容
因此，本发明的一个目的在于，提供一种低介电常数且不会产生CFx、SiF4等气体的、稳定的半导体装置等的层间绝缘膜。
另外，本发明的另一个目的在于，提供一种低介电常数且不会产生CFx、SiF4等气体的、稳定的半导体装置等的层间绝缘膜的制造方法。
另外，本发明的再另一个目的在于，提供一种具备低介电常数且不会产生CFx、SiF4等气体的、稳定的半导体装置等的层间绝缘膜的布线结构。
另外，本发明的其他目的在于，提供一种具备低介电常数且不会产生CFx、SiF4等气体的、稳定的半导体装置等的层间绝缘膜的布线结构的制造方法。
另外，本发明的再另一个目的在于，提供一种所述制造层间绝缘膜和所述布线结构的方法。
根据本发明的一种方式，可以获得一种层间绝缘膜，是具备形成于基底层上的绝缘膜的层间绝缘膜，其特征在于，有效介电常数为3以下。
在此，在本发明的一种方式中，优选为在所述层间绝缘膜中，所述绝缘膜具备：形成在所述基底层上的第1碳氟膜；形成在所述第1碳氟膜上的具有比所述第1碳氟膜更低的介电常数的第2碳氟膜。
另外，在所述层间绝缘膜中，所述第1碳氟膜的厚度优选为5～10nm，所述第2碳氟膜的厚度优选为280～500nm。另外，优选为所述第1及第2碳氟膜分别是低介电常数膜。特别是所述第2碳氟膜的介电常数优选为1.5～2.5。再者，所述基底层优选包含形成在基体上的SiCN层、氮化硅(Si3N4)层、SiCO层以及SiO2层中的至少一种。特别是设置所述第1碳氟膜是为了防止与所述基底层反应而生成氟碳气体。
另外，所述第1碳氟膜可以通过CVD法形成，该CVD法中采用Xe气或Kr气体产生的等离子体，所述第2碳氟膜可以通过CVD法形成，该CVD法中采用Ar气产生的等离子体。
另外，优选为对所述第2碳氟膜的表面进行氮化，所述表面的氮化膜的厚度为1～5nm，优选为2～3nm。
再者，也可以具备由形成在所述绝缘膜上的Si3N4、SiCN以及SiCO中的至少一种构成的膜。
另外，根据本发明的另外一种方式，可以获得一种成膜方法，是采用氟碳气体和两种以上的不同稀有气体，在基底层上形成碳氟膜的方法，其特征在于，具备：通过采用Ar气以外的稀有气体产生的等离子体，在所述基底层上形成第1碳氟膜的第1工序；和采用Ar气产生的等离子体，在所述第1碳氟膜上形成第2碳氟膜的第2工序。
在此，在本发明的另外一种方式的所述成膜方法中，优选为将所述第1碳氟膜的成膜厚度为5～10nm，在其上形成厚度为280～500nm的第2碳氟膜。特别优选为所述第2碳氟膜的介电常数低于第1碳氟膜。
另外，优选为所述基底层包含形成在基体上的SiCN层、Si3CN4层、SiO2层以及SiCO层中的至少一种。所述第1工序采用的稀有气体优选为Xe气体。
再者，也可以向所述稀有气体中加入氮化性气体及氧化性气体中的至少一种，通入作为反应性气体的SiH4气体，形成由Si3N4或SiCN以及SiCO中的至少一种构成的膜。
另外，根据本发明的另外其他的方式，可以获得一种多层布线结构的制造方法，是半导体装置等的多层布线结构的制造方法，其特征在于，具备：形成作为层间绝缘膜的至少一部分的碳氟膜的工序；和对该碳氟膜进行退火处理的工序；和对所述碳氟膜的表面进行氮化的工序。
在本发明中，所述退火工序优选为不暴露在大气中，而在惰性气体中进行。另外，所述氮化工序优选为在采用Ar气及N2气的等离子体中或者在采用N2气的等离子体中进行。此时，后者的情况下，优选在200℃以上进行，更优为在300～400℃进行。
再者，优选为在所述退火工序前或工序后，设置用稀有气体等离子体对所述碳氟膜的表面进行照射的工序。
另外，根据本发明的其他的一种方式，可以获得一种布线机构，是具备：具有形成在基底层上的绝缘膜的层间绝缘膜；形成在所述层间绝缘膜上的接触孔；填充在所述接触孔内的金属的布线结构，其特征在于，所述层间绝缘膜的有效介电常数为3以下。
在此，在本发明的其他的一种方式中，优选为所述填充在所述接触孔内的金属包含铜，在所述层间绝缘膜和所述铜之间存在至少包含镍的氟化物层的阻挡层。所述镍的氟化物例如可以是二氟化镍，但并不限定于此。该镍的氟化物，可以通过MOCVD法形成，或者在通过PVD(Physical VaporDeposition)法成膜后对镍进行氟化处理而成。所述层间绝缘膜优选为碳氟膜。
另外，优选为所述绝缘膜具备：形成在所述基底层上的第1碳氟膜；形成在所述第1碳氟膜上的介电常数低于第1碳氟膜的第2碳氟膜。所述第1碳氟膜的厚度优选为5～10nm，所述第2碳氟膜的厚度优选为280～500nm。特别是所述第2碳氟膜的介电常数优选为1.5～2.5。另外，优选为所述基底层包含SiCN层、Si3CN4层以及SiO2层中的至少一种。在此，设置所述第1碳氟膜的目的在于，防止因与所述基底层的反应而生成氟化硅气体。
再者，优选具备包含形成在所述碳氟膜上的Si3N4或SiCN以及SiCO中的至少一种的膜。优选在所述第2碳氟膜的表面部分上具有受到氮化处理的膜。
另外，根据本发明的另外其他的一种方式，可以获得一种布线结构的制造方法，其特征在于，具备：采用氟碳气体和等离子体的电子温度低于Ar的稀有气体，在基底层上形成第1碳氟膜的工序；通过采用Ar气所产生的等离子体，在所述第1碳氟膜上形成第2碳氟膜的工序。
在此，优选为所述第1碳氟膜的膜厚度被形成为5～10nm，所述第2碳氟膜的膜厚被形成为280～500nm。另外，优选为所述第1及第2碳氟膜的介电常数低，特别优选将第2碳氟膜的介电常数调整为1.5～2.5。
另外，优选为所述基底层包含形成在基体上的SiCN层、Si3N4层、SiCO层以及SiO2层中的至少一种。所述第1工序采用的稀有气体优选为Xe气。
另外，也可以向所述稀有气体中加入氮化性气体及氧化性气体中的至少一种，通入作为反应性气体的SiH4气体，形成由Si3N4或SiCN以及SiCO中的至少一种构成的膜。另外，优选为对所述第2碳氟膜的表面进行氮化处理。
另外，在本发明的另外其他的一种方式中，优选为除了具备所述第1工序、所述第2工序之外，还具备在所述碳氟膜上形成接触孔的工序和向所述接触孔中填充金属的工序。另外，优选为再具备形成阻挡层的工序，该阻挡层用于防止填充到所述接触孔中的金属的扩散。
再者，根据本发明的其他方式，还可以获得一种清洗方法，其特征在于，使减压后的腔内产生等离子体，在设置于所述腔内的基板上形成碳氟膜后，在所述腔内通过氢气和氧气的混合气体生成等离子体，对所述腔内壁进行清洗。
根据本发明，可以提供一种具备低介电常数且不会产生CFx、SiF4等气体的、稳定的半导体装置等的层间绝缘膜及其制造方法。
另外，根据本发明，可以提供一种具备所述层间绝缘膜的布线结构及其制造方法。
再者，根据本发明，通过采用Xe气或Kr气的等离子体CVD处理，形成碳氟膜，不仅可以减少SiF类气体的脱气，还可以防止碳氟膜的剥离。而且，以采用Ar气的等离子体中的CVD处理形成碳氟膜的主体部分，可以降低碳氟膜的有效介电常数。
另外，根据本发明，通过对碳氟膜的表面进行氮化，不仅可以大幅降低脱气，而且还具有能够防止碳氟膜上形成的绝缘膜剥离的效果。
另外，根据本发明，通过在通孔或接触孔内面上设置二氟化镍的阻挡层，可以防止孔内的Cu扩散到阻挡层。
附图说明
图1是表示根据现有技术的半导体装置的层间绝缘膜构造的图。
图2是表示根据本发明的实施例的布线结构的图。
图3是表示用于图2的布线结构的层间绝缘膜的构造的概略截面图。
图4是表示根据本发明的实施例的等离子体处理装置的概略截面图。
图5是表示Ar等离子体、Kr等离子体、Xe等离子体的淋浴盘，和与电极之间的距离，和与电子密度(ev)的关系的图。
图6是表示脱气测量实验装置的概略构成的图。
图7是表示SiFx脱气的基底依存性的图，(a)表示在Si基底上形成的CFx膜(CFx/Si)；(b)表示在SiO2基底上形成的CFx膜(CFx/SiO2)；(c)表示在Si3N4基底上形成的CFx膜(CFx/Si3N4)。
图8是表示SiF类气体量的温度依存性的图。
图9是表示SiF4光谱的经时变化的图。
图10是表示SiF类脱气量的温度依存性的图，(a)、(b)分别表示在Ar中成膜和在Xe中成膜时的脱气量的温度依存性。
图11是表示以Si为基底时的SiFx气体量的温度依存性的图。
图12是表示SiFx类脱气量的温度依存性的图，(a)表示在C5F8/Xe26.6Pa(200mTorr)下进行5秒处理和在C5F8/Xe26.6Pa(200mTorr)条件处理后，退火后在Ar26.6Pa(200mTorr)下进行5秒处理后的CFx膜的脱气量；(b)表示启动Xe等离子体处理，导入C5F8进行处理工艺(5秒)，停止导入C5F8，停止Xe等离子体处理后，进行3分钟Ar/C5F8工艺处理，5秒Ar+N2处理后从CFx膜产生的脱气量。
图13是表示以Si为基底时的SiFx脱气量的温度依存性的图。
图14是表示在Si基底上形成120nm的CFx膜，其TDS游离气体光谱的图。
图15是表示在SiO2基底层上形成的CF膜的退火后的CFx脱气量的温度依存性的图。
图16是表示同样在SiO2基底层上形成的CF膜的CF膜退火后的脱水量的温度依存性的图。
图17是表示采用图5的装置的Ar/N2等离子体处理后的氟碳气体脱气特性和热脱附谱(TDS)测量结果的图。
图18是表示在Ar等离子体处理中导入C5F8，在等离子体处理中停止导入，停止Ar等离子体处理时的CFx类脱气量的温度依存性的图，(a)表示CFx脱气的相对强度和时间的关系；(b)表示脱水的H2O浓度(ppb/cm2)与时间的关系。
图19是表示CFx膜的脱气量的退火温度依存性的图，(a)表示CF类气体的脱气量；(b)H2O气体的脱气量。
图20是表示因CFx膜的放置时间的差异造成的各种游离气体的光谱的图，(a)表示400℃退火后在大气中放置12小时后的测量结果；(b)表示不进行退火在大气中放置48小时后的测量结果。
图21是表示Si类脱气量的温度依存性的图，(a)表示CFx脱气的温度依存性；(b)表示脱水的温度依存性。
图22是表示表面氮化效果的图，(a)、(b)分别表示退火后进行5秒Ar/N2等离子体处理时的CFx脱气效果和脱水效果。
图23是表示与图17相同，对形成了CFx膜的试料进行退火后，照射了Ar/N2等离子体的试料的化学分析光电子能谱(ESCA：ElectronSpectroscopy for Chemical Analysis)的测量结果。
图24是表示CFx膜脱气量的成膜条件依存性的图，(a)表示CF类脱气；(b)H2O类脱气。
图25是表示成膜400nm的CFx膜，进行退火后的Ar/N2等离子体处理时的脱气结果，(a)表示一般条件即无氮化的情况，(b)表示进行氮化的情况，可知通过进行Ar/N2的氮化处理，脱气量减少。
图26是表示在形成于Si基底上的CFx膜上，通过In-Situ形成的SiCN膜(SiCN/CFx)的游离气体TDS光谱的图。
图27是表示将在200℃下成膜的CFx膜，在350℃下进行退火时的CF类的脱气量的温度依存性的图。
图28是表示表示将在200℃下成膜后，在350℃下退火后，再在200℃下通过Ar/N2等离子体对表面进行氮化处理时的脱气量的温度依存性的图。
图29是表示在350℃下在Si基板上形成CFx膜，不进行退火时的脱气量的图。
图30是表示在350℃下在Si基板上形成CFx膜，在350℃下进行退火后，在200℃下通过Ar/N2等离子体进行表面氮化处理时的脱气量的图。
图31是表示在400℃下在Si基板上形成CFx膜，不进行退火时的脱气量的图。
图32是表示表示在400℃下在Si基板上形成CFx膜，不进行退火，在400℃下时通过Ar/N2等离子体进行表面氮化处理的脱气量的图。
图33的(a)及(b)是分别表示NiF2膜的形成方法及用于对比的Ni膜的形成方法的图。
图34的(a)及(b)是分别表示Ni膜及NiF2膜的组成的曲线图。
图35的(a)及(b)是表示成膜50nm的Ni作为阻挡金属层，在其上形成Cu膜时的退火前后的状况图。
图36的(a)及(b)是表示成膜50nm的NiF2膜作为阻挡(金属)层时的退火前后的Cu及Ni等的扩散图。
图37是表示NiF2成膜后的厚度方向的元素分析结果图。
图38是表示在NiF2层上形成Cu层后的金属组织结构的截面SEM照片，右侧的照片是左侧照片的部分扩大。
图39的的(a)及(b)是表示成膜10nm的NiF2膜作为阻挡层的样品的相互扩散评估结果的曲线图，(a)是表示相互扩散试验前(350℃退火前)的图；(b)是表示相互扩散试验后(350℃退火后)的图。
符号说明
1阻挡间隙层(Barrier gap)
2第1层间绝缘膜
2a CFx膜
2b CFx膜
3第1粘接层
4第2层间绝缘膜
5第2粘接层
6硬质掩膜
7通孔(Via Hole)
8电极
9槽
10布线结构
11布线导体(Cu)
12天线
13气体导入管
14硅晶圆
21绝缘体板
22下段淋浴盘
23上段淋浴盘
24处理室
26导入管
30脱气测量装置
31处理室
32放电电极
33配管
34、35配管
36a、36b配管
37a、37b真空泵
38排气管
39箭头
40加热炉
41加热用电热器
42光离子检测器
44质量流量控制器
45箭头
46试料
47导入配管
48配管
51阀
52排气管
53阀
54阀
56配管
57质量流量控制器
58质量流量控制器
59箭头
61可变容量控制阀
62a、62b质量流量计
63箭头
64箭头
65配管
66箭头
71阻挡间隙层
72SiOC膜
73PAR(低介电常数Si层)
74硬质掩膜
100布线结构
102等离子体处理装置
103脱气测量系统
具体实施方式
对本发明的实施例进行说明前，为了易于理解本发明，参考图1对现有技术的半导体装置的层间绝缘膜构造进行说明。
参考图1，在现有技术的半导体装置中，在形成有多个半导体元件的半导体基板(未图示)上设置的层间绝缘膜构造(仅表示布线层间的连接部分的1处)100具备：由碳化硅(SiC)等构成的阻挡间隙层71、形成在阻挡间隙层71上的含碳氧化硅(SiOC)膜72、设在该SiOC膜72上的通(VIA)孔8、设在PAR(低介电常数硅(Si)层73)上的槽9、覆盖这些的由氧化硅(SiO2)构成的硬质掩膜74。在通孔8中填充有Cu等金属，形成电极或布线8，另外在它们的上端在槽9内填充有Cu等金属，形成有布线11。
以下，参考附图对本发明的实施例进行说明。
如图2所示，在本发明的实施例的半导体装置中，形成有多个半导体元件的半导体基板(未图示)上设置的多层布线结构(仅表示布线层间的连接部分的1处)10，在由碳氮化硅(SiCN)构成的阻挡间隙层1之上，形成有由碳氟膜(以下称为CFx膜)构成的第1层间绝缘膜2。
贯通第1层间绝缘膜2和阻挡间隙层1形成通孔7。在该通孔7中形成有由Cu构成的电极或者布线8。再者，在第1层间绝缘膜2上，经由SiCN构成的第1粘接层3，形成由碳氟膜构成的第2层间绝缘膜4。再者，在第2层间绝缘膜4上，经由经由SiCN构成的第2粘接层5，形成由氧化硅(SiO2)构成的硬质掩膜6。
另外，从硬质掩膜6到层间绝缘膜2为止设有槽9，在该槽9中埋入由Cu构成的布线导体11。
此处，阻挡间隙层1及第1和第2粘接层3、5的介电常数为4.0，但作为阻挡间隙层1，也可以采用k小于2.5的炭化氢，以及作为粘接层也可以采用更薄的、k＝3.0的SiCO膜。
另外，层间绝缘膜2、4由k＝2.0的碳氟(CFx)膜构成，但也可以由k＝1.7左右的碳氟膜形成。
另外，作为硬质掩膜6采用k＝4.0的SiO2膜，但也可以采用k小于3.0的SiCO膜。
参考图3，可知在由SiCN层构成的基底层1上，通过Xe等离子体分解C5F8气体，CVD形成薄的CFx膜2a，在其上氩(Ar)等离子体分解C5F8气体，CVD形成厚的CFx膜2b。
再者，成膜CFx膜2b后或退火后，通过向Ar气等离子体中导入N2气体生成的氮自由基对CFx膜2b的表面进行氮化处理，降低CFx膜的脱气。因此，可以消除膜的剥离，能够将介电常数控制在1.7～2.2的范围内。
参考图4，可知微波自径向线缝隙天线(RLSA)21透过其下的绝缘体板和淋浴盘23，被放射到等离子体生成领域。该径向线缝隙天线(RLSA)21经绝缘体板被设置在等离子体处理装置102的上部上。使Xe气或Ar气经气体导入管13均匀地从上段淋浴盘23吹向等离子体生成领域，在被放射到该处的微波的作用下，等离子体受到激发。
在微波激发等离子体处理装置的扩散等离子体领域上，设有下段淋浴盘22。
在此，如果将Xe、Kr或Ar气，经导入管13导入到上段淋浴盘23，将SiH4气体从导入管26导入到下段淋浴盘22，即可在基板例如晶圆14的表面上形成硅(SiO2)膜。
另外，如果自上段淋浴盘23通入Kr、Xe或Ar气，自下段淋浴盘22通入CxFy(C5F8、C4F8)，可以形成碳氟膜。
为了进行氧化或氮化处理，只要将氧气或N2/H2或NH3气体从上段淋浴盘23通入即可；氧氮化工艺的场合，只要将O2/NH3或O2/N2O、O2/NO气体等氧化性气体和氮化性气体的混合气体从上段淋浴盘23通入即可。
被处理物的基板(例如晶圆)14被设置在处理室24内等离子体被扩散后直接照射的位置上，被等离子体激发的氧自由基等氧化。此时，即使在处理室24内，也优选将被处理物设置在等离子体被扩散的空间内，而非等离子体被激发的空间内。
另外，处理室31内的排气，经未图示的排气孔，通过排气管道，从通向小型泵的任何一个流入口，被分别导向小型泵。
如图5所示，当淋浴盘和电极间的距离变为30mm以上时，电子温度变得大致恒定，按Ar、Kr、Xe的顺序，电子温度变低。
以上的任何一种情况下，与Ar相比，Kr、Xe气的电子温度低时，与电子的碰撞界面小，离子化能量也小，因此微波被照射到Xe(或Kr)气时，等离子体的电子温度变低，不仅可以抑制在成膜中对形成的各种膜造成的损伤，也可以抑制C5F8气体的蚀刻作用。
参考图6，可知脱气测量系统103具备脱气测量装置30和光离子测量装置。
在光离子测量装置的加热炉40内部配置有样品46。作为载气的Ar，被质量流量控制器44调整到100sccm的流量，如箭头45所示，经导入配管47，导入到加热炉40中。
在加热炉40中设有加热用电热器41和光离子检测器42。从试料46游离出的气体，经设在阀53上的配管48被导入到脱气测量装置30的内部。此外，配管48上分叉有用于排气的排气管52，该排气管52设有阀51。
在脱气测量装置30上设有放电电极32。另外，脱气测量装置30内部的气体，与分别设有真空泵37a、37b的配管36a、36b连通，该配管36a、36b合流后变为排气管38，该气体沿箭头39所示方向排出。另一方面，在脱气测量装置30内部及与其相邻的设有放电电极32的位置上，分别设有配管34及35，配管34经可变容量控制阀61及质量流量控制器63，如箭头63所示，以600sccm的流量进行排气。另一方面，配管35经质量流量控制器62b，沿箭头64所示方向以550sccm流量进行排气，两个配管34、35合流后变为配管65，沿箭头66所示方向进行排气。
在长度方向上与脱气测量装置30的配管34部位相同的、而外周不同的位置上连接有配管33，如箭头59所示，该配管33设有为了以1SLM导入Ar气的质量流量控制器58。另外，在比配管48的排气用配管52更下游一侧上设有阀53，再在下游一侧上经阀54连接有配管56，该配管56设有为了以500sccm导入Ar气的质量流量控制器57。配管48被连接在与设有脱气测量装置30的排气用配管35的部位在长度方向上的相同位置，而在外周方向上的不同位置上。
接着，对本发明的实施方式的CFx成膜工艺进行详细说明。
如图3所示，在本发明的实施方式的CFx成膜工艺中，采用图4所示的装置，首先通过采用SiH4/C2H4/N2或O2等的等离子体处理形成SiCN或SiCO的基底层。此外，也可以采用有机硅烷替代硅烷气体(SiH4)/乙烯(C2H4)。
其次，用氟碳气体作为反应气体，通过Xe等离子体在该基底层1上形成厚度为5～10nm的、薄的第1CFx膜2a。
在此，作为反应气体的氟碳气体，可以采用用一般式CnF2n(但，n为2～8的整数)，或者用CnF2n-2(n为2～8的整数)表示的不饱和脂肪族氟化物，但优选采用用一般式C5F8表示的碳氟化合物，该碳氟化合物包括：八氟戊炔(Octafluoropentyne)、八氟戊二烯(Octafluoropentadiene)、八氟环戊烯(Octafluorocyclopentene)、八氟甲基丁二烯(Octafluoromethylbutadiene)、八氟甲基丁炔(Octafluoromethylbutyne)、包含氟环丙稀(Fluorocyclopropene)或氟环丙烷(Fluorocyclopropane)的氟化碳、包含氟环丁烯(Fluorocyclobutene)或氟环丁烷(Fluorocyclobutane)的氟化碳等。
将Xe气切换为Ar气，通过用C5F8气体作为反应性气体的Ar等离子体，再在其上形成厚度为380～500nm的第2CFx膜2b。通过Ar气的等离子体进行成膜时，CFx膜的介电常数变低，因此可以将CFx膜2的介电常数调低到1.7～2.2。
在基板上形成碳氟膜后，可以在腔内通过氢和氧的混合气体生成等离子体，对所述腔内壁进行清洗。
再者，成膜后或者退火后，通过Ar/N2等离子体或者N2等离子体对CFx膜进行表面氮化。由此可以减少CFx膜的脱气。
优选为在成膜后表面氮化前进行退火。在本说明书中，退火处理时无需将基板暴露在大气中，既可以在等离子体腔内进行处理，也可以通过其他的退火处理装置进行。不管在何种情况下，均采用惰性气体气氛，压力可以是大气压，但优选在1Torr左右的减压条件下进行。另外，如后所述，优选在退火前或退火后，用Ar等离子体对碳氟膜进行照射。
对图2的布线结构的制造方法进行说明。如图2所示，以阻挡间隙层1作为基底层，形成图3所示的第1层间绝缘膜2。通过对该第1层间绝缘膜2进行蚀刻，形成通孔7。其次，在该通孔7的内壁上，通过PCD法对镍进行成膜，或者通过对镍进行氟化处理，或通过MOCVD法直接形成镍的氟化物膜，优选为二氟化镍(用NiF2表示)膜，作为防止电极金属向层间绝缘膜扩散的阻挡层。
其次，同样形成SiCN层或含碳氧化硅(SiCN)层，作为由粘接层构成的基底层3，与图3所示相同，在其上形成由第1及第2CFx膜构成的层间绝缘膜4。在该层间绝缘膜4上，再形成作为粘接用基底层3的SiCN层或SiCO层，在该基底层3上，形成作为硬质掩膜6的SiO2或SiCO层。
在此，SiO2层将Ar和O2的混合气体从图4所示的等离子体处理装置102的上段淋浴盘23导入，将SiH4气体从下段淋浴盘22导入即可。另外，SiCO层与所述的相同。
其次，通过蚀刻形成槽9，在槽9的内壁面上形成未图示的NiF2阻挡层，向该槽9中填充金属Cu形成布线导体11，完成布线结构10。
在此，对将硅化合物作为基底层1，在其上形成CFx膜时的SiFx气体的脱除进行说明。
SiFx气体通过在Si、SiO2、Si3N4等的层与CFx膜的界面上发生的反应而生成。
下述表1所示为脱除气体的电离电势。如表1所示，可知SiFx的电离电势按SiF、SiF3、SiF2、SiF4的顺序依次变高。
[表1]
  元素   m/z   电离电势(eV)
  Ar   40   15.8
  SiF4   104   15.7
  H2   2   15.4
  N2   28   15.6
  O2   32   12.1
  H2O   18   12.6
  SiF2   66   10.78
  SiF3   85   9.3
  SiF   47   7.298
该SiFx气体的脱除依存于初期成膜时的基底。
图7是表示不同基底的SiFx脱气的温度依存性的图，(a)、(b)、(c)分别表示随着时间的推移，向在Si基底上形成的CFx膜(CFx/Si)、在SiO2基底上形成的CFx膜(CFx/SiO2)、在Si3N4基底上形成的CFx膜(CFx/Si3N4)施加右纵轴所示的温度时的脱气量，该脱气量如左纵轴所示。如图7(a)、(b)、(c)所示，可知通过变更基底，SiFx的脱气发生变化。在CFx/基底的界面上发生的反应中，脱气按Si、SiO2、Si3N4的顺序变少。
图8是表示SiF类脱气量的温度依存性的图。如图8所示，可知在SiO2和CFx的界面上发生反应，生成SiFx脱气。因此可知必须抑制界面反应。再者，针对SiF4进行了具体调查。
图9是表示SiF4光谱的经时变化的图。参考图9可知在采用标准CFx膜进行的脱气测量中，对CFx/SiO2界面升温时会连续16小时产生SiF4。所以，必须对CFx膜/SiO2界面上的反应进行抑制。
其次，对在这种基底层上形成的CFx膜的SiF类的脱气量的温度依存性进行了调查。
图10是表示SiF类脱气量的温度依存性的图，(a)、(b)分别表示在Ar中成膜和在Xe中成膜时的脱气量的温度依存性。在压力为4Pa(30mTorr)、900W、X射线衍射装置(SSY-1)/Ar(Xe)＝10/240(210)sccm的条件下进行。
从图10(a)、图10(b)可知，通过Xe稀释气体进行成膜，较用Ar作为稀释气体进行成膜，可以减少SiF类的脱气。即，降低电子温度是减少脱气的必须条件。
其次，对在Si基底上进行初期成膜时，先使用Xe，然后切换为Ar的SiFx脱气量的温度依存性进行了调查。
图11是表示以Si为基底时的SiFx气体量的温度依存性的图。条件是以C5F8为反应气体，采用Xe在26.6Pa(200mTorr)压力下通过5秒的等离子体处理进行成膜，接着，采用Ar在26.6Pa(200mTorr)压力下通过等离子体处理进行成膜，退火后，采用Ar在26.6Pa(200mTorr)压力下进行5秒处理。如图11所示，通过在初期成膜时使用Xe，可以减少SiFx气体。
图12是表示SiFx类脱气量的温度依存性的图，(a)表示在C5F8/Xe26.6Pa(200mTorr)下进行5秒处理和在C5F8/Xe26.6Pa(200mTorr)条件处理后，退火后在Ar26.6Pa(200mTorr)下进行5秒处理后的CFx膜的脱气量；(b)表示启动Xe等离子体处理，导入C5F8进行处理工艺(5秒)，停止导入C5F8，停止Xe等离子体处理后，进行3分钟Ar/C5F8工艺处理，5秒Ar+N2处理后从CFx膜产生的脱气量。
从图12(a)及图12(b)可知，通过在初期成膜时使用Xe气，并对界面进行控制，可以减少SiFx气体。
其次，改变条件在Si基底层上同样形成CFx膜，对其SiF4脱气量的温度依存性进行了调查。
图13是表示以Si为基底时的SiFx脱气量的温度依存性的图。其过程为：开启Xe等离子体，导入C5F8气体，进行5秒钟处理，关闭C5F8气体，停止Xe等离子体，进行3分钟的Ar/C5F8工艺，接着进行了5秒钟的Ar+N2表面氮化处理。从图13可知通过变更程序，可以减少SiFx的脱气量。
另外，对通过Ar等离子体生成的CFx膜的TDS脱气光谱进行了调查。
图14是表示在Si基底上形成120nm的CFx膜，其TDS游离气体光谱的图。如图14所示，可知当以60℃/min的升温速度，从室温升高到400℃时，会产生CF类等的脱气。
图15是表示在SiO2基底层上形成的CF膜的退火后的CFx脱气量的温度依存性的图。如图15所示，可知通过退火除去对于结合不充分的成分，不会在其后产生分解反应，而且确认到需要进行退火。
图16同样表示在SiO2基底层上形成的CF膜的CF膜退火后的脱水量的温度依存性的图。如图16所示，可知在进行一次升温时，在In-Situ工艺中不会产生水分，并且In-Situ工艺是必须的。
图17是表示采用图5的装置的Ar/N2等离子体处理后的氟碳气体脱气特性和热脱附谱(TDS)测量结果的图。此外，升温率为0.17℃/秒。图5所示的试料，表示采用直链C5F8作为图4所示的反应气体，在220℃进行成膜，在330℃下通过In-Situ进行退火后的CFx膜的脱气特性。
如图17所示，可知在开始升温40秒后停止升温，保持在400℃的恒定温度上。在350℃附近脱离显著增加，在比400℃略低的温度下脱离量变为最大。
其次，在Ar等离子体处理中导入C5F8的CFx膜的脱气量的温度依存性进行了调查。
图18是表示在Ar等离子体处理中导入C5F8，在等离子体处理中停止导入，停止Ar等离子体处理时的CFx类脱气量的温度依存性的图，(a)表示CFx脱气的相对强度和时间的关系；(b)表示脱水的H2O浓度(ppb/cm2)与时间的关系。如图18(a)及图18(b)所示，可知通过在等离子体处理中通入原料气体，使未结合的成分减少。另外，脱水量和有效表面积也得到减少。
通过在CFx膜形成后进行退火处理，对该CFx膜的脱气特性进行了调查。
图19是表示CFx膜的脱气量的退火温度依存性的图，(a)表示CF类气体的脱气量；(b)H2O气体的脱气量。从图19(a)及(b)可知，通过在400℃下由退火去除结合不充分的成分，可以使其后不产生分解反应过程。另外，进行一次升温时，在In-Situ工艺中不会产生水分，退火中In-Situ工艺是必须的。
图20是表示因CFx膜的放置时间的差异造成的各种游离气体的光谱的图，(a)表示400℃退火后在大气中放置12小时后的测量结果；(b)表示不进行退火在大气中放置48小时后的测量结果。从图30(a)、(b)的比较可知，大气放置使游离气体增加。这表明大气中的水分与CFx膜发生了反应。
图21是表示Si类脱气量的温度依存性的图，(a)表示CFx脱气的温度依存性；(b)表示脱水的温度依存性。参考图21(a)及图21(b)，可知在工艺后照射5秒钟的Ar等离子体，其后进行了退火。由于在退火前进行了Ar等离子体照射，CFx脱气减少到2/3，结合不充分的CFx减少。另外，如图21(b)所示，脱水也减少到1/2，有效表面积也得到减少。
再者，在400℃下对CFx膜进行退火后，用Ar等离子体进行5秒钟的照射，对其表面进行了氮化。
图22是表示表面氮化效果的图，(a)、(b)分别表示退火后进行5秒Ar/N2等离子体处理时的CFx脱气效果和脱水效果。参考图22(a)及图22(b)，可知通过退火后的Ar/N2等离子体照射，使CFx气体减少，变为标准条件的1/3。另外，脱水也减少到1/3，有效表面积也得到减少。
图23是表示与图17相同，对形成了CFx膜的试料进行退火后，照射Ar/N2等离子体后的试料的化学分析光电子能谱(ESCA：ElectronSpectroscopy for Chemical Analysis)的测量结果。从图23的结果可知，仅在表面数nm厚度检测出N原子，通过退火进行表面改性，使脱气减少。此外，CFx膜的介电常数在脱气前为2.04，在脱气后为2.08，没有出现大的变化。
图24是表示CFx膜脱气量的成膜条件依存性的图，(a)表示CF类脱气；(b)H2O类脱气。如图24所示，可知通过在400℃下进行退火后，用Ar/N2等离子体进行5秒钟的照射，对其表面进行Ar/N2处理(表面氮化)，使CFx脱气减少。该值减少到无退火处理时的1/3。
图25是表示成膜400nm的CFx膜，退火后进行Ar/N2等离子体处理时的脱气结果，(a)表示一般条件即无氮化的情况，(b)表示进行氮化的情况，可知通过进行Ar/N2的氮化处理，脱气量减少。
图26是表示在形成于Si基底上的CFx膜上，通过In-Situ形成的SiCN膜(SiCN/CFx)的游离气体TDS光谱的图。如图26所示，可知通过在CFx膜上形成SiCN膜作为Cap层，可以减少游离气体。
其次，通过图27～31对退火及其后的氮化处理进行的表面改性进行说明。
图27是表示将在200℃下在SiO2上形成CFx膜，在Ar气中350℃下进行30分钟退火时的CF类的脱气量的温度依存性的图。参考图27，可知通过退火除去结合不充分的成分，其后即使升温到400℃，也不会产生分解反应，CF类气体的脱气量减少。
图28是表示将在200℃下成膜后，在350℃下退火后，再在200℃下通过Ar/N2等离子体对表面进行氮化处理时的脱气量的温度依存性的图。如图28所示，可知在SiO2上形成CFx膜，接着在350℃下进行退火后，再在200℃下照射Ar/N2等离子体的情况下，脱气显著下降，膜表面的改性效果大。
图29是表示在350℃下在Si基板上形成CFx膜，不进行退火时的脱气量的图。
图30是表示在350℃下在Si基板上形成CFx膜，在350℃下进行退火后，在200℃下通过Ar/N2等离子体进行表面氮化处理时的脱气量的图。将图30与图29进行比较时，可知通过退火后对表面进行氮化处理，不仅可以抑制脱气，还可以实现表面改性。
图31是表示在400℃下在Si基板上形成CFx膜，不进行退火时的脱气量的图。如图31所示，可知在400℃下在Si上形成CFx膜，接着在350℃下进行退火后，脱气量减少。
图32是表示表示在400℃下在Si基板上形成CFx膜，不进行退火，照射Ar/N2等离子体时的脱气量的图。如图32所示，当在400℃下通过Ar/N2等离子体进行氮化处理时，脱气量增加。
因此，从图27到图32的结果可知进行退火的效果大，另外，用200℃左右的Ar/N2等离子体进行表面氮化，可以减少脱气，使表面得到改质。还有，确认到密着力增加。再者，从另外的实验结果可知，当在超过200℃的高温下(优选为300℃～400℃)进行氮化时，密着力变大；还有当不采用Ar气，仅采用N2进行等离子体处理时，不仅可以提高密着力，而且表面的粗糙变少，脱气量也减少。
其次，参考图33到图39，对用NiF2膜作为阻挡层的构造及其效果进行说明。
图33的(a)及(b)是分别表示NiF2膜的形成方法及用于对比的Ni膜的形成方法的图。图34的(a)及(b)是分别表示Ni膜及NiF2膜的组成的曲线图。如图34的(a)及(b)所示，分别表示在SiO2上形成Ni膜(350℃退火后)及NiF2膜的情况。
图35的(a)及(b)是表示成膜50nm的Ni作为阻挡金属层，在其上形成Cu膜时的退火前后的情况。分别表示Ni扩散到Cu膜内和Cu扩散到Ni内的情况。
图36的(a)及(b)是表示成膜50nm的NiF2膜作为阻挡(金属)层时的退火前后，Cu及Ni均无扩散的情况，可知将NiF2膜作为阻挡层时，对Cu具有充分的阻挡功能。
图37是表示NiF2成膜后的厚度方向的元素分析结果图。图38是表示在NiF2层上形成Cu层后的金属组织结构的截面SEM照片，右侧的照片是左侧照片的部分扩大。
图39的(a)及(b)是表示成膜10nm的NiF2膜作为阻挡层的样品的相互扩散评估结果的曲线图，(a)是表示相互扩散试验前(350℃退火前)的图；(b)是表示相互扩散试验后(350℃退火后)的图。如图39的(a)及(b)所示，即使在退火后的情况下，也没有出现Cu或Ni的扩散现象，表明NiF2膜对Cu具有充分的阻挡功能。
产业上的利用可能性
如上所述，本发明涉及的由CFx膜构成的层间绝缘膜及其制造方法，和布线机构及其制造方法，适用于具备低介电常数的层间绝缘膜及布线结构的半导体装置、布线基板或者含有它们的电子装置。

Claims (68)

1.一种层间绝缘膜，是具备形成在基底层上的绝缘膜的层间绝缘膜，其特征在于，有效介电常数为3以下。
2.根据权利要求1所述的层间绝缘膜，其特征在于，所述绝缘膜具备：形成在所述基底层上的第1碳氟膜；形成在所述第1碳氟膜上，具有比所述第1碳氟膜低的介电常数的第2碳氟膜。
3.根据权利要求2所述的层间绝缘膜，其特征在于，所述第1碳氟膜的厚度为5～10nm，所述第2碳氟膜的厚度优选为280～500nm。
4.根据权利要求2或3所述的层间绝缘膜，其特征在于，所述第2碳氟膜的介电常数为1.5～2.5。
5.根据权利要求1～4中任一项所述的层间绝缘膜，其特征在于，所述基底层由形成在基体上的SiCN层、Si3CN4层、SiCO层以及SiO2层中的至少一种构成。
6.根据权利要求2所述的层间绝缘膜，其特征在于，所述第1碳氟膜是为了防止与所述基底层反应而生成的氟碳气体的产生而设置的。
7.根据权利要求2所述的层间绝缘膜，其特征在于，所述第1及第2的碳氟膜为低介电常数膜。
8.根据权利要求1～7中任一项所述的层间绝缘膜，其特征在于，还具备由形成在所述绝缘膜上的Si3N4、SiCN以及SiCO中的至少一种构成的膜。
9.根据权利要求1～7中任一项所述的层间绝缘膜，其特征在于，所述第1碳氟膜采用使用Xe气体或Kr气体产生的等离子体CVD形成，所述第2碳氟膜采用使用Ar气体产生的等离子体CVD形成。
10.根据权利要求1～9中任一项所述的层间绝缘膜，其特征在于，所述第2碳氟膜的表面被氮化。
11.根据权利要求10所述的层间绝缘膜，其特征在于，所述表面被氮化的部分的厚度为1～5nm，优选为2～3nm。
12.一种成膜方法，是采用氟碳气体和稀有气体，在基底层上形成碳氟膜的方法，其特征在于，具备：通过采用Ar气体以外的稀有气体产生的等离子体，在所述基底层上形成第1碳氟膜的第1工序；通过采用Ar气体产生的等离子体，在所述第1碳氟膜上形成第2碳氟膜的第2工序。
13.根据权利要求12所述的成膜方法，其特征在于，所述第1碳氟膜成膜厚度为5～10nm，在其上形成厚度为280～500nm的第2碳氟膜。
14.根据权利要求12或13所述的成膜方法，其特征在于，所述基底层包含形成在基体上的SiCN层、Si3CN4层、SiO2层以及SiCO层中的至少一种。
15.根据权利要求12～14中任一项所述的成膜方法，其特征在于，所述第1工序采用的稀有气体为Xe气体。
16.根据权利要求12～15中任一项所述的成膜方法，其特征在于，向所述稀有气体中加入氮化性气体及氧化性气体，通入作为反应性气体的SiH4气体，形成Si3N4、SiCN以及SiCO中的至少一种的膜。
17.根据权利要求12～16中任一项所述的成膜方法，其特征在于，在对所述第2碳氟膜进行退火处理后，对其表面进行氮化。
18.一种多层布线结构的制造方法，其特征在于，具备：形成作为层间绝缘膜的至少一部分的碳氟膜的工序；对该碳氟膜进行退火处理的工序；对所述碳氟膜的表面进行氮化的工序。
19.根据权利要求18所述的多层布线结构的制造方法，其特征在于，所述退火工序不将所述多层布线结构不暴露在大气中，而在惰性气体中进行。
20.根据权利要求18或19所述的多层布线结构的制造方法，其特征在于，所述氮化工序在采用Ar气体而产生的等离子体中，使用N2气体进行。
21.根据权利要求18或19所述的多层布线结构的制造方法，其特征在于，所述氮化工序在采用N2气体产生的等离子体中进行。
22.根据权利要求21所述的多层布线结构的制造方法，其特征在于，所述氮化工序在200℃以上的温度进行。
23.根据权利要求18～22中任一项所述的多层布线结构的制造方法，其特征在于，在所述退火工序之前或之后，具有用稀有气体等离子体对所述碳氟膜的表面进行照射的工序。
24.一种布线机构，其具备：具有形成在基底层上的绝缘膜的层间绝缘膜；形成在所述层间绝缘膜上的接触孔；填充在所述接触孔内的导电性布线材料，其特征在于，所述层间绝缘膜的有效介电常数为3以下。
25.根据权利要求24所述的布线机构，其特征在于，所述导电性布线材料包含铜，使至少包含由镍的氟化物层构成的层的阻挡层介于所述布线材料和所述层间绝缘膜之间。
26.根据权利要求24或25所述的布线机构，其特征在于，所述绝缘膜具备：形成在所述基底层上的第1碳氟膜；形成在所述第1碳氟膜上，具有比所述第1碳氟膜低的介电常数的第2碳氟膜。
27.根据权利要求26所述的布线机构，其特征在于，所述第1碳氟膜的厚度为5～10nm，所述第2碳氟膜的厚度为280～500nm。
28.根据权利要求25所述的布线机构，其特征在于，所述第2碳氟膜的介电常数为1.5～2.5。
29.根据权利要求24～28中任一项所述的布线机构，其特征在于，所述基底层包含形成在基体上的SiCN层、Si3CN4层以及SiO2层中的至少一种。
30.根据权利要求26所述的布线机构，其特征在于，所述第1碳氟膜是为了防止与所述基底层发生反应生成的氟化硅气体的产生而设置的。
31.根据权利要求24～30中任一项所述的布线机构，其特征在于，还具备包含形成在所述碳氟膜上的Si3N4、SiCN、以及SiCO中的至少一种的膜。
32.根据权利要求26所述的布线机构，其特征在于，在所述第2碳氟膜的表面部分上具有被氮化处理的膜。
33.一种布线结构的制造方法，其特征在于，具备：采用氟碳气体和等离子体的电子温度低于Ar的稀有气体，在基底层上形成第1碳氟膜的第1工序；通过采用Ar气体产生的等离子体，在所述第1碳氟膜上形成第2碳氟膜的第2工序。
34.根据权利要求33所述的布线机构的制造方法，其特征在于，所述第1碳氟膜的厚度形成为5～10nm，所述第2碳氟膜的膜厚形成为280～500nm。
35.根据权利要求33或34所述的布线机构的制造方法，其特征在于，将第2碳氟膜的介电常数调整为1.5～2.5。
36.根据权利要求33～35中任一项所述的布线机构的制造方法，其特征在于，所述基底层包含形成在基体上的SiCN层、Si3N4层、SiCO层以及SiO2层中的至少一种。
37.根据权利要求33～36中任一项所述的布线机构的制造方法，其特征在于，所述第1工序采用的稀有气体为Xe气体。
38.根据权利要求33～37中任一项所述的布线机构的制造方法，其特征在于，所述第1及第2碳氟膜为低介电常数膜。
39.根据权利要求33～38中任一项所述的布线机构的制造方法，其特征在于，向所述稀有气体中加入氮化性气体及氧化性气体中的至少一种，通入作为反应性气体的SiH4气体，形成Si3N4或SiCN、以及SiCO的至少一种的膜。
40.根据权利要求33～39中任一项所述的布线机构的制造方法，其特征在于，对所述第2碳氟膜的表面进行氮化处理。
41.根据权利要求33～40中任一项所述的布线机构的制造方法，其特征在于，还具备：在所述碳氟膜上形成接触孔的工序；向所述接触孔中填充金属的工序。
42.根据权利要求33～41中任一项所述的布线机构的制造方法，其特征在于，具备：向所述接触孔中至少填充铜的工序；为了防止所述铜的扩散，至少在所述接触孔侧面上形成镍的氟化物层作为阻挡层的工序。
43.一种电子装置，其具有多层布线结构，其特征在于，至少具备：作为所述多层布线结构的层间绝缘膜而基底层上形成的第1碳氟膜；形成在所述第1碳氟膜上，具有比所述第1碳氟膜低的介电常数的第2碳氟膜。
44.根据权利要求43所述的电子装置，其特征在于，所述第1碳氟膜的厚度为5～10nm，所述第2碳氟膜的厚度为280～500nm。
45.根据权利要求43或44所述的电子装置，其特征在于，所述基底层包含SiCN层、Si3CN4层、SiCO层以及SiO2层中的至少一种。
46.根据权利要求43～45中任一项所述的电子装置，其特征在于，还具备形成在所述第2碳氟膜上的Si3N4层、SiCN层以及SiCO层中的至少一种。
47.根据权利要求43～46中任一项所述的电子装置，其特征在于，所述第1碳氟膜采用使用Xe气体或Kr气体产生的等离子体CVD形成，所述第2碳氟膜采用使用Ar气体产生的等离子体CVD形成。
48.根据权利要求43～47中任一项所述的电子装置，其特征在于，所述第2碳氟膜的表面被氮化。
49.根据权利要求48所述的电子装置，其特征在于，所述表面被氮化的部分的厚度为1～5nm，优选为2～3nm。
50.根据权利要求43～49中任一项所述的电子装置，其特征在于，所述层间绝缘膜上具有接触孔，在所述接触孔内填充有至少包含铜的金属，在所述接触孔侧面，在所述第1及第2碳氟膜和所述金属之间存在阻挡层。
51.一种电子装置，其具有多层布线结构，其特征在于，在所述多层布线结构的层间绝缘膜上具有接触孔，在所述接触孔内填充有至少包含铜的金属，在所述金属和所述层间绝缘膜之间设有至少包含镍的氟化物层的阻挡层。
52.根据权利要求51所述的电子装置，其特征在于，所述镍的氟化物为二氟化镍。
53.根据权利要求51或52所述的电子装置，其特征在于，所述阻挡层包含由MOCVD形成的镍的氟化物。
54.根据权利要求51或52所述的电子装置，其特征在于，所述阻挡层包含经PVD成膜后镍被氟化处理的层。
55.一种电子装置的制造方法，是具有多层布线结构的电子装置的制造方法，其特征在于，包括采用氟碳气体和稀有气体在基底层上形成碳氟膜的工序，所述工序至少具备：通过采用Ar以外的稀有气体产生的等离子体，在所述基底层上形成第1碳氟膜的第1工序；通过采用Ar气体产生的等离子体，在所述第1碳氟膜上形成第2碳氟膜的第2工序。
56.根据权利要求55所述的电子装置的制造方法，其特征在于，形成5～10nm的所述第1碳氟膜，在其上形成280～500nm的所述第2碳氟膜。
57.根据权利要求55或56所述的电子装置的制造方法，其特征在于，所述基底层包含SiCN层、Si3CN4层、SiO2层以及SiCO层中的至少一种。
58.根据权利要求55～57中任一项所述的电子装置的制造方法，其特征在于，用于所述第1工序的稀有气体为Xe气体。
59.根据权利要求55～58中任一项所述的电子装置的制造方法，其特征在于，具有对所述第2碳氟膜的表面进行氮化的第3工序。
60.根据权利要求55～59中任一项所述的电子装置的制造方法，其特征在于，在形成所述碳氟膜的工序之后，具有在腔内通过氢和氧的混合气体产生等离子体对所述腔内壁进行清洗的工序。
61.一种腔的清洗方法，其特征在于，使减压后的腔内产生等离子体而在设置于所述腔内的基板上形成碳氟膜后，在所述腔内通过氢和氧的混合气体产生等离子体，对所述腔内壁进行清洗。
62.一种电子装置的制造方法，是具有多层布线结构的电子装置的制造方法，其特征在于，具有：形成作为层间绝缘膜的至少一部分的碳氟膜的工序；对该碳氟膜进行退火的工序；对所述碳氟膜的表面进行氮化的工序。
63.根据权利要求62所述的电子装置的制造方法，其特征在于，所述退火工序不将所述多层布线结构暴露在大气中，而是在惰性气体中进行。
64.根据权利要求62或63所述的电子装置的制造方法，其特征在于，所述氮化工序在包含N2气体的等离子体中进行。
65.根据权利要求62～64中任一项所述的电子装置的制造方法，其特征在于，在所述退火工序之前或之后，具有用稀有气体等离子体对所述碳氟膜的表面进行照射的第4工序。
66.根据权利要求62～65中任一项所述的电子装置的制造方法，其特征在于，具备：在所述碳氟膜上形成接触孔的工序；向所述接触孔中填充金属的工序。
67.根据权利要求62～66中任一项所述的电子装置的制造方法，其特征在于，具备：向所述接触孔中填充至少包含铜的导电材料的工序；为了防止所述铜的扩散而在所述接触孔的侧面上形成阻挡层的工序。
68.根据权利要求67所述的电子装置的制造方法，其特征在于，所述阻挡层包含镍的氟化物。
CN2006800223179A 2005-06-20 2006-06-20 层间绝缘膜、布线结构以及它们的制造方法 Expired - Fee Related CN101238555B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP179591/2005 2005-06-20
JP2005179591 2005-06-20
PCT/JP2006/312292 WO2006137384A1 (ja) 2005-06-20 2006-06-20 層間絶縁膜および配線構造と、それらの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2010106218717A Division CN102148217A (zh) 2005-06-20 2006-06-20 层间绝缘膜、布线结构以及它们的制造方法

Publications (2)

Publication Number Publication Date
CN101238555A true CN101238555A (zh) 2008-08-06
CN101238555B CN101238555B (zh) 2011-12-07

Family

ID=37570413

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2006800223179A Expired - Fee Related CN101238555B (zh) 2005-06-20 2006-06-20 层间绝缘膜、布线结构以及它们的制造方法
CN2010106218717A Pending CN102148217A (zh) 2005-06-20 2006-06-20 层间绝缘膜、布线结构以及它们的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2010106218717A Pending CN102148217A (zh) 2005-06-20 2006-06-20 层间绝缘膜、布线结构以及它们的制造方法

Country Status (7)

Country Link
US (2) US8193642B2 (zh)
EP (1) EP1898455B1 (zh)
JP (2) JP4993607B2 (zh)
KR (2) KR101256035B1 (zh)
CN (2) CN101238555B (zh)
TW (2) TWI402964B (zh)
WO (1) WO2006137384A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102292798A (zh) * 2009-01-22 2011-12-21 东京毅力科创株式会社 氟碳化合物膜的表面处理
CN104603917A (zh) * 2012-08-29 2015-05-06 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
CN105023899A (zh) * 2014-04-22 2015-11-04 矽品精密工业股份有限公司 封装基板及其制法
CN107492517A (zh) * 2016-06-12 2017-12-19 中芯国际集成电路制造(上海)有限公司 互连结构及形成方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5120913B2 (ja) * 2006-08-28 2013-01-16 国立大学法人東北大学 半導体装置および多層配線基板
US8197913B2 (en) * 2007-07-25 2012-06-12 Tokyo Electron Limited Film forming method for a semiconductor
EP2184771A4 (en) * 2007-08-16 2010-10-20 Univ Tohoku Nat Univ Corp INTERCOULE ISOLATION FILM AND WIRING STRUCTURE, AND METHOD FOR MANUFACTURING THE SAME
WO2009040670A2 (en) * 2007-09-26 2009-04-02 Tokyo Electron Limited Semiconductor device and manufacturing method therefor
JP4893588B2 (ja) * 2007-11-05 2012-03-07 富士通株式会社 半導体装置の層間絶縁膜構造
JP4743229B2 (ja) * 2008-05-29 2011-08-10 国立大学法人東北大学 中性粒子を用いた半導体装置の成膜方法
US8334204B2 (en) * 2008-07-24 2012-12-18 Tokyo Electron Limited Semiconductor device and manufacturing method therefor
US7902641B2 (en) * 2008-07-24 2011-03-08 Tokyo Electron Limited Semiconductor device and manufacturing method therefor
US20110081500A1 (en) * 2009-10-06 2011-04-07 Tokyo Electron Limited Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
KR101930230B1 (ko) 2009-11-06 2018-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
JP5644096B2 (ja) * 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
JP5700513B2 (ja) * 2010-10-08 2015-04-15 国立大学法人東北大学 半導体装置の製造方法および半導体装置
WO2012129122A1 (en) * 2011-03-18 2012-09-27 Tokyo Electron Limited Method for controlling dangling bonds in fluorocarbon films
US9543191B2 (en) * 2012-02-22 2017-01-10 Zeon Corporation Wiring structure having interlayer insulating film and wiring line without a barrier layer between
JP6391171B2 (ja) * 2015-09-07 2018-09-19 東芝メモリ株式会社 半導体製造システムおよびその運転方法
US11332824B2 (en) * 2016-09-13 2022-05-17 Lam Research Corporation Systems and methods for reducing effluent build-up in a pumping exhaust system

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5470661A (en) * 1993-01-07 1995-11-28 International Business Machines Corporation Diamond-like carbon films from a hydrocarbon helium plasma
JP3297220B2 (ja) * 1993-10-29 2002-07-02 株式会社東芝 半導体装置の製造方法および半導体装置
US5559367A (en) * 1994-07-12 1996-09-24 International Business Machines Corporation Diamond-like carbon for use in VLSI and ULSI interconnect systems
JP3409984B2 (ja) * 1996-11-14 2003-05-26 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
JPH10199976A (ja) * 1997-01-10 1998-07-31 Sony Corp 多層配線の製造方法
JP4356117B2 (ja) * 1997-01-29 2009-11-04 財団法人国際科学振興財団 プラズマ装置
US5875138A (en) * 1997-06-30 1999-02-23 Siemens Aktiengesellschaft Dynamic access memory equalizer circuits and methods therefor
JPH1187510A (ja) * 1997-07-10 1999-03-30 Kawasaki Steel Corp 配線構造およびこの配線構造の形成方法ならびにこの配線構造を適用する半導体集積回路
US6437441B1 (en) * 1997-07-10 2002-08-20 Kawasaki Microelectronics, Inc. Wiring structure of a semiconductor integrated circuit and a method of forming the wiring structure
TW430882B (en) * 1997-11-20 2001-04-21 Tokyo Electron Ltd Plasma film forming method
JP3574734B2 (ja) * 1997-11-27 2004-10-06 東京エレクトロン株式会社 半導体デバイスの製造方法
EP0933814A1 (en) * 1998-01-28 1999-08-04 Interuniversitair Micro-Elektronica Centrum Vzw A metallization structure on a fluorine-containing dielectric and a method for fabrication thereof
US6265779B1 (en) * 1998-08-11 2001-07-24 International Business Machines Corporation Method and material for integration of fuorine-containing low-k dielectrics
JP2000133710A (ja) * 1998-10-26 2000-05-12 Tokyo Electron Ltd 半導体装置及びその製造方法
US6528865B1 (en) * 1999-01-22 2003-03-04 Intel Corporation Thin amorphous fluorocarbon films
EP1146555B1 (en) * 1999-03-09 2007-12-12 Tokyo Electron Limited Production method for a semiconductor device
JP4972257B2 (ja) * 1999-06-01 2012-07-11 東京エレクトロン株式会社 半導体装置の製造方法
JP2001044191A (ja) * 1999-07-27 2001-02-16 Sony Corp 積層絶縁膜とその製造方法および半導体装置とその製造方法
JP2001284449A (ja) * 2000-03-31 2001-10-12 Sony Corp 半導体装置の製造方法
JP4839506B2 (ja) 2000-04-28 2011-12-21 ダイキン工業株式会社 ドライエッチング方法
JP2002220668A (ja) 2000-11-08 2002-08-09 Daikin Ind Ltd 成膜ガスおよびプラズマ成膜方法
JP4713752B2 (ja) * 2000-12-28 2011-06-29 財団法人国際科学振興財団 半導体装置およびその製造方法
TW497236B (en) * 2001-08-27 2002-08-01 Chipmos Technologies Inc A soc packaging process
TW523894B (en) * 2001-12-24 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor device and its manufacturing method
TWI235455B (en) * 2003-05-21 2005-07-01 Semiconductor Leading Edge Tec Method for manufacturing semiconductor device
EP1655772B1 (en) * 2003-08-15 2011-09-28 Tokyo Electron Limited Semiconductor device, method for manufacturing semiconductor device and gas for plasma cvd
JP2005116801A (ja) * 2003-10-08 2005-04-28 Toshiba Corp 半導体装置の製造方法
JP2005142473A (ja) * 2003-11-10 2005-06-02 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP4256763B2 (ja) 2003-11-19 2009-04-22 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
KR100743745B1 (ko) * 2004-01-13 2007-07-27 동경 엘렉트론 주식회사 반도체장치의 제조방법 및 성막시스템
JP4194508B2 (ja) * 2004-02-26 2008-12-10 三洋電機株式会社 半導体装置の製造方法
JP4194521B2 (ja) * 2004-04-07 2008-12-10 東京エレクトロン株式会社 半導体装置の製造方法
JP4555143B2 (ja) * 2004-05-11 2010-09-29 東京エレクトロン株式会社 基板の処理方法
KR100568257B1 (ko) * 2004-07-29 2006-04-07 삼성전자주식회사 듀얼 다마신 배선의 제조방법
JP4316469B2 (ja) * 2004-10-15 2009-08-19 株式会社東芝 自動設計装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102292798A (zh) * 2009-01-22 2011-12-21 东京毅力科创株式会社 氟碳化合物膜的表面处理
US8765605B2 (en) 2009-01-22 2014-07-01 Tokyo Electron Limited Surface treatment for a fluorocarbon film
CN104603917A (zh) * 2012-08-29 2015-05-06 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
CN105023899A (zh) * 2014-04-22 2015-11-04 矽品精密工业股份有限公司 封装基板及其制法
CN105023899B (zh) * 2014-04-22 2018-01-23 矽品精密工业股份有限公司 封装基板及其制法
CN107492517A (zh) * 2016-06-12 2017-12-19 中芯国际集成电路制造(上海)有限公司 互连结构及形成方法
CN107492517B (zh) * 2016-06-12 2020-05-08 中芯国际集成电路制造(上海)有限公司 互连结构及形成方法

Also Published As

Publication number Publication date
TW200721443A (en) 2007-06-01
JP5392628B2 (ja) 2014-01-22
EP1898455A1 (en) 2008-03-12
CN102148217A (zh) 2011-08-10
TWI402964B (zh) 2013-07-21
JPWO2006137384A1 (ja) 2009-01-22
US20110140276A1 (en) 2011-06-16
KR20080021632A (ko) 2008-03-07
KR20110014665A (ko) 2011-02-11
JP2011014933A (ja) 2011-01-20
EP1898455B1 (en) 2013-05-15
KR101185757B1 (ko) 2012-09-25
JP4993607B2 (ja) 2012-08-08
US8193642B2 (en) 2012-06-05
CN101238555B (zh) 2011-12-07
EP1898455A4 (en) 2009-11-11
KR101256035B1 (ko) 2013-04-18
WO2006137384A1 (ja) 2006-12-28
TW201140795A (en) 2011-11-16
TWI450379B (zh) 2014-08-21
US20090108413A1 (en) 2009-04-30

Similar Documents

Publication Publication Date Title
CN101238555B (zh) 层间绝缘膜、布线结构以及它们的制造方法
US6734102B2 (en) Plasma treatment for copper oxide reduction
US6946401B2 (en) Plasma treatment for copper oxide reduction
JP3090476B2 (ja) プラズマ化学蒸着を用いてフッ化シリコン酸化物層を形成する方法
TW556337B (en) Semiconductor device production method and semiconductor device production apparatus
US7144606B2 (en) Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers
JP4049214B2 (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
KR20160084812A (ko) No 활성화를 사용하는 실리콘 옥사이드들에 대한 등방성 원자층 에칭
KR100817350B1 (ko) 규소 탄화물 박막의 이중 플라즈마 처리
TWI452629B (zh) A method of repairing a low dielectric film, a semiconductor manufacturing apparatus, and a memory medium
TW454266B (en) Method for producing silicon a series of nitride film
WO1999027574A1 (fr) Procede de traitement au plasma
CN106558474A (zh) 通过约束来进行的硅化物相控制
JP4758938B2 (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
CN101154585A (zh) 刻蚀停止层及双镶嵌结构的形成方法
WO2023107157A1 (en) Tungsten fluoride soak and treatment for tungsten oxide removal

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111207

Termination date: 20140620

EXPY Termination of patent right or utility model