JP2001284449A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 デュアルダマシン構造の接続孔に銅の拡散を
防ぐバリア層を形成する際に、接続孔底部に形成されよ
うとするバリア層を除去しながら接続孔側壁にバリア層
を形成して、エレクトロマイグレーション耐性の向上を
図る。 【解決手段】 基板１上の絶縁膜（配線層間絶縁膜４、
中間絶縁膜５、第２の配線間絶縁膜６）に形成された凹
部９内面にスパッタリングによってバリア層１０を形成
する工程を備えた半導体装置の製造方法において、この
スパッタリングは、凹部底部９Ｂに堆積されるバリア層
１０をスパッタエッチングしながら凹部側壁９Ｓにバリ
ア層１０を堆積させる製造方法である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、詳しくはデュアルダマシン法によって多層
配線構造を形成する半導体装置の製造方法に関する。

【０００２】

【従来の技術】シリコン半導体デバイスの多層配線に
は、反応性イオンエッチング（以下ＲＩＥという、ＲＩ
ＥはReactive Ion Etching の略）によって加工したア
ルミニウム合金配線が用いられてきた。しかしながら、
近年では、配線の容量、抵抗の増加にともない、配線遅
延がデバイス性能の律速要因となりつつある。また、電
流密度も世代とともに増加する傾向にあり、従来のアル
ミニウム合金配線よりも信頼性の高い配線への要求も強
くなっている。

【０００３】これらの問題に対する一つの解として、デ
ュアルダマシン法による銅配線のデバイスへの採用をＩ
ＢＭ社が発表して以来、銅配線と低誘電率層間絶縁膜と
の組み合わせによる多層配線の高性能化が注目されてい
る。それは、銅がアルミニウムの約２／３の比抵抗を有
し、かつ基本的には信頼性も高いと信じられてきたから
である。また、デュアルダマシン法の採用によるプロセ
ス工程数の削減効果も期待されている。

【０００４】

【発明が解決しようとする課題】しかしながら、デュア
ルダマシン法による銅配線の形成は、従来のアルミニウ
ム合金配線のＲＩＥを基本としたプロセスとは全く異な
るため、技術的な問題点がいくつか指摘されている。そ
のなかでも、微細な接続孔に銅をボイドや欠陥の無い状
態で埋め込む技術が必須であるが、現状のメッキ埋め込
みでは信頼性よくメッキ埋め込みを実現することは難し
いとされている。

【０００５】さらに、デュアルダマシン法で形成された
配線は、エレクトロマイグレーション耐性的に不利な構
造となっている。それは、接続孔の底部において配線材
料とは異なる材料からなるバリアメタル層によって接合
されているため、エレクトロマイグレーションによる銅
原子の流れが不連続となるためである。これによって、
下層の銅配線から接続孔へ電子が流れ出す接続孔の底部
は、銅原子の移動によってボイドが生成される起点とな
っている。そのため、埋め込み不良等によって接続孔部
にできるボイドは、エレクトロマイグレーション耐性を
大きく劣化させる致命傷となる。

【０００６】デュアルダマシン法による銅配線の成膜方
法としては、メッキ、スパッタリング、化学的気相成長
（以下ＣＶＤという、ＣＶＤは Chemical Vapor Deposi
tionの略）法などを、いくつか組み合わせて用いてい
る。また、単独技術によって埋め込む技術としては、ス
パッタリフロー法、高圧スパッタ法、ＣＶＤ法、無電解
メッキ法等があげられている。これらの方法は、いずれ
も半導体プロセスへの応用が開発段階であり、課題も多
い。また、上記埋め込み技術に加えて、接続孔に生じた
ボイドを解消するため、成膜後に真空中での熱処理を行
って、銅膜をリフローさせる方法、高圧力雰囲気中で埋
め込みを行う方法等が提案されているが、これらの方法
も実用段階には至っていない。

【０００７】以上のように、生産性、安定性、信頼性の
観点から、微細な接続孔内にボイド（欠陥も含む）を発
生することなく銅を埋め込む技術は、確立されていない
のが現状である。

【０００８】また、銅配線のボイドが引き起こす長期信
頼性（例えば、エレクトロマイグレーション耐性、スト
レスマイグレーション耐性等）への影響が懸念されてい
る。例えば、図７に示すように、接続孔２２１内面（底
部も含む）にバリア層２３１が形成されていることによ
り、接続孔２２１内部に形成されたプラグ２４１の銅と
接続孔２２１下部の下層配線２１１の銅とが連続した状
態に形成されていない。そのため、エレクトロマイグレ
ーションによって、銅原子の不連続部分における電子ｅ
^- が流れる方向にボイド２５１が早期に成長する。その
ため、接続孔２２１底部で接続不良が発生していた。

【０００９】

【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置の製造方法であり、接
続孔底部にバリア層を形成せずに、接続孔内部の銅と接
続孔下部の下層配線の銅とを連続した状態に形成するこ
とでボイドの成長を抑える構造の製造方法を提案する。

【００１０】第１の半導体装置の製造方法は、基板上の
絶縁膜に形成された凹部内面にスパッタリングによって
バリア層を形成する工程を備えた半導体装置の製造方法
において、前記スパッタリングは、前記凹部底部に堆積
されるバリア層材料をスパッタエッチングしながら前記
凹部側壁にバリア層材料を堆積させることを特徴として
いる。例えば、前記凹部は溝および該溝底部に形成され
た接続孔とからなり、前記スパッタリングは、前記接続
孔底部に堆積されるバリア層材料をスパッタエッチング
しながら前記接続孔側壁および前記溝内面にバリア層材
料を堆積させる。

【００１１】上記第１の半導体装置の製造方法では、凹
部底部に堆積されるバリア層材料をスパッタエッチング
しながら凹部側壁にバリア層材料を堆積させることか
ら、接続孔底部に堆積されるバリア層材料をスパッタエ
ッチングしながら接続孔側壁および溝内面にバリア層材
料を堆積させることが可能になる。そのため、バリア層
のような異種材料を挟むことなく、接続孔底部に露出さ
れる材料と同種の材料で接続孔内の配線材料を形成する
ことで、接続孔底部に露出される配線材料と連続した状
態に接続孔内部の配線材料を形成することが可能にな
る。したがって、接続孔内に形成された配線材料から接
続孔底部に露出した配線材料方向へ電流が流れた場合、
接続孔底部にボイドを発生することがなくなるため、エ
レクトロマイグレーション耐性が向上される。

【００１２】第２の半導体装置の製造方法は、基板上の
絶縁膜に形成された凹部内面にスパッタリングによって
バリア層を形成する工程を備えた半導体装置の製造方法
において、異方性エッチングによって、前記凹部の底部
に形成された前記バリア層を選択的に除去する工程を備
えている。例えば、前記凹部は溝および該溝底部に形成
された接続孔とからなり、前記異方性エッチングは、前
記溝の内面および前記接続孔の側壁に前記バリア層を残
した状態で前記接続孔底部に形成されたバリア層を選択
的に除去する。

【００１３】上記第２の半導体装置の製造方法では、凹
部の底部に形成されたバリア層を選択的に除去すること
から、溝の内面および接続孔の側壁にバリア層を残した
状態で接続孔底部に形成されたバリア層を選択的に除去
することが可能になる。そのため、バリア層のような異
種材料を挟むことなく、接続孔底部に露出される材料と
同種の材料で接続孔内の配線材料を形成することで、接
続孔底部に露出される材料と連続した状態に接続孔内部
の配線材料を形成することが可能になる。したがって、
接続孔内に形成された配線材料から接続孔底部に露出し
た材料方向へ電流が流れた場合、接続孔底部にボイドを
発生することがなくなるため、エレクトロマイグレーシ
ョン耐性が向上される。

【００１４】

【発明の実施の形態】本発明の第１の半導体装置の製造
方法に係る第１の実施の形態を、図１の製造工程断面図
によって説明する。

【００１５】図１の（１）に示すように、基板１上に形
成された下地絶縁膜２には、溝配線構造の第１の配線３
が形成されている。上記下地絶縁膜２上には、配線層間
絶縁膜４、中間絶縁膜５および配線間絶縁膜６が順に積
層されている。上記配線間絶縁膜６には、溝配線構造の
第２の配線が形成される溝７が形成されている。また配
線層間絶縁膜４および中間絶縁膜５には、溝７の底部か
ら上記第１の配線３に到達する接続孔８が形成されてい
る。このように、凹部９は溝７および接続孔８で構成さ
れている。

【００１６】図1の（２）、（３）に示すように、スパ
ッタリングによって、上記凹部９内面にバリア層１０を
形成する。その際、上記スパッタリングは、凹部底部９
Ｂに堆積されるバリア層材料をスパッタエッチングしな
がら凹部側壁９Ｓにバリア層材料を堆積させるために、
基板にバイアスを印加するイオン化スパッタリングによ
って行う。

【００１７】このイオン化スパッタリングでは、例え
ば、図１の（２）に示すように、バリア層１０としてタ
ンタル（Ｔａ）を使用する場合、最初の数秒間は、基板
１にバイアスを印加しないセルフバイアスの状態でタン
タルイオン（Ｔａ⁺ ）を堆積して成膜を行う。その後、
基板１にバイアスを印加して、イオン化しているガス
(例えばアルゴンイオンＡｒ⁺ )を一旦接続孔底部８Ｂに
成膜されていたバリア層１０に衝突させてタンタルＴａ
をスパッタエッチングする。

【００１８】上記スパッタエッチング作用によって、図
１の（３）に示すように、凹部底部９Ｂ（接続孔底部８
Ｂ）のバリア層１０を除去する、もしくは極めて薄い状
態として、接続孔側壁８Ｓにバリア層材料を再堆積させ
てバリア層１０を形成する。すなわち、堆積作用とエッ
チング作用とを調節しながら繰り返し行って、接続孔底
部８Ｂにバリア層１０を堆積させることなく、もしくは
ほとんど堆積させることなく、接続孔側壁８Ｓにバリア
層１０を形成するとともに溝７の内面にもバリア層１０
を形成する。

【００１９】上記第１の半導体装置の製造方法では、接
続孔底部８Ｂに堆積されるバリア層材料をスパッタエッ
チングしながら接続孔側壁８Ｓおよび溝７内面にバリア
層１０を堆積させることが可能になる。そのため、バリ
ア層１０のような異種材料を挟むことなく、接続孔底部
８Ｂに露出される材料、すなわち第１の配線３を形成し
ている材料と同種の材料で接続孔８内の配線材料を形成
することで、接続孔底部８Ｂに露出される第１の配線３
を形成している材料と連続した状態に接続孔８内部の配
線材料を形成することが可能になる。したがって、接続
孔８内に形成された配線材料から第1の配線３方向へ電
流が流れた場合、接続孔底部８Ｂにボイドを発生するこ
とがなくなるため、エレクトロマイグレーション耐性が
向上される。

【００２０】次に、本発明の第1の半導体装置の製造方
法に係る具体的な実施の形態(以下第１の実施の形態と
いう)を、図２〜図４の製造工程断面図によって説明す
る。

【００２１】図２の（１）に示すように、図示しない層
間絶縁膜、半導体素子(例えばトランジスタ)、配線（例
えばワード線）等が形成された基板１０１上に、下地絶
縁膜１０２を形成する。例えば、平行平板電極プラズマ
ＣＶＤ装置を用い、原料ガスにＴＥＯＳ（テトラエトキ
シシラン）を用いたプラズマＣＶＤ法によって、酸化シ
リコン膜を成膜する。以下、このような製造方法で形成
される酸化シリコン膜をＰ−ＴＥＯＳ膜と記す。このＰ
−ＴＥＯＳ膜の成膜条件の一例としては、プロセスガス
にテトラエトキシシラン（ＴＥＯＳ）:流量＝８００ｃ
ｍ³ ／ｍｉｎと酸素（Ｏ₂ ）：流量＝６００ｃｍ³ ／ｍ
ｉｎとを用い、成膜雰囲気の圧力を１１３３．２Ｐａ、
基板温度を４００℃、高周波電力を７００Ｗに設定し
た。

【００２２】その後、上記下地絶縁膜１０２上に、銅の
拡散を防止するための拡散防止層および反応性イオンエ
ッチング時のストッパ層として機能する窒化シリコン膜
１０３を例えば５０ｎｍの厚さに形成する。この窒化シ
リコン膜１０３の成膜条件の一例としては、例えば平行
平板電力プラズマＣＶＤ装置を用い、プロセスガスにモ
ノシラン（ＳｉＨ₄ ）:流量＝２６５ｃｍ³ ／ｍｉｎと
アンモニア（ＮＨ₃ ）：流量＝１００ｃｍ³ ／ｍｉｎと
窒素（Ｎ₂ ）：流量＝４０００ｃｍ³ ／ｍｉｎとを用
い、成膜雰囲気の圧力を５６５Ｐａに設定した。

【００２３】次いで、上記窒化シリコン膜１０３上に下
層配線が形成される第１の配線間絶縁膜１０４を、例え
ば酸化シリコンを５００ｎｍの厚さに堆積して形成す
る。その成膜条件は、一例として、上記下地絶縁膜１０
２の成膜条件と同様の条件に設定した。

【００２４】次いで、図２の（２）に示すように、レジ
スト塗布、リソグラフィー技術によって、上記第１の配
線間絶縁膜１０４上に、第１の溝（下層配線溝）を形成
するためのマスクとなるレジスト膜（図示せず）を形成
した後、そのレジスト膜をマスクに用いた反応性イオン
エッチングによって、上記第１の配線間絶縁膜１０４に
第１の溝１０５を形成する。このときのエッチング条件
としては、エッチングガスに、トリフルオロメタン（Ｃ
ＨＦ₃ ）：流量＝３０ｃｍ³ ／ｍｉｎと、テトラフルオ
ロメタン（ＣＨ₄ ）：流量＝６０ｃｍ³ ／ｍｉｎと、ア
ルゴン（Ａｒ）：流量＝８００ｃｍ³ ／ｍｉｎとを用
い、エッチング雰囲気の圧力を２００Ｐａ、基板温度を
２５℃に設定した。

【００２５】その後、上記レジスト膜を除去する。次い
で、図２の（３）に示すように、スパッタリングによっ
て、上記第１の溝１０５の内面にバリア層１０６を、例
えばタンタル（Ｔａ）を３０ｎｍの厚さに堆積して形成
し、さらにメッキシード層（図示せず）を例えば銅を１
００ｎｍの厚さに堆積して形成する。なお、良好な密着
成膜が要求されるメッキシード層は、バリア層１０６を
成膜した後に大気開放することなくいわゆるｉｎ−ｓｉ
ｔｕで連続成膜する必要がある。

【００２６】特にここで使用するスパッタリング装置に
は、ターゲットからスパッタリングされた粒子をプラズ
マによってイオン化することでウエハ表面に到着する角
度分布を調節できるイオン化スパッタリング装置を用い
る。このイオン化スパッタリング装置には、ターゲット
と基板との間に設けた高周波発振器によってプラズマを
発生させ、高いイオン化率の領域にスパッタリング粒子
を通過させることができるものを用いる。そのため、こ
のプラズマ領域とウエハ間に高い電圧差が生じ、イオン
化されたスパッタリング粒子はこの電圧差によって、ウ
エハに向かってほぼ垂直に加速される。また、ウエハに
交流バイアスを印加することで、ステップカバリッジを
制御する。

【００２７】上記タンタルからなるバリア層１０６の成
膜条件の一例としては、直流電力を１ｋＷ、高周波コイ
ル電力を１．５ｋＷ、プロセスガスにアルゴン（Ａ
ｒ）：流量＝５０ｃｍ直流電力を１ｋＷ、高周波コイル
電力を１．５ｋＷ、プロセスガスにアルゴン（Ａｒ）：
流量＝５０ｃｍ³ ／ｍｉｎ、ウエハへの交流バイアス電
力を３５０Ｗ、ウエハにバイアス電力を印加する時間割
合を５０％とした。また、上記銅シード層（図示せず）
の成膜条件の一例としては、直流電力を２ｋＷ、高周波
コイル電力を２ｋＷ、プロセスガスにアルゴン（Ａ
ｒ）：流量＝５０ｃｍ³／ｍｉｎ、ウエハへの交流バイ
アス電力を３５０Ｗ、ウエハにバイアス電力を印加する
時間割合を５０％とした。

【００２８】次に電解メッキ法によって、第１の配線
（下層配線）が埋め込まれる上記第１の溝１０５の内部
を含む第１の配線間絶縁膜１０４上に、銅メッキ膜を例
えば１．０μｍの厚さに形成する。上記銅の電解メッキ
条件の一例としては、電解メッキ液に硫酸銅系メッキ液
を用い、メッキ電流値を２．８Ａ，メッキ時間を４分３
０秒、メッキ液温度を１８℃に設定した。

【００２９】次に、化学的機械研磨（以下ＣＭＰとい
う、ＣＭＰはChemical Mechanical Polishing ）法によ
って、溝の内部以外に形成されている上記銅メッキ膜を
除去するとともに、平坦化を行って、第１の溝１０５の
内部に上記銅メッキ膜からなる第１の配線（下層配線）
１０７が形成される。このＣＭＰ条件の一例としては、
研磨パッドに不織布と独立発泡体の積層体を用い、研磨
スラリーに過酸化水素を添加したアルミナ含有スラリー
を用い、研磨圧力を９．８ｋＰａ、研磨定盤の回転数を
３０ｒｐｍ、研磨ヘッドの回転数を３０ｒｐｍ、研磨ス
ラリーの供給流量を１００ｃｍ／ｍｉｎ、研磨雰囲気の
温度を２５℃〜３０℃に設定した。

【００３０】次に、図３の（４）に示すように、第１の
配線間絶縁膜１０４上に、上記第１の配線１０７を覆う
キャップ絶縁膜１０８を、例えば窒化シリコン膜で形成
する。このキャップ絶縁膜１０８は、銅の拡散を防止す
る機能を有する必要から、例えば５０ｎｍの厚さに形成
されている。

【００３１】次に、上記キャップ絶縁膜１０８上に配線
層間絶縁膜（ＩＬＤ：Inter LevelDielectrics film）
１０９を、例えば５００ｎｍの厚さのＰ−ＴＥＯＳ膜で
形成する。この成膜方法は上記第１の配線間絶縁膜１０
４の成膜方法と同様である。

【００３２】次に、配線層間絶縁膜１０９上にエッチン
グを停止させる中間絶縁膜１１０を、例えば７０ｎｍの
圧力さの窒化シリコン膜で形成する。この中間絶縁膜１
１０の成膜方法は、上記窒化シリコン膜１０３と同様の
成膜条件を用いることができる。次いで、リソグラフィ
ー技術とエッチング技術とを用いて、上記中間絶縁膜１
１０に接続孔パターン１１１を開口する。このエッチン
グ条件の一例としては、エッチングガスに、トリフルオ
ロメタン（ＣＨＦ₃ ）：流量＝３５ｃｍ³ ／ｍｉｎと、
テトラフルオロメタン（ＣＨ₄ ）：流量＝５０ｃｍ³ ／
ｍｉｎと、アルゴン（Ａｒ）：流量＝４００ｃｍ³ ／ｍ
ｉｎと、窒素（Ｎ₂ ）：流量＝２０ｃｍ ³ ／ｍｉｎとを
用い、エッチング雰囲気の圧力を９３．３Ｐａ、高周波
パワーを６００Ｗに設定した。

【００３３】次に、図３の（５）に示すように、上記配
線層間絶縁膜１０９上に上記中間絶縁膜１１０を覆う第
２の配線間絶縁膜（ＩＭＤ：Inter Metal Dielectrics
film）１１２を、例えば５００ｎｍの厚さのＰ−ＴＥＯ
Ｓ膜で形成する。この成膜方法は上記第１の配線間絶縁
膜１０４の成膜方法と同様である。

【００３４】次に、レジスト塗布、リソグラフィー技術
によって、上層配線を埋め込む溝を形成するレジスト膜
（図示せず）を形成した後、そのレジスト膜をマスクに
用いた異方性イオンエッチング技術によって、第２の配
線層間絶縁膜１１２に上層配線を埋め込む第２の溝１１
３を形成する。さらに上記中間絶縁膜１１０をハードマ
スクに用いて配線層間絶縁膜１０９に接続孔１１４を形
成する。

【００３５】上記第２の配線層間絶縁膜１１２、配線層
間絶縁膜１０９のエッチング条件の一例としては、エッ
チングガスに、トリフルオロメタン（ＣＨＦ₃ ）：流量
＝３０ｃｍ³ ／ｍｉｎと、テトラフルオロメタン（ＣＨ
₄ ）：流量＝６０ｃｍ³ ／ｍｉｎと、アルゴン（Ａ
ｒ）：流量＝８００ｃｍ³ ／ｍｉｎとを用い、エッチン
グ雰囲気の圧力を２００Ｐａ、基板温度を２５℃に設定
した。

【００３６】次に、本発明の特徴とする工程であるバリ
ア層の形成工程を説明する。

【００３７】図４の（６）に示すように、スパッタリン
グによって、上記接続孔１１４の側壁および少なくとも
上記第２の溝１１３の側壁に、例えばタンタル（Ｔａ）
を３０ｎｍの厚さに堆積して、バリア層１１５を形成す
る。このときの成膜では、接続孔底部１１４Ｂにはバリ
ア層１１５が形成されないように、例えば基板にАＣバ
イアスを適時印加することでステップカバリッジを制御
できるイオン化スパッタ装置を用いる。

【００３８】イオン化スパッタリングを用いる場合に
は、接続孔底部１１４Ｂに堆積されたバリア層１１５が
除去されると同時に溝底部１１３Ｂに堆積されたバリア
層１１５もスパッタリングされて除去される可能性があ
る。この場合、基板１０１にバイアスを印加する時間と
バイアスパワーの設定を調節することによって溝底部１
１４Ｂのバリア層１１５のスパッタリングを抑制するこ
とができる。

【００３９】上記バリア層の成膜条件としては、通常の
成膜スパッタリングよりもスパッタエッチング成分を高
めた設定とする。すなわち、イオン化スパッタリング装
置のＤＣパワー、高周波コイルパワー、スパッタリング
雰囲気の圧力（プロセスガスに用いるアルゴンガスの供
給流量）は通常の成膜スパッタリングよりも低めに設定
する。また、АＣ基板バイアスパワー、基板バイアスを
印加する時間割合は通常の成膜スパッタリングよりも高
めに設定する。その一例としては、プロセスガスにアル
ゴン（Ａｒ）を用い、ＤＣパワーを１ｋＷ、高周波コイ
ルパワーを１．５ｋＷ、АＣ基板バイアスパワーを５０
０Ｗ、基板バイアスを印加する時間割合を７５％に設定
した。特に、基板の大きさにもよるが、２００ｍｍウエ
ハでは、基板バイアスを印加する時間割合は５１％以上
とし、АＣ基板バイアスパワーは４００Ｗ以上とする。

【００４０】イオン化スパッタリングでは、例えば、バ
リア層１１５としてタンタル（Ｔａ）を使用する場合、
最初の数秒間は、基板１０１にバイアスを印加しないセ
ルフバイアスの状態で成膜を行う。その後、基板１０１
にバイアスを印加して、イオン化しているガス(例えば
アルゴンイオン)を一旦接続孔底部１１４Ｂに成膜され
ていたバリア層１１５に衝突させてスパッタエッチング
させる。このスパッタエッチング作用によって、接続孔
底部１１４Ｂのバリア層を除去もしくは極めて薄い状態
として、接続孔側壁１１４Ｓにバリア層１１５を再堆積
させる。すなわち、堆積作用とエッチング作用とを調節
しながら繰り返し行って、接続孔底部１１４Ｂにバリア
層１１５を堆積させることなく、もしくはほとんど堆積
させることなく、接続孔側壁１１４Ｓにバリア層１１５
を形成するとともに第２の溝１１３の内面にもバリア層
１１５を形成する。

【００４１】次に、図４の（７）に示すように、スパッ
タリングによって、少なくとも上記接続孔１１４の内面
および上記第２の溝１１３の内面にメッキシード層（図
示せず）を、例えば銅を１００ｎｍの厚さに堆積して形
成する。このメッキシード層は良好な密着性が要求され
るため、上記バリア層１１５の形成に引き続いて、基板
１０１を大気中に開放することなく、いわゆるｉｎ−ｓ
ｉｔｕで連続的に形成することが好ましい。

【００４２】次に、電解メッキ法によって、第２の溝１
１３内部と接続孔１１４内部とに銅を埋め込む。そのた
め、銅メッキ層を例えば１．０μｍの厚さに形成する。
この電解メッキ条件は、前記第１の配線１０７を形成す
る際の銅メッキ条件と同様の条件を用いることができ
る。

【００４３】次に、ＣＭＰによって、第２の溝１１３お
よび接続孔１１４の内部に埋め込まれている以外の銅メ
ッキ層およびバリア層１１５を第２の配線層間絶縁膜１
１２表面が露出するまで除去して、表面の平坦化を行
う。その結果、第２の溝１１３内部には銅メッキ層から
なる第２の配線（上層配線）１１６が形成され、接続孔
１１４の内部には銅メッキ層からなるもので第１の配線
１０７と第２の配線１１６とをバリア層１１５を介さず
に接続するプラグ１１７が形成される。

【００４４】次に、上記第２の配線１１６を覆うもので
銅の酸化防止膜として機能するキャップ膜１１８を、例
えば窒化シリコンを５０ｎｍの厚さに堆積して形成す
る。

【００４５】上記第１の実施の形態で接続した製造方法
では、接続孔底部１１４Ｂに堆積されるバリア層１１５
をスパッタエッチングしながら接続孔側壁１１４Ｓおよ
び第２の溝１１３内面にバリア層１１５を堆積させるこ
とが可能になる。そのため、バリア層１１５のような異
種材料を挟むことなく、接続孔底部１１４Ｂに露出され
る材料、すなわち第１の配線１０７を形成している材料
と同種の材料で接続孔１１４内の配線材料を形成するこ
とで、接続孔底部１１４Ｂに露出される第１の配線１０
７を形成している材料と連続した状態に接続孔１１４内
部の配線材料を形成することが可能になる。したがっ
て、接続孔１１４内に形成された配線材料から第1の配
線１０７方向へ電流が流れた場合、接続孔底部１１４Ｂ
にボイドを発生することがなくなるため、エレクトロマ
イグレーション耐性が向上される。

【００４６】次に、第２の実施の形態を、図５〜図６の
製造工程断面図によって説明する。この第２の実施の形
態では、前記第１の実施の形態で説明した第１の配線間
絶縁膜１０４、第２の配線間絶縁膜１１２および配線層
間絶縁膜１０９に、Ｐ―ＴＥＯＳ膜の代わりに、酸化シ
リコンよりも誘電率が低い、いわゆる低誘電率膜を用い
た例を示す。低誘電率膜には、ＳｉОＦ膜に代表される
無機系の低誘電率膜、プラズマＣＶＤ法による成膜が可
能なフルオロカーボン樹脂、ポリイミド樹脂等に代表さ
れる有機系の絶縁膜等が知られている。

【００４７】図５の（１）に示すように、前記第１の実
施の形態で説明したのと同様のプロセスによって、図示
しない層間絶縁膜、半導体素子(例えばトランジスタ)、
配線（例えばワード線）等が形成されたし半導体基板か
らなる基板１０１を形成する。次に基板１０１上に、下
地絶縁層１０２を、例えば、Ｐ−ＴＥＯＳ膜で形成す
る。その後、上記下地絶縁層１０２上に、銅の拡散を防
止するための拡散防止層および反応性イオンエッチング
時のストッパ層として機能する窒化シリコン膜１０３を
形成する。

【００４８】次いで、上記窒化シリコン膜１０３上に第
１の配線間絶縁膜１２１を、例えば有機系の絶縁膜で形
成する。上記有機系の絶縁膜は、例えば、回転塗布技術
によって、ポリアリールエーテルのような有機材料を塗
布し、キュアを例えば４００℃で行うことによって形成
する。上記第１の配線間絶縁膜１２１には、ＢＣＢ（bi
s-benzocyclobutene）、ポリイミド、フッ素樹脂、キセ
ロゲルなどの材料を用いることができる。

【００４９】次に、上記第１の配線間絶縁膜１２１上に
ハードマスク（図示せず）を例えば酸化シリコン膜で形
成する。この酸化シリコン膜は、例えばプラズマＣＶＤ
法によって、酸化シリコンを例えば２００ｎｍの厚さに
堆積して形成する。なお、ハードマスク座には、酸化シ
リコンの他に、炭化シリコン（ＳｉＣ）、窒化シリコン
（ＳｉＮ）、酸化窒化シリコン（ＳｉОＮ）、無機ＳＯ
Ｇ等を用いることも可能である。

【００５０】次に、レジスト塗布、リソグラフィー技術
によって、第１の配線（下層配線）を埋め込む第１の溝
を形成するレジスト膜（図示せず）を形成した後、その
レジスト膜をマスクに用いた異方性イオンエッチング技
術によって、ハードマスクに第１の配線を埋め込む溝パ
ターンを形成する。このエッチング条件の一例として
は、エッチングガスにトリフルオロメタン（ＣＨ
Ｆ₃ ）：流量＝３０ｃｍ³ ／ｍｉｎと、テトラフルオロ
メタン（ＣＨ₄ ）：流量＝６０ｃｍ³ ／ｍｉｎと、アル
ゴン（Ａｒ）：流量＝８００ｃｍ³ ／ｍｉｎとを用い、
エッチング雰囲気の圧力を２００Ｐａ、基板温度を２５
℃に設定した。

【００５１】次にレジスト膜が付着した状態で、上記ハ
ードマスクをマスクにして異方性エッチングを行って、
有機材料の第１の配線間絶縁膜１２１に第１の配線（下
層配線）を形成するための第１の溝１２２を形成する。
このエッチングでは、有機材料であるハードマスク上に
残るレジスト膜もエッチングされ完全に除去される。こ
のエッチング条件の一例としては、エッチング装置に例
えば電子サイクロトロン共鳴（ＥＣＲ：Electron Cyclo
tron Resonance ）プラズマエッチング装置を用い、エ
ッチングガスに、窒素（Ｎ₂ ）とヘリウム（Ｈｅ）とを
用い、エッチング雰囲気の圧力を１Ｐａ、マイクロ波電
力を１．０ｋＷ、バイアス高周波電力を３００Ｗに設定
した。

【００５２】次いで、前記第1の実施の形態で説明した
プロセスと同様に、スパッタリングによって、上記第１
の溝１２２の内面にバリア層１２３を例えばタンタル
（Ｔａ）を３０ｎｍの厚さに堆積して形成し、さらにメ
ッキシード層（図示せず）を例えば銅を１００ｎｍの厚
さに堆積して形成する。なお、良好な密着成膜が要求さ
れるメッキシード層は、バリア層１２３を成膜した後に
大気開放することなくいわゆるｉｎ−ｓｉｔｕで連続成
膜する必要がある。

【００５３】次に電解メッキ法によって、上記第１の溝
１２２の内部を含む第１の配線間絶縁膜１２１上に、銅
メッキ膜を例えば１．０μｍの厚さに形成する。次に、
ＣＭＰ法によって、第１の溝１２２の内部以外に形成さ
れている上記銅メッキ膜を除去するとともに、平坦化を
行う。その結果、第１の溝１２２の内部に銅メッキ膜か
らなる第１の配線１２４がバリア層１２３を介して形成
される。

【００５４】次に、第１の配線間絶縁膜１２１上に、上
記第１の配線１２４を覆うキャップ絶縁膜１２５を、例
えば窒化シリコン膜で形成するこのキャップ絶縁膜１２
５は、銅の拡散を防止する機能を有する必要から、例え
ば５０ｎｍの厚さに形成されている。

【００５５】次に、上記キャップ絶縁膜１２５上に配線
層間絶縁膜（ＩＬＤ：Inter LevelDielectrics film）
１２６を、例えば５００ｎｍの厚さの有機系絶縁膜で形
成する。例えば、配線層間絶縁膜１２６を、例えばポリ
アリールエーテルで形成する場合には、上記第１の配線
間絶縁膜１２１と同様の成膜条件によって形成する。

【００５６】次に、配線層間絶縁膜１２６上に中間絶縁
膜１２７を、例えば５０ｎｍの圧力さの酸化シリコン膜
で形成する。上記中間絶縁膜１２７は、エッチングのハ
ードマスクとして機能するとともにエッチングストッパ
としての機能も果たす。上記中間絶縁膜１２７の成膜方
法の一例としては、プロセスガスにモノシラン（ＳｉＨ
₄ ）と一酸化二窒素（Ｎ₂ Ｏ）とを用い、基板温度を３
５０℃、成膜雰囲気の圧力を１ｋＰａに設定した。

【００５７】次に、前記第２の実施の形態と同様にし
て、中間絶縁膜１２７上に第２の配線間絶縁膜１２８
を、例えばポリアリールエーテルのような有機材料を３
００ｎｍの厚さに形成する。その成膜条件は、一例とし
て上記配線層間絶縁膜１２６と同様の条件を用いること
ができる。

【００５８】次に、上記第２の配線間絶縁膜１２８上
に、例えば酸化シリコン膜１２９を例えば２００ｎｍの
厚さに形成し、さらに窒化シリコン膜１３０を例えば３
００ｎｍの厚さに形成して、ハードマスク１３１を構成
する。上記酸化シリコン膜１２９の形成条件は、前記中
間絶縁膜１２７と同様なる条件で形成することが可能で
ある。また窒化シリコン膜１３０は、前記第１の実施の
形態で説明した窒化シリコン膜１０３と同様の成膜条件
で形成することが可能である。

【００５９】次に、図５の（２）に示すように、レジス
ト塗布技術によりレジスト膜（図示せず）を形成した
後、リソグラフィー技術によって、レジスト膜に上層配
線を埋め込む溝パターン（図示せず）を形成する。その
レジスト膜をマスクに用いた異方性イオンエッチング技
術によって、窒化シリコン膜１３０に溝パターン１３２
を形成する。その後、レジスト膜を例えばアッシングに
よって除去する。

【００６０】次いで、レジスト塗布によりレジスト膜１
３３を形成した後、リソグラフィー技術によって、レジ
スト膜１３３に接続孔を形成するための接続孔パターン
１３４を形成する。そのレジスト膜１３３をマスクに用
いた異方性イオンエッチング技術によって、酸化シリコ
ン膜１２９に接続孔パターン１３５を形成する。

【００６１】さらに、図６の（３）に示すように、上記
酸化シリコン膜１２９をマスクに用いて異方性エッチン
グを行って、上記第２の配線間絶縁膜１２８に接続孔パ
ターン１３５を延長して形成する。この酸化シリコン膜
１２９のエッチング条件の一例としては、前記ハードマ
スクのエッチング条件と同様の条件を用いることがで
き、上記第２の配線間絶縁膜１２８のエッチング条件例
としては前記第１の配線間絶縁膜１２１のエッチング条
件と同様の条件を用いることができる。このとき、レジ
スト膜は有機材料であるため、第２の配線間絶縁膜１２
８のエッチングによって完全に除去される。そのため、
ここではレジスト膜を除去するためのアッシング処理を
行う必要がない。

【００６２】次に、上記窒化シリコン膜１３０をマスク
に用いたエッチングによって、酸化シリコン膜１２９と
中間絶縁膜１２７をエッチングする。

【００６３】その結果、図６の（４）に示すように、酸
化シリコン膜１２９に溝パターン１３６が形成され、中
間絶縁膜１２７に接続孔パターン１３５が延長形成され
る。この酸化シリコン膜１２９のエッチング条件の一例
としては、前記ハードマスクおよび中間絶縁膜１２７の
エッチング条件と同様の条件を用いることができる。

【００６４】次に、上記窒化シリコン膜１３０〔前記図
６の（３）参照〕をマスクに用いたエッチングによっ
て、第２の配線間絶縁膜１２８に上層配線を形成するた
めの第２の溝１３７を形成するとともに、上記中間絶縁
膜１２７をマスクに用いたエッチングによって、配線層
間絶縁膜１２６に接続孔１３８を形成する。上記配線層
間絶縁膜１２６のエッチング条件の一例としては前記第
１の配線間絶縁膜１２１のエッチング条件と同様の条件
を用いることができる。

【００６５】次に、酸化シリコン膜１２９および中間絶
縁膜１２７をマスクに用いたエッチングによって、ハー
ドマスクとして用いた窒化シリコン膜１３０〔前記図６
の（３）参照〕と接続孔１３８の底部の窒化シリコン膜
からなるキャップ絶縁膜１２５を除去する。このエッチ
ング条件の一例としては、前記第１の実施の形態で説明
した中間絶縁膜１１０に接続孔パターン１１１を開口す
るエッチング条件と同様の条件を用いることができる。

【００６６】その後、前記第１の実施の形態で説明した
のと同様にして、バリア層、銅シード層、銅メッキ膜を
形成した後、化学的機械研磨によって余分な銅メッキ膜
およびバリア層を除去することで、接続孔１３８の内部
に第１の配線１２４に接続するプラグ（図示せず）を形
成するとともに第２の溝１３７の内部に第２の配線（上
層配線）（図示せず）を形成する。

【００６７】この第２の実施の形態においても、接続孔
１３８および第２の溝１３７にバリア層を形成する際に
は、前記第１の実施の形態と同様の作用、効果が得られ
る。

【００６８】次に、本発明の第２の半導体装置の製造方
法に係る実施の形態を説明する。この第２の半導体装置
の製造方法では、前記第１の半導体装置の製造方法に対
してバリア層の成膜方法が異なるのみで、その他のプロ
セスは前記第１の半導体装置の製造方法と同様であるた
めにここでは説明を省略する。したがって、その他のプ
ロセスは前記第１の半導体装置の製造方法に係る説明を
参照していただきたい。

【００６９】本発明の第２の半導体装置の製造方法に係
る実施の形態では、バリア層を形成する際に、長距離ス
パッタリング装置や通常のイオン化スパッタリング装置
のような指向性スパッタリング装置とエッチバック装置
とを組み合わせて用いる。すなわち、指向性のスパッタ
リング装置によって、バリア層を形成した後、エッチバ
ック装置によって、接続孔（凹部）底部に形成されてい
るバリア層を選択的に異方性エッチングすることで除去
する。このようにして、溝内面および接続孔側壁にバリ
ア層を残し、接続孔底部のバリア層を除去する。

【００７０】上記製造方法でも、バリア層を形成した後
に銅シード層を形成するが、その際には、銅シード層の
密着性を良好な状態に確保するため、バリア層を成膜し
た後は基板を大気に開放せず、いわゆるｉｎ−ｓｉｔｕ
に銅シード層を連続成膜することが好ましい。例えば、
一般的に使用されているスパッタリング装置のプラット
ホームにバリア層をエッチングすることができるチャン
バを追加し、バリア層の成膜、エッチバック、銅シード
層の成膜を、基板を大気に開放することなく、いわゆる
ｉｎ−ｓｉｔｕに連続成膜すればよい。

【００７１】次に、本発明の半導体装置の製造方法に係
る各実施の形態において、中間絶縁膜１１０〔前記図３
の(５)参照〕、中間絶縁膜１２７〔前記図５の(１)参
照〕に炭化シリコン膜を用いる。その他のプロセスは、
前記各実施の形態で説明したのと同様である。

【００７２】中間絶縁膜に炭化シリコン膜を用いた場合
には、エッチング条件の一例としては、エッチングガス
にヘリウム（Ｈｅ）とトリメチルシラン〔（ＣＨ₃ ）₃
ＳｉＨ〕とを用い、エッチング雰囲気の圧力を６６７Ｐ
ａに設定し、エッチング装置の高周波パワーを３００Ｗ
に設定した。

【００７３】上記中間絶縁膜を炭化シリコンで形成する
ことによって、たとえ、接続孔底部のバリア層とともに
溝底部のバリア層となるタンタル膜も除去されたとして
も、溝底部にはバリア性の高い炭化シリコン膜が残るの
で、層間絶縁膜中への銅の拡散を防止することができ
る。

【００７４】さらに、デュアルダマシンプロセスに使用
する中間絶縁膜１１０〔前記図３の(５)参照〕、中間絶
縁膜１２７〔前記図５の(１)参照〕にバリア性の高い炭
化シリコン（ＳｉＣ）や炭化酸化シリコン（ＳｉＯＣ）
のような材料を使用することによって、溝底部のバリア
層（タンタル膜）が万一除去されたとしても、接続孔お
よび配線が埋め込まれる溝内に形成される銅が配線層間
絶縁膜や配線間絶縁膜中に拡散することを確実に防ぐこ
とができる。

【００７５】また、上記各実施の形態では、バリア層に
タンタル（Ｔａ）膜を用いたが、銅の拡散を防ぐ機能を
有する窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、窒化
チタン（ＴｉＮ）、タングステン（Ｗ）、窒化タングス
テン（ＷＮ）等を用いることが可能である。

【００７６】また、上記各実施の形態は、スパッタリン
グによるバリア層とメッキシード層の形成と、電解メッ
キによる銅の埋め込みとを組み合わせたプロセスで実現
することが可能である。そのため、プロセス的負荷が少
ない。

【００７７】

【発明の効果】以上、説明したように本発明の第１の半
導体装置の製造方法によれば、凹部（接続孔）底部に堆
積されるバリア層材料をスパッタエッチングしながら凹
部（接続孔）側壁および溝内面にバリア層材料を堆積さ
せることができる。そのため、接続孔底部に露出される
材料と同種の材料を接続孔底部に露出される材料と連続
した状態で、接続孔内部に配線材料を形成することがで
きる。よって、エレクトロマイグレーション耐性の向上
が図れるので、接続孔底部にボイドを発生しない信頼性
の高い配線構造を形成することが可能になる。それとと
もに、配線構造の高性能化、低コスト化を実現すること
ができる。

【００７８】本発明の第２の半導体装置の製造方法によ
れば、凹部（接続孔）の底部に形成されたバリア層を選
択的に除去するので、凹部（接続孔）側壁および溝内面
にバリア層を残した状態で接続孔底部に形成されたバリ
ア層を選択的に除去することができる。そのため、接続
孔底部に露出される材料と同種の材料を接続孔底部に露
出される材料と連続した状態で、接続孔内部に配線材料
を形成することができる。よって、エレクトロマイグレ
ーション耐性の向上が図れるので、接続孔底部にボイド
を発生しない信頼性の高い配線構造を形成することが可
能になる。それとともに、配線構造の高性能化、低コス
ト化を実現することができる。

【図面の簡単な説明】

【図１】本発明の半導体装置の製造方法に係る実施の形
態を示す製造工程断面図である。

【図２】第１の実施の形態を示す製造工程断面図であ
る。

【図３】第１の実施の形態を示す製造工程断面図であ
る。

【図４】第１の実施の形態を示す製造工程断面図であ
る。

【図５】第２の実施の形態を示す製造工程断面図であ
る。

【図６】第２の実施の形態を示す製造工程断面図であ
る。

【図７】課題を説明する概略構成断面図である。

【符号の説明】

１…基板、４…配線層間絶縁膜、５…中間絶縁膜、６…
配線間絶縁膜、９…凹部、９Ｂ…凹部底部、９Ｓ…凹部
側壁、１０…バリア層

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 BB04 BB14 BB17 BB18 BB30 BB32 BB33 CC01 DD04 DD08 DD16 DD17 DD38 DD52 DD75 EE14 EE15 EE17 EE18 FF17 FF22 HH01 5F033 HH11 HH18 HH19 HH21 HH32 HH33 HH34 JJ11 JJ18 JJ19 JJ21 JJ32 JJ33 JJ34 KK11 KK18 KK19 KK21 KK32 KK33 KK34 MM02 MM12 MM13 NN05 NN06 NN07 PP17 PP27 QQ09 QQ12 QQ13 QQ28 QQ31 QQ48 QQ98 RR01 RR04 RR06 RR08 RR09 RR11 RR21 RR22 RR24 SS02 SS04 SS15 SS22 XX05

Claims (7)

【特許請求の範囲】
1. 【請求項１】 基板上の絶縁膜に形成された凹部内面に
   バリア層をスパッタリングによって形成する工程を備え
   た半導体装置の製造方法において、 前記スパッタリングは、前記凹部底部に堆積されるバリ
   ア層材料をスパッタエッチングしながら前記凹部側壁に
   バリア層材料を堆積させることを特徴とする半導体装置
   の製造方法。
2. 【請求項２】 前記スパッタリングは、前記基板にバイ
   アス電力を印加しながら行うことを特徴とする請求項１
   記載の半導体装置の製造方法。
3. 【請求項３】 前記凹部は溝および該溝底部に形成され
   た接続孔とからなり、 前記スパッタリングは、前記接続孔底部に堆積されるバ
   リア層材料をスパッタエッチングしながら前記接続孔側
   壁および前記溝内面にバリア層材料を堆積させることを
   特徴とする請求項１記載の半導体装置の製造方法。
4. 【請求項４】 前記絶縁膜を形成する工程は、 前記接続孔が形成される配線層間絶縁膜を形成する工程
   と、 前記配線層間絶縁膜上に前記接続孔を形成する際のエッ
   チングマスクとなる中間絶縁膜を形成する工程と、 前記中間絶縁膜上に前記溝が形成される配線間絶縁膜を
   形成する工程とからなり、 前記中間絶縁膜は、前記接続孔の内部および前記溝の内
   部に埋め込まれる配線材料の拡散を防止しかつ前記スパ
   ッタリング時にスパッタ耐性を有する材料で形成される
   ことを特徴とする請求項３記載の半導体装置の製造方
   法。
5. 【請求項５】 基板上の絶縁膜に形成された凹部内面に
   スパッタリングによってバリア層を形成する工程を備え
   た半導体装置の製造方法において、 異方性エッチングによって、前記凹部の底部に形成され
   た前記バリア層を選択的に除去する工程を備えたことを
   特徴とする半導体装置の製造方法。
6. 【請求項６】 前記凹部は溝および該溝底部に形成され
   た接続孔とからなり、 前記異方性エッチングは、前記溝の内面および前記接続
   孔の側壁に前記バリア層を残した状態で前記接続孔底部
   に形成されたバリア層を選択的に除去することを特徴と
   する請求項５記載の半導体装置の製造方法。
7. 【請求項７】 前記絶縁膜を形成する工程は、 前記接続孔が形成される配線層間絶縁膜を形成する工程
   と、 前記配線層間絶縁膜上に前記接続孔を形成する際のエッ
   チングマスクとなる中間絶縁膜を形成する工程と、 前記中間絶縁膜上に前記溝が形成される配線間絶縁膜を
   形成する工程とからなり、 前記中間絶縁膜は、前記接続孔の内部および前記溝の内
   部に埋め込まれる配線材料の拡散を防止しかつ前記異方
   性エッチング時にエッチング耐性を有する材料で形成さ
   れることを特徴とする請求項７に記載の半導体装置の製
   造方法。