JP2008028046A - 薄膜形成方法、銅配線膜形成方法 - Google Patents

薄膜形成方法、銅配線膜形成方法 Download PDF

Info

Publication number
JP2008028046A
JP2008028046A JP2006197467A JP2006197467A JP2008028046A JP 2008028046 A JP2008028046 A JP 2008028046A JP 2006197467 A JP2006197467 A JP 2006197467A JP 2006197467 A JP2006197467 A JP 2006197467A JP 2008028046 A JP2008028046 A JP 2008028046A
Authority
JP
Japan
Prior art keywords
hole
film
target
deep hole
vacuum chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006197467A
Other languages
English (en)
Other versions
JP5014696B2 (ja
Inventor
Yohei Kodama
洋平 児玉
Tomoyuki Yoshihama
知之 吉浜
Satoshi Toyoda
聡 豊田
Michio Ishikawa
道夫 石川
Shigefumi Itsudo
成史 五戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2006197467A priority Critical patent/JP5014696B2/ja
Publication of JP2008028046A publication Critical patent/JP2008028046A/ja
Application granted granted Critical
Publication of JP5014696B2 publication Critical patent/JP5014696B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【要 約】
【課題】コンタクトホールやヴィアホールの導通抵抗を低下させる。
【解決手段】ターゲット２０と成膜対象物１７の間の空間をアノード電極４で取り囲み、アノード電極４に印加する正電圧と、成膜対象物１７に印加する負電圧とを制御し浅穴の底面の堆積速度がエッチング速度よりも大きい状態を維持しながら、深穴の底面では、エッチング速度を堆積速度以上の大きさにする。深穴底面にバリア膜を形成せずに、浅穴底面、及び深穴と浅穴の側面にバリア膜を形成することができるので、銅配線膜が深穴底面下の導電性物質と直接接触でき、導通抵抗が低下する。
【選択図】 図１

Description

本発明はスパッタリング方法の技術分野にかかり、特に、バリア膜の形成に適したスパッタリング方法に関する。
アルミニウム配線よりも低抵抗であり、回路を高速で動作させることができることから、近年では銅配線が注目されている。
しかしながら銅配線はシリコン酸化膜中に拡散し、リーク電流発生の原因となるため、シリコン酸化膜から成る絶縁膜表面に、拡散防止のためのバリア膜を形成し、そのバリア膜表面に銅配線膜を形成していた。
図５(ａ)の符号１４０は基板であり、該基板１４０の表面には絶縁膜１４１が形成されている。絶縁膜１４１には溝１４４と孔１４５が形成されている
溝１４４の深さは絶縁膜１４１の厚みよりも小さく、従って、その底面に絶縁膜１４１が露出されている。
孔１４５は溝１４４よりも深く、その底面には、基板１４０に形成されている半導体拡散層や配線膜の表面が露出されている。
上記基板１４０を真空槽内に搬入し、Ｔａ窒化物やＴｉ窒化物等のバリア性を有する金属をスパッタリングし、溝１４４の底面や孔１４５の底面と側面を含む絶縁膜１４１の表面に、同図(ｂ)に示すように、バリア膜１４２を形成する。
次いで、スパッタリング法とメッキ法により、バリア膜１４２の表面に銅薄膜を形成した後、溝１４４や孔１４５の外部の絶縁膜１４１の表面のバリア膜１４２及び銅薄膜を研磨除去すると、同図(ｃ)に示すように、溝１４４や孔１４５内は銅配線１４３によって充填される。
銅配線１４３と絶縁膜１４１の間にはバリア膜１４２が位置しており、銅配線１４３と絶縁膜１４１は接触しておらず、銅が絶縁膜１４１中に拡散しない。
しかしながら上記構造では、銅配線１４３と、基板１４０中の拡散層や配線膜との間にもバリア膜１４２が位置してしまい、基板１４０と銅配線１４３との間に電流が流れるとき、電流はバリア膜１４２を通らなければならない。
一般にバリア膜の抵抗値は大きいため、電流が流れる経路の抵抗値が増大し、発熱が生じたり動作速度が遅くなるという欠点がある。
銅配線膜を形成するスパッタリング装置は、下記公報に記載されている。
特開２００２−８０９６２
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、銅配線の抵抗を増大させないスパッタリング方法を提供することにある。
上記課題を解決するため、本発明は、真空槽と、前記真空槽に接続された真空排気系と、前記真空槽に接続されたガス導入系と、前記真空槽内に配置されたターゲットと、 前記真空槽内で前記ターゲットに対向して配置された基板台と、前記ターゲットと前記基板台の間の空間を取り囲むアノード電極とを有するスパッタ装置の、前記真空排気系によって前記真空槽内を真空排気し、前記ガス導入系からスパッタリングガスを導入し、前記スパッタリングガスのプラズマを発生させて前記ターゲットをスパッタリングし、前記基板台に配置され、表面に複数の浅穴と深穴が形成された成膜対象物の表面に薄膜を形成する薄膜形成方法であって、前記アノード電極に印加する正電圧と、前記基板台に印加する負電圧とを制御し、前記浅穴の底面の堆積速度がエッチング速度よりも大きい状態を維持しながら、前記深穴の底面では、エッチング速度を堆積速度以上の大きさにする薄膜形成方法である。
また、本発明は、前記深穴と前記浅穴とをシリコン酸化物薄膜に形成し、上記薄膜形成方法によって、前記浅穴の底面と側面と前記深穴の側面に銅拡散防止のバリア膜を形成し、前記深穴底面下に、導電性物質を露出させた状態で前記深穴と前記浅穴内に銅薄膜を充填する銅配線膜形成方法である。
ヴィアホールやコンタクトホール等の深穴の底面下にバリア膜が形成されず、銅配線膜が深穴底面下の導電性物質と直接接触できるので導通抵抗が小さくなる。
図１の符号１０は本発明に用いることができるスパッタリング装置の一例である。
このスパッタリング装置１０は真空槽１２を有しており、その底面側には、ウェハステージ１４が配置されている。ウェハステージ１４上には、冷却装置１５と基板台１６がこの順序で重ねて配置されている。
真空槽１２内部の基板台１６の上方位置には、ターゲットホルダ２１が配置されている。ターゲットホルダ２１は板状であり、片面にはターゲット２０が配置され、反対側の面には、マグネトロン磁石１９が配置されている。マグネトロン磁石１９により、ターゲット２０の表面に磁界が形成される。
ターゲット２０は基板台１６に向けられており、基板台１６に成膜対象物１７を配置すると、成膜対象物１７の表面とターゲット２０の表面は平行に対面するように構成されている。基板台１６の裏面は冷却装置１５に密着されており、循環路２３内に冷媒が循環されると、基板台１６を介して成膜対象物１７が冷却されるように構成されている。
基板台１６とターゲット２０の間の空間は、ターゲット２０に近い方から、それぞれリング状又は筒状のアノード電極４と、第一の接地電極５と、第二の接地電極６とで囲まれている。図中、第一、第二の接地電極５、６を支持する部材は省略してある
真空槽１２の外部には、スパッタ電源２５と、バイアス電源２６と、制御電源２７とが配置されている。
制御電源２７はアノード電極４に接続されており、第一、第二の接地電極５、６を真空槽１２と同電位(接地電位)にした状態で、アノード電極４に正電圧を印加できるように構成されている。
ターゲットホルダ２１とウェハステージ１４は真空槽１２とは絶縁されており、ターゲットホルダ２１とウェハステージ１４は、それぞれスパッタ電源２５とバイアス電源２６に接続され、ターゲットホルダ２１とウェハステージ１４に、それぞれ所望の電圧を印加できるように構成されている。ウェハステージ１４に電圧が印加されると、その電圧は冷却装置１５を介して成膜対象物１７に印加される。
図２(ａ)は、成膜対象物１７の断面図であり、半導体層や配線層を有する基板４０の表面にな絶縁膜４１が形成されている。
絶縁膜４１には、絶縁膜４１の厚みよりも浅い浅穴４４と、浅穴より深く、底面に基板４０の半導体層や配線膜が露出する深穴４５が形成されている。ここでは、浅穴４４は絶縁膜４１の表面に引き回された溝であり、深穴４５は円形であり、深穴４４と重なり合う位置に形成されている。絶縁膜４１はシリコン酸化膜である。
真空槽１２には、真空排気系２２が接続されており、真空槽１２内を真空排気し、スパッタリングガスを導入し、スパッタ電源２５によってターゲット２０に負電圧を印加すると、ターゲット２０がスパッタリングされる。ターゲット２０には、金属タンタル(Ｔａ)が用いられ、スパッタリングガスにはアルゴンガスが用いられており、成膜対象物１７の表面には、タンタルのスパッタリング粒子が入射する。
スパッタリングの際に、制御電源２７によってアノード電極４に印加する正電圧の大きさを変えても、スパッタリング粒子３０の成膜対象物１７への入射量分布は殆ど変化しない。
また、バイアス電源２６によって成膜対象物１７に負電圧を印加すると、スパッタリングガスの正イオンを成膜対象物１７の表面に入射させることができる。正イオンの成膜対象物１７表面への入射量分布は、アノード電極４に印加する正電圧の大きさを変えることで制御することができる。
上記のようにスパッタリングを行なう際には、成膜対象物１７の表面では、入射するスパッタリング粒子３０の堆積と、成膜対象物１７表面に入射する正イオンのスパッタリングガスによるエッチングの両方が働く。
薄膜の成長速度は、堆積速度とエッチング速度の差分の速度であり、堆積速度がエッチング速度よりも大きいときには薄膜が成長するが、堆積速度とエッチング速度が等しい場合や、堆積速度がエッチング速度よりも小さい場合には、成長速度はゼロであり、堆積速度がエッチング速度よりも小さい場合には、既に形成されている薄膜はエッチングによって除去される。
スパッタリング粒子３０は余弦則で放出され、様々な角度で成膜対象物１７表面に入射するため、同じ基板に深穴(穴には孔と溝を含む)、浅穴が形成されている場合、浅穴の方の入射量が多いから、浅穴の底面の方が、深穴の底面よりも堆積速度が大きい。
それに対し、スパッタリングガスイオンは成膜対象物１７に印加される負電圧によって加速され、成膜対象物１７表面には略垂直に入射するから、浅穴の底面と、深穴の底面に均等に入射する。従って、浅穴の底面と深穴の底面のエッチング速度は等しい。
深穴の底面における堆積速度とエッチング速度が等しくなるようにすると、浅穴の底面では堆積速度の方がエッチング速度よりも大きくなるから、深穴の底面に薄膜を成長させずに、浅穴の底面に薄膜を成長させることができる。
但し、成膜対象物１７の表面のどの位置でもそのようにするためには、深穴底面の堆積速度の分布形状とエッチング速度の分布形状を同じにし、浅穴の底面に薄膜が成長する程度に、深穴の底面に於けるエッチング速度を大きくするとよい。
即ち、浅穴底面での堆積速度とエッチング速度をｄs、ｅsとし、深穴底面での堆積速度とエッチング速度をｄd、ｅdとすると、成膜対象物１７の表面内のどの位置でも、下記(１)式を満たす必要がある。
ｄs＞ｅs，ｄd≦ｅd ……(１)
穴の側面には正イオンのスパッタリングガスは入射しにくいので、浅穴の側面でも、深穴の側面でも、堆積速度の方がエッチング速度よりも大きくなるから、側面には薄膜が形成される。
図３(ａ)は、上記スパッタリング装置１０によって深穴４５の底面に形成されるバリア膜の、堆積速度の分布を模式的に示したグラフであり、アノード電極４へ印加する正電圧を大きくしても堆積速度に変化はなく、中央が端部よりも堆積速度が大きい。
この堆積速度のグラフは、基板台１６に電圧を印加せず、即ち、成膜対象物１７表面に正イオンのスパッタリングガスが入射しない状態でスパッタリングを行なったときの、深穴４５のバリア膜の膜厚分布から求めた。
図３(ｂ)は、深穴４５底面でのエッチング速度分布を模式的に示したグラフであり、アノード電極４へ印加する電圧を小さくすると、同図(ｂ)の曲線Ｍ1のように、中央のエッチング速度が小さい凹形状のエッチング速度分布にでき、正電圧を大きくすると、曲線Ｍ2のように、中央のエッチング速度が大きい凸形状のエッチング速度分布にすることができる。
このエッチング速度のグラフは、スパッタリングを行なわず、即ち堆積速度をゼロにして成膜対象物１７に負電圧を印加し、深穴４５底面に予め形成されているバリア膜をエッチングしたときの面内の膜厚分布から求めた。
このように、アノード電極４へ印加する正電圧を変えることでエッチング速度分布の形状を変えることができるから、堆積速度分布の形状とエッチング速度分布の形状を略同じ形状にすることができる。
成膜対象物１７の面内で上記(１)式が成立するようにしてスパッタリングを行なうと、図２(ｂ)に示すように、深穴４５の底面を除き、浅穴４４と深穴４５の側面と底面にタンタル薄膜から成るバリア膜４２が形成される。
次いで、スパッタリング法とメッキ法により、バリア膜４２の表面に銅薄膜を形成した後、浅穴４４や深穴４５の外部の絶縁膜４１の表面のバリア膜４２及び銅薄膜を研磨除去すると、同図(ｃ)に示すように、浅穴４４や深穴４５内は銅配線４３によって充填される。
図４は、本発明によって浅穴４４と深穴４５にバリア膜４２を形成した結果である。同図(ａ)は成膜対象物１７の中央に位置する浅穴４４の断面図 同図(ｂ)は中央に位置する深穴４５の断面図である。同図(ｃ)は周辺に位置する浅穴４４の断面図、同図(ｄ)は周辺に位置する深穴４５の断面図である。深穴４５にはバリア膜は形成されていないが、浅穴４４には形成されていることが分かる。なお、周辺位置では、底面のバリア膜の厚みが少し不均一になっている。
銅配線４３と絶縁膜４１の間にはバリア膜４２が位置しており、銅配線４３と絶縁膜４１は接触しておらず、銅が絶縁膜４１中に拡散しない。
銅配線４３と基板４０との間には、バリア膜４２は配置されていないので、銅配線４３は、基板４０内の拡散層や配線膜と接触でき、導通抵抗が小さい。
本発明に用いることができるスパッタリング装置の一例 (ａ)〜(ｃ)：本発明の銅配線膜形成工程を説明するための図面 (ａ)：堆積速度分布を説明するためのグラフ (ｂ)：エッチング速度分布を説明するためのグラフ (ａ)：中央位置の浅穴の断面図 (ｂ)：中央位置の深穴の断面図 (ｃ)：周辺位置の浅穴の断面図 (ｄ)：周辺位置の深穴の断面図 (ａ)〜(ｃ)：従来技術の銅配線膜形成工程を説明するための図面
符号の説明
４……アノード電極
５……第１の接地電極
６……第２の接地電極
１０……スパッタリング装置
１２……真空槽
１６……基板台
１７……成膜対象物
２０……ターゲット
４０……基板
４１……絶縁膜
４２……バリア膜
４３……銅配線膜
４４……浅穴
４５……深穴

Claims (2)

  1. 真空槽と、
    前記真空槽に接続された真空排気系と、
    前記真空槽に接続されたガス導入系と、
    前記真空槽内に配置されたターゲットと、
    前記真空槽内で前記ターゲットに対向して配置された基板台と、
    前記ターゲットと前記基板台の間の空間を取り囲むアノード電極とを有するスパッタ装置の、前記真空排気系によって前記真空槽内を真空排気し、前記ガス導入系からスパッタリングガスを導入し、前記スパッタリングガスのプラズマを発生させて前記ターゲットをスパッタリングし、前記基板台に配置され、表面に複数の浅穴と深穴が形成された成膜対象物の表面に薄膜を形成する薄膜形成方法であって、
    前記アノード電極に印加する正電圧と、前記基板台に印加する負電圧とを制御し、
    前記浅穴の底面の堆積速度がエッチング速度よりも大きい状態を維持しながら、
    前記深穴の底面では、エッチング速度を堆積速度以上の大きさにする薄膜形成方法。
  2. 前記深穴と前記浅穴とをシリコン酸化物薄膜に形成し、
    請求項１又記載の薄膜形成方法によって、前記浅穴の底面と側面と前記深穴の側面に銅拡散防止のバリア膜を形成し、前記深穴底面下に、導電性物質を露出させた状態で前記深穴と前記浅穴内に銅薄膜を充填する銅配線膜形成方法。
JP2006197467A 2006-07-19 2006-07-19 薄膜形成方法、銅配線膜形成方法 Active JP5014696B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006197467A JP5014696B2 (ja) 2006-07-19 2006-07-19 薄膜形成方法、銅配線膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006197467A JP5014696B2 (ja) 2006-07-19 2006-07-19 薄膜形成方法、銅配線膜形成方法

Publications (2)

Publication Number Publication Date
JP2008028046A true JP2008028046A (ja) 2008-02-07
JP5014696B2 JP5014696B2 (ja) 2012-08-29

Family

ID=39118393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006197467A Active JP5014696B2 (ja) 2006-07-19 2006-07-19 薄膜形成方法、銅配線膜形成方法

Country Status (1)

Country Link
JP (1) JP5014696B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2236568A1 (en) 2009-04-02 2010-10-06 Konica Minolta IJ Technologies, Inc. Actinic energy radiation curable ink-jet ink and ink-jet image forming method
WO2012003335A2 (en) * 2010-07-02 2012-01-05 Applied Materials, Inc. Deposition apparatus and methods to reduce deposition asymmetry
JP2012512325A (ja) * 2008-12-12 2012-05-31 富士フイルム株式会社 真空物理的蒸着のための成形アノードとアノード−シールド接続
JP2012512324A (ja) * 2008-12-12 2012-05-31 富士フイルム株式会社 真空物理的蒸着のためのチャンバシールド
US8859421B2 (en) 2009-04-08 2014-10-14 Tokyo Electron Limited Manganese oxide film forming method, semiconductor device manufacturing method and semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02281622A (ja) * 1989-04-21 1990-11-19 Nec Corp 半導体装置の製造方法
JP2001284449A (ja) * 2000-03-31 2001-10-12 Sony Corp 半導体装置の製造方法
JP2002080962A (ja) * 2000-09-07 2002-03-22 Ulvac Japan Ltd スパッタリング装置及び薄膜製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02281622A (ja) * 1989-04-21 1990-11-19 Nec Corp 半導体装置の製造方法
JP2001284449A (ja) * 2000-03-31 2001-10-12 Sony Corp 半導体装置の製造方法
JP2002080962A (ja) * 2000-09-07 2002-03-22 Ulvac Japan Ltd スパッタリング装置及び薄膜製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012512325A (ja) * 2008-12-12 2012-05-31 富士フイルム株式会社 真空物理的蒸着のための成形アノードとアノード−シールド接続
JP2012512324A (ja) * 2008-12-12 2012-05-31 富士フイルム株式会社 真空物理的蒸着のためのチャンバシールド
EP2236568A1 (en) 2009-04-02 2010-10-06 Konica Minolta IJ Technologies, Inc. Actinic energy radiation curable ink-jet ink and ink-jet image forming method
US8859421B2 (en) 2009-04-08 2014-10-14 Tokyo Electron Limited Manganese oxide film forming method, semiconductor device manufacturing method and semiconductor device
WO2012003335A2 (en) * 2010-07-02 2012-01-05 Applied Materials, Inc. Deposition apparatus and methods to reduce deposition asymmetry
WO2012003335A3 (en) * 2010-07-02 2012-05-10 Applied Materials, Inc. Deposition apparatus and methods to reduce deposition asymmetry
US9580796B2 (en) 2010-07-02 2017-02-28 Applied Materials, Inc. Deposition apparatus and methods to reduce deposition asymmetry

Also Published As

Publication number Publication date
JP5014696B2 (ja) 2012-08-29

Similar Documents

Publication Publication Date Title
JP6896869B2 (ja) 反応性ガス及びバイアス電力によって、ｐｖｄカーボンの膜品質を改善するための方法
KR100917463B1 (ko) 마그네트론 캐소드 및 이를 채용하는 마그네트론 스퍼터링장치
TWI414617B (zh) Film forming apparatus and thin film forming method
US8858763B1 (en) Apparatus and methods for deposition and/or etch selectivity
JP5702968B2 (ja) プラズマ処理装置及びプラズマ制御方法
US20180342378A1 (en) Sputtering target with backside cooling grooves
JP2017534750A (ja) 高密度高Ｓｐ３含有層を実現するための高電力インパルスマグネトロンスパッタリング処理
JP5249328B2 (ja) 薄膜の成膜方法
JP2015519477A (ja) 事前に安定させたプラズマによるプロセスのためのスパッタリング方法
JP5014696B2 (ja) 薄膜形成方法、銅配線膜形成方法
JP5461690B2 (ja) スパッタリング装置及びスパッタリング方法
TWI840426B (zh) Pvd濺射沉積腔室中的傾斜磁控管
US20200048760A1 (en) High power impulse magnetron sputtering physical vapor deposition of tungsten films having improved bottom coverage
JP4762187B2 (ja) マグネトロンスパッタリング装置および半導体装置の製造方法
JP2010090424A (ja) スパッタ成膜方法及びプラズマ処理装置
US20060169209A1 (en) Substrate processing apparatus, substrate processing method, and storage medium storing program for implementing the method
TWI632246B (zh) 用於反應性再濺射介電材料的ｐｖｄ腔室中之腔室糊貼方法
TWI435386B (zh) 被膜表面處理方法
TW201016875A (en) Confining magnets in sputtering chamber
TWI774234B (zh) 半導體沉積系統及其操作方法
JP2013048143A (ja) プラズマ処理装置およびプラズマ処理方法
JPH02148722A (ja) 半導体集積回路装置の製造方法
JP2002004037A (ja) スパッタリングターゲットの製造方法及びスパッタリング装置
KR100444011B1 (ko) 마그네틱을이용한실리사이드제조방법
JP2005256086A (ja) 物理的気相成膜装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120210

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5014696

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250