JP4972257B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4972257B2
JP4972257B2 JP2001500328A JP2001500328A JP4972257B2 JP 4972257 B2 JP4972257 B2 JP 4972257B2 JP 2001500328 A JP2001500328 A JP 2001500328A JP 2001500328 A JP2001500328 A JP 2001500328A JP 4972257 B2 JP4972257 B2 JP 4972257B2
Authority
JP
Japan
Prior art keywords
insulating film
recess
metal
stage
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001500328A
Other languages
English (en)
Inventor
貴 行 丹生谷
野 道 広 大
藤 日出人 後
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2001500328A priority Critical patent/JP4972257B2/ja
Application granted granted Critical
Publication of JP4972257B2 publication Critical patent/JP4972257B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67028Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67028Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

技術分野
本発明は、半導体装置内に配線される金属表面への保護膜を形成する技術に関する。
背景技術
半導体デバイス(半導体装置)の性能向上の要請から近年ではアルミニウム線に代わり銅線を用いる配線技術が注目されている。銅はアルミニウムよりも低抵抗であり、エレクトロマイグレーション耐性(EM耐性)に優れているという特性を有する一方、半導体基板内への拡散の可能性が高く、また酸化され易いといった問題点を有している。このため半導体装置内において多層構造をもって配線される銅と層間絶縁膜(以下絶縁膜と略す)との間にはバリアメタルや保護膜と呼ばれる種々のバリア材が用いられる。
以上のような銅の多層配線を実現する手法の一つとして、ダマシンプロセス(damascene process)と呼ばれる工程があり、その工程を図9A,図9B,図9C,図9Dに示す。これらの図において符号11は例えばSiOからなる第1の絶縁膜であり、配線の埋め込み用に形成された凹部12を含めた絶縁膜11の表面上をTaN、TiNなどのバリア材(バリアメタル)13で被覆し、その上に配線用の銅(Cu)14が埋め込まれる(図9A)。
基板表面をCMP(chemical mechanical polishing)と呼ばれる研磨プロセスにより研磨して凹部12以外の銅14とバリア材13とを取り除き、更に凹部12上方を塞ぐようにして保護膜であるシリコン窒化膜(SiN膜という)15を設け、その上に第2の絶縁膜16を形成する(図9B)。SiN膜15は、銅14が第2の絶縁膜16に拡散するのを防止する役割をもっている。そして図示しないマスクを用いて絶縁膜16をエッチングして第2の溝17を形成し(図9C)、更に溝17内のSiN膜15をエッチングし(図9D)、この第2の溝17内に銅を埋め込み、上述の工程を繰り返すことで多層構造を実現している。
しかし、上述ダマシンプロセスにおいて保護膜として用いられるSiN膜15は、誘電率が高く、これが絶縁膜11,16間に残留してしまうため、層間絶縁膜として誘電率の低い材料を用いても、層間絶縁膜全体として誘電率を上げてしまう欠点がある。
さらに、このSiN膜を保護膜に用いると、このSiN膜15を取り除くためには2回のエッチングが必要になってしまう。即ち第2の溝17を形成するのに先ず第2の絶縁膜16をエッチングし、その後エッチングに用いる処理ガスの交換等、プロセス条件を変えてSiN膜15のエッチングを行わなければならない。またSiN膜はCVD(chemical vapor deposition)により形成される。従ってこうしたことから製造プロセス全体が複雑化するという問題がある。
発明の開示
本発明の目的は、ダマシンプロセスを利用した配線の埋め込み工程において、絶縁膜の誘電率を上げることなく且つ製造工程を簡略化できる半導体装置の製造方法及び製造装置を提供することにある。
請求の範囲第1項に係る発明は、基板表面上の第1の絶縁膜に第1の凹部を形成する工程と、この第1の凹部に金属拡散防止用のバリア層を介して配線用の金属を埋め込む工程と、前記基板を研磨して前記第1の凹部よりも上方側の金属を除去して前記第1の凹部内に第1の金属層を残す工程と、前記基板表面を、前記金属層に付着する有機物の溶液に接触させ、前記第1の金属層の表面に前記有機物からなる金属拡散防止用の保護膜を形成する工程と、前記第1の絶縁膜と直接接続する第2の絶縁膜を前記基板表面に形成する工程と、この第2の絶縁膜における前記第1の金属層の上方領域に第2の凹部を形成する工程と、前記第1の金属層に接続される配線用の第2の金属層をバリア層を介して前記第2の凹部に埋め込む工程と、を備えたことを特徴とする。
ここで、保護膜は、第1の金属層の上に第2の絶縁膜を形成したときに当該第1の金属層から第2の絶縁膜への金属の拡散を防止するためのものであるが、この保護膜は、基板表面に溶液を接触させることによって形成されるので、保護膜の形成工程が簡単になる。また、第1の絶縁膜と第2の絶縁膜の間において、本来保護膜を形成する必要のない第1の金属層が形成されていない部分には保護膜が形成されない。従って、保護膜が絶縁膜の誘電率に悪影響を及ぼすことを防止することができる。また、この保護膜は第2の絶縁膜にエッチングをほどこすときに同時に除去することができるので、エッチング工程を2回する必要がなく、工程を簡略化することができる。
請求の範囲第2項に係る発明は、前記有機物は、トリアゾール系の物質であることを特徴とする。
請求の範囲第3項に係る発明は、前記有機物は、脂環式アルコール化合物、糖類、芳香環式フェノール化合物、芳香環式カルボン酸化合物、脂肪族カルボン酸化合物、脂肪族カルボン酸化合物の誘導体、アミノポリカルボン酸化合物、ホスホン酸化合物、アルカノールアミン化合物、芳香環式アミン化合物、脂肪族アミン化合物のうちいずれかを含むものであることを特徴とする。
請求の範囲第4項に係る発明は、基板表面上の第1の絶縁膜に第1の凹部を形成する工程と、この第1の凹部に金属拡散防止用のバリア層を介して配線用の金属を埋め込む工程と、前記基板を研磨して前記第1の凹部よりも上方側の金属を除去して前記第1の凹部内に第1の金属層を残す工程と、前記基板表面を、前記金属層に付着する溶液に接触させ、前記第1の金属層の表面に第一塩化錫、ホウフッ化錫、硫酸第一錫、硫酸ニッケル、塩化ニッケル、スルファミン酸ニッケルのうち少なくとも1つからなる金属拡散防止用の保護膜を形成する工程と、前記第1の絶縁膜と直接接続する第2の絶縁膜を前記基板表面に形成する工程と、この第2の絶縁膜における前記第1の金属層の上方領域に第2の凹部を形成する工程と、前記第1の金属層に接続される配線用の第2の金属層をバリア層を介して前記第2の凹部に埋め込む工程と、を備えたことを特徴とする。
請求の範囲第5項に係る発明は、前記配線用の金属は銅であることを特徴とする。
請求の範囲第6項に係る発明は、前記基板を研磨して前記第1の凹部より上方側の金属を除去して前記第1の凹部内に第1の金属層を残す工程の後で、研磨された基板上に付着しているパーティクルを除去する洗浄工程をさらに備えたことを特徴とする。
請求の範囲第7項に係る発明は、基板上の絶縁膜の凹部に金属層が形成された基板を収納した基板カセットが搬入される搬入部と、基板の表面を洗浄するための第1洗浄ユニットと、洗浄された基板に、金属層に付着する有機物の溶液を接触させ、金属層の表面に金属拡散防止用の保護膜を形成するための処理ユニットと、前記搬入部に搬入された前記基板カセットから前記基板を取り出し、前記ユニット間を搬送するための搬送部と、を備えたことを特徴とする。
請求の範囲第8項に係る発明は、処理ユニットで処理された基板を洗浄液により洗浄するための第2の洗浄ユニットと、ここで洗浄された基板を乾燥するための乾燥ユニットと、をさらに備えたことを特徴とする。
請求の範囲第9項に係る発明は、前記第1の洗浄ユニット、前記処理ユニット、前記第2の洗浄ユニット及び前記乾燥ユニットは、一連の複数の処理槽として構成され、前記搬送部がこれら複数の処理槽の間において基板を搬送するようになされたことを特徴とする。
発明を実施するための最良の形態
本発明における半導体装置の製造方法の実施の形態として、説明の簡略化のためにいわゆるシングルダマシン工程を例にとって図1A,図1B,図1C,図1D,図2A,図2Bを用いて説明する。
図1Aないし図1Dは基板上に形成されたn段目の回路中に引き回される配線(金属層)の上にビアホールを形成して、n+1段目の回路中の配線を接続する接続線(本実施の形態ではこれも配線と呼ぶ)を形成する工程を示している。図1Aないし図1D中21は例えば誘電率の低いフッ素添加カーボン膜(CF膜)から成るn段目の絶縁膜(層間絶縁膜)、22はn段目の回路中の銅からなる配線である金属層、23は絶縁膜21への銅の拡散を防止するためのバリア層、24は、後で詳述する保護膜である。図1Aはn段目の回路の上に第1の絶縁膜31を形成した状態を示している。先ず図1Bに示すようにこの第1の絶縁膜31に例えばフォトレジストによるパターンマスクを用いてエッチングにより第1の凹部である第1の溝32を形成する。このエッチングにおいては、この点も後述するが保護膜24も除去される。
次に図1Cに示すように基板表面につまり第1の絶縁膜31及び第1の溝32の表面に、後工程で埋め込む銅の拡散及び酸化を防止するため、第1のバリア層33を形成する。この第1のバリア層33はスパッタリングなどの工程により形成し、例えばTa(酸化タンタル),TaN(窒化タンタル),TiN(窒化チタン)などが用いられる。そして図1Dに示すように基板表面に例えばスパッタリングで銅を堆積させて第1の溝32へ銅34が埋め込まれている。しかる後図2Aに示すようにCMP工程によって基板表面を研磨して第1の溝32よりも上方側の部分の銅34及びバリア層33を除去し、第1の溝32内に銅34が残されて第1の金属層35が形成される。CMP工程とは、基板である半導体ウエハを回転台上に固定して回転させると共に研磨布で押圧し、研磨液を供給しながら化学的、機械的の両研磨作用により研磨を行う工程である。次いで、図2Bに示すように第1の金属層35の上に保護膜4を形成する。
図3は、保護膜4の形成工程を示す工程図であり、銅の埋め込み(STEP1)を行った後、CMP工程(STEP2)を行い、その後CMPにより汚れている基板を洗浄(STEP3)してパーティクルを除去する。続いて例えばベンゾトリアゾール溶液(薬液)を接触させ、例えば基板を前記薬液中に浸漬(STEP4)し、乾燥させる。ここでベンゾトリアゾールは銅34と錯化合物を作り、銅34表面に付着するので、洗浄(STEP5)すると銅以外の部位に付着しているベンゾトリアゾールは洗い流される。その後乾燥(STEP6)を行い、結果として銅34表面にベンゾトリアゾールからなる保護膜4が形成される。
その後は、図1A以降と同様に基板表面に第2の絶縁膜を形成し、この絶縁膜に溝を形成してn+1段目の回路の配線をなす銅からなる第2の金属層を形成する。保護膜4はベンゾトリアゾールからなるため、絶縁膜をエッチングして溝を形成するときに、絶縁膜の下の保護膜4も同時に除去される。この場合、エッチングガスとしては例えばフッ素系ガス(CF)が用いられる。
上述実施の形態によれば銅34の上に保護膜4を簡単な工程で形成することができ、また絶縁膜31のエッチングのときに併せて保護膜4もエッチングされるので、ダマシン工程が簡単になる。また保護膜4は、銅34の表面にのみ残存して付着するので、絶縁膜31中には保護膜は形成されず、従って絶縁膜31の誘電率に影響を与えることもない。なお保護膜4を形成するためには、金属に対して錯形成能力を有する他の錯化剤を用いることも可能である。
例えば銅34表面から絶縁膜31中への銅イオンの拡散を防止する錯化剤としては、銅34に対し高い錯形成能力を持つ前述のベンゾトリアゾールの他、o−トリルトリアゾール、p−トリルトリアゾール等が挙げられる。
この他の有効な化合物として脂環式アルコール化合物、糖類、芳香環式フェノール化合物、芳香環式カルボン酸化合物、脂肪族カルボン酸化合物およびその誘導体、アミノポリカルボン酸化合物、ホスホン酸化合物、アルカノールアミン化合物、芳香環式アミン化合物、脂肪族アミン化合物等が挙げられる。
脂環式アルコール化合物の例としては1,2−ジヒドロキシシクロヘキサン等が挙げられる。
糖類の例としては、ソルビトール、ショ糖、デンプン等が挙げられる。
芳香環式フェノール化合物の例としては、フェノール、o−クレゾール、m−クレゾール、p−クレゾール、レゾルシノール、2,3−ピリジンジオール、4,6−ジヒドロキシピリジン、m−ニトロフェノール、カテコール、ピロガロール等が挙げられる。
芳香環式カルボン酸化合物の例としては、安息香酸、o−トルイル酸、m−トルイル酸、p−トルイル酸等が挙げられる。
脂肪族カルボン酸の化合物の例としては、ギ酸、酢酸、プロピオン酸、酪酸、イソ酪酸、吉草酸、イソ芳草酸、カプロン酸、トリメチル酢酸、アクリル酸等が挙げられる、
またその誘導体の例として脂肪族カルボン酸エステル(一例、酢酸エチルエステル)、脂肪族カルボン酸アミド(一例、プロピオン酸アミド)、脂肪族カルボン酸無水物(一例、無水酢酸)等が挙げられる。
アミノポリカルボン酸の例としては、エチレンジアミン四酢酸(EDTA)、1,2−シクロヘキサンジアミン四酢酸(CyDTA)、トリエチレンテトラアミン六酢酸(TTHA)、ニトリロ三酢酸(NTA)等が挙げられる。
ホスホン酸化合物の例としては、メチルジホスホン酸、アミノトリス、エチリデンホスホン酸、1−ヒドロキシエチリデン−1,1ジホスホン酸、1−ヒドロキシブチリデン−1,1−ジホスホン酸、エチルアミノビス(メチレンホスホン酸)、ドデシルアミノビス(メチレンホスホン酸)、ニトリロトリス(メチレンホスホン酸)、エチレンジアミンビス(メチレンホスホン酸)、エチレンジアミンテトラキス(メチレンホスホン酸)、ヘキセンジアミンテトラキス(メチレンホスホン酸)、ジエチレントリアミンペンタ(メチレンホスホン酸)、或いはこれらのアンモニウム塩、アルカリ金属塩からなる化合物等が挙げられる。
アルカノールアミン化合物の例としては、モノエタノールアミン等が挙げられる。
芳香環式アミン化合物の例としては、アニリン、2−メチルアニリン等が挙げられる。
脂肪族アミン化合物の例としては、メチルアミン、エチルアミン、エチレンジアミン、ヒドロキシアミン、エトキシアミン、メチルヒドラジン等が挙げられる。
以上の化合物の他に、アントラニール酸、o−ヒドロキシアニリン、没食子酸、没食子酸エステル等が挙げられる。
なおこれらは単独で、または2種以上を組み合わせて用いることができる。
ここで以下にウエハ上の銅層の表面にベンゾトリアゾールを付着させるための装置についてバッチ式の処理ユニットを例にとって説明する。図4は処理ユニットを示す図であり、この処理ユニットU1は、ベンゾトリアゾールからなる薬液が満たされた処理槽5と、例えば50枚のウエハWを各々垂直の状態でかつ並列に並べた状態で一括して側方から把持する、横に開閉自在な一対の把持アーム51,51と、この把持アーム51,51を支持し、横方向及び上下方向に移動できる支持アーム52と、を備えている。
把持アーム51,51によるウエハWの把持については、例えば図示しないウエハカセットの下方側から突き上げ部材により25枚のウエハを突き上げ、これらウエハを把持アーム51,51により一括して把持することによって行われる。なお把持アーム51,51は例えば25枚ずつ2分割されており、上述の操作を2回行って50枚把持する。そして把持アーム51,51を処理槽5内に降下させることによりウエハWが処理槽5内に浸漬される。また処理槽5はオーバーフロー分を処理槽5内に例えば底部から戻すように流路やポンプが設けられているが図では省略してある。
図5はこの処理ユニットを半導体装置の製造装置内に組み込んだ例を示している。装置全体は、洗浄処理前の被処理基板例えばウエハをカセット単位で収容する搬入部100と、ウエハの洗浄処理が行われる洗浄処理部200と、洗浄処理後のウエハをカセット単位で取り出すための搬出部300との3つのゾーンによって構成されている。
搬入部100では、例えば25枚のウエハが収容されてカセットCが外部からカセット搬送手段60により待機部61に一旦搬入された後、ローダ部62に搬送され、ここで図では見えないウエハ把持機構(把持アーム)によりカセットC内のウエハが中間保持部に移し変えられる。洗浄処理部200では、搬入部100と搬出部300とを結ぶライン(X方向)に沿って複数台のウエハ搬送機構(図では便宜上3台のウエハ搬送機構R1〜R3)が設けられている。なお前記ウエハ把持アーム及びウエハ搬送機構により搬送部が構成される。これらウエハ搬送機構R1〜R3は既述の把持アーム51,51と支持アーム52とからなるものである。また洗浄処理部200には図の例では6個の処理槽T1〜T6がX方向に沿って配列されており、例えばウエハ搬送機構R1は処理槽T1,T2を、ウエハ搬送機構R2は処理槽T3,T4を、ウエハ搬送機構R3は処理槽T5,T6を受け持つように構成されている。図6は洗浄処理部200の概略を示す平面図である。
前記複数の処理槽(便宜上T1〜T6で示した槽)は、CMP処理を終えたウエハを例えば洗浄する槽、次いでウエハを純水で洗浄する槽、ベンゾトリアゾールからなる薬液の入った処理槽、その薬液をIPA(イソプロピルアルコール)からなる洗浄液で洗浄する槽、純水で洗浄する槽、ウエハを乾燥するための槽に割り当てられる。この例では処理槽の前段側の槽が第1の洗浄ユニットに相当し、処理槽の後段側の槽が第2の洗浄ユニットに相当する。なおこの他ウエハ搬送機構R1,R3の把持アームを洗浄、乾燥するための槽が更に設けられることもある。
このような製造装置において、ローダ部62からウエハー搬送機構(R1〜R3)に受け渡されたウエハWは、処理槽(T1〜T6)内に順次浸漬されて、バーティクル除去のための洗浄、保護膜の付着、後洗浄といった処理が順次行われる。なお隣接するウエハ搬送機構間のウエハの受け渡しは、図示しない中間受け渡し台を介して行われる。なおウエハが取り出された後の空のカセットCは、図示しない搬送機構によって搬出部300側に送られる。
以上においてウエハ上に前記保護膜を形成する処理ユニットとしては、例えば図7に示すように、ウエハをスピンさせて1枚ずつ処理する枚葉式の処理ユニットでもよい。図7において71はカップ、72はモータMにより水平面に沿って回転するスピンチャック、73はスピンチャック72を昇降させる昇降部、74は排出管である。また75は供給管76の先端に設けられたノズルであり、把持アーム77により把持されている。この薬液塗布ユニットは例えば洗浄ユニットも兼用しており、ウエハWがスピンチャック72に保持された後、スピンチャック72によりウエハWを回転させながら洗浄ブラシ78をウエハW表面に接触させ、ノズル75からウエハW中心部に洗浄液例えば純水を供給して、洗浄ブラシ78によりウエハWを洗浄する。次いで保護膜形成用の薬液をウエハW中心部に供給し、いわゆるスピンコーティングによりウエハW表面へ塗布を行う。なおノズルの交換については、カップ71に隣接して、複数の供給管に夫々取り付けられた複数のノズルが置かれており、把持アーム77がそれらノズルの中から1個のノズルを把持してウエハWの上方に搬送することによって行われる。
図8に上述の枚葉式の処理ユニット(薬液塗布及び洗浄を行うユニット)を組み込んだ製造装置の一例の概略平面図を示す。この装置において、8はカセットステーションであり、例えば4個のウエハカセットCが載置される。ウエハカセットC内のウエハWは、X、Y、θ(水平回転)、Z(鉛直方向)方向に移動自在な搬送機構である受け渡しアーム81により取り出されて中間受け渡し台82に受け渡される。この中間受け渡し台82の奥側にはメインアーム83が走行自在に設けられ、このメインアーム83の走行路の両側には、既述の処理ユニット84が並んで設けられている。中間受け渡し台82上のウエハWはメインアーム83を介して処理ユニット84に搬入され、既述の処理がされる。この例では受け渡しアーム81、中間受け渡し台82及びメインアーム83により搬送部が構成される。なおこの例では処理ユニット84にて洗浄、保護膜形成用の薬液塗布の両方を行わせているが、洗浄ブラシでパーティクルを除去するユニット、前記薬液に塗布するユニット、その後の洗浄を行うユニット、といった具合に一連の処理を複数のユニットに分散させてもよい。前記薬液を基板に接触させる手法としては、スプレーにより薬液を基板に吹き付けてもよい。
以上のように保護膜を形成するユニットを製造装置の中に組み込むことにより、保護膜の形成装置を別途設ける場合に比べて装置全体の占有領域が小さくなり、クリーンルームのスペースを有効に活用できる。また洗浄、保護膜の形成を連続して行えるのでスループットが高く、ダマシンプロセスを実施するシステムに用いる洗浄装置として、付加価値の高いものになる。
また本発明において、配線に使用される金属が例えば銅である場合、銅配線表面から層間絶縁膜への銅イオンの拡散を防止するための金属保護膜(皮膜)を形成する手法としては、第一塩化錫(SnCl)、ホウフッ化錫(Sn(BF)、硫酸第一錫(SnSO)、硫酸ニッケル(NiSO)、塩化ニッケル(NiCl)、スルファミン酸ニッケル(NiHSONH)等の比較的容易に銅との合金を形成しやすい成分を含有する化合物を銅表面に接触させることが望ましい。この場合においても基板表面に金属塩溶液を接触させ、次いで基板表面を洗浄するようにして処理が行われる。保護膜の形成については、配線金属の表面が金属であれば無電解メッキされた状態となり、例えば第一塩化錫(SnCl)溶液を用いた場合、銅の表面にSn−Cu層が形成され、この保護膜により銅の絶縁膜への拡散が防止される。
またダマシンプロセスは、シングルダマシンに限らず、n+1層目の配線とビアホール内の配線とを同時に埋め込むいわゆるデュアルダマシン工程に適用してもよい。更にまた金属層としては銅に限らず白金や金などであってもよいし、絶縁膜としては、SiO膜やSiOF膜などであってもよい。
以上のように本発明の製造方法によれば、ダマシンプロセスを利用した配線の埋め込み工程において金属イオンの拡散を防ぐことにより信頼性を向上させ、且つ製造工程を簡略化できる。また本発明の製造装置によれば、基板の洗浄と基板の金属層上の保護膜の形成とを連続して行うことができ、スループットの向上、設備の小型化を図れる。
【図面の簡単な説明】
図1A,図1B,図1C,図1Dは、本発明の実施の形態における半導体基板の状態を順次説明する断面図である。
図2A,図2Bは、本発明の実施の形態における半導体基板の状態を説明する断面図である。
図3は、金属層表面に保護膜を形成する工程を示す工程図である。
図4は、半導体基板上に絶縁膜を作るための処理ユニット(バッチ式)を表す斜視図である。
図5は、内部にバッチ式の処理ユニットを組み込んだ洗浄装置を表す斜視図である。
図6は、製造装置の洗浄処理部の概略を示す平面図である。
図7は、半導体基板上に絶縁膜を作るための枚葉式の処理ユニットを表す全体図である。
図8は、内部に枚葉式の処理ユニットを組み込んだ製造装置を表す平面図である。
図9A,図9B,図9C,図9Dは、関連発明におけるダマシンプロセスを説明するための半導体基板の断面図である。

Claims (5)

  1. 多段に配置された金属層を有する半導体装置の製造方法において、
    基板表面上のn段目の第1の絶縁膜に第1の凹部を形成する工程と、
    n段目の前記第1の凹部内および前記第1の絶縁膜上面に金属拡散防止用の第1のバリア層を設ける工程と、
    この第1の凹部に前記第1のバリア層を介して配線用の金属を埋め込む工程と、
    前記基板を研磨して前記第1の凹部よりも上方側の金属および前記第1の絶縁上面の前記第1のバリア層を除去して前記第1の凹部内にn段目の第1の金属層を残す工程と、
    前記基板表面を、前記第1の金属層に付着する有機物の溶液に接触させ、前記第1の金属層の表面に前記有機物からなる金属拡散防止用の保護膜を形成する工程と、
    n段目の前記第1の絶縁膜と直接接続するn段目より1つ上方のn+1段目の第2の絶縁膜を前記基板表面に形成する工程と、
    このn+1段目の第2の絶縁膜における前記第1の金属層の上方領域に第2の凹部を形成する工程と、
    前記第2の凹部内および前記第2の絶縁膜上面に金属拡散防止用の第2のバリア層を設ける工程と、
    前記第1の金属層に接続される配線用のn+1段目の第2の金属層を前記第2のバリア層を介して前記第2の凹部に埋め込む工程と、
    を備え、
    前記第2の凹部を形成する際、前記第2の凹部に対応する前記第2の絶縁膜と前記第2の凹部に対応する保護膜をまとめて除去し、n段目の前記第1の絶縁層上に形成されたn+1段目の前記第2の絶縁前記第1のバリア層が除去された第1の絶縁上に接触し、かつn段目の前記第1の金属層と、n段目より1つ上方のn+1段目の第2の絶縁膜との間に前記保護膜が介在され、これにより金属拡散防止を図ることを特徴とする半導体装置の製造方法。
  2. 前記有機物はトリアゾール系の物質であることを特徴とする請求の範囲第1項に記載の半導体装置の製造方法。
  3. 前記有機物は、脂環式アルコール化合物、糖類、芳香環式フェノール化合物、芳香環式カルボン酸化合物、脂肪族カルボン酸化合物、脂肪族カルボン酸化合物の誘導体、アミノポリカルボン酸化合物、ホスホン酸化合物、アルカノールアミン化合物、芳香環式アミン化合物、脂肪族アミン化合物のうちいずれかを含むものであることを特徴とする請求の範囲第1項に記載の半導体装置の製造方法。
  4. 前記配線用の金属は銅であることを特徴とする請求の範囲第1項に記載の半導体装置の製造方法。
  5. 前記基板を研磨して前記第1の凹部より上方側の金属を除去して前記第1の凹部内に第1の金属層を残す工程の後で、
    研磨された基板上に付着しているパーティクルを除去する洗浄工程をさらに備えたことを特徴とする請求の範囲第1項に記載の半導体装置の製造方法。
JP2001500328A 1999-06-01 2000-06-01 半導体装置の製造方法 Expired - Fee Related JP4972257B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001500328A JP4972257B2 (ja) 1999-06-01 2000-06-01 半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP15405599 1999-06-01
JP1999154055 1999-06-01
PCT/JP2000/003544 WO2000074128A1 (fr) 1999-06-01 2000-06-01 Procede de fabrication de dispositif a semiconducteur et appareil de fabrication associe
JP2001500328A JP4972257B2 (ja) 1999-06-01 2000-06-01 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP4972257B2 true JP4972257B2 (ja) 2012-07-11

Family

ID=15575934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001500328A Expired - Fee Related JP4972257B2 (ja) 1999-06-01 2000-06-01 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6838370B1 (ja)
JP (1) JP4972257B2 (ja)
KR (1) KR20020019056A (ja)
TW (1) TW473812B (ja)
WO (1) WO2000074128A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6592433B2 (en) * 1999-12-31 2003-07-15 Intel Corporation Method for defect reduction
US6790763B2 (en) * 2000-12-04 2004-09-14 Ebara Corporation Substrate processing method
KR100979719B1 (ko) * 2003-07-18 2010-09-03 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
JP2005044910A (ja) * 2003-07-24 2005-02-17 Ebara Corp 配線形成方法及び配線形成装置
JP4041785B2 (ja) * 2003-09-26 2008-01-30 松下電器産業株式会社 半導体装置の製造方法
US6867073B1 (en) * 2003-10-21 2005-03-15 Ziptronix, Inc. Single mask via method and device
JP2005209800A (ja) * 2004-01-21 2005-08-04 Fujitsu Ltd 半導体装置の製造方法
US20050255642A1 (en) * 2004-05-11 2005-11-17 Chi-Wen Liu Method of fabricating inlaid structure
US7098128B2 (en) * 2004-09-01 2006-08-29 Micron Technology, Inc. Method for filling electrically different features
JP4604647B2 (ja) * 2004-10-27 2011-01-05 日本ゼオン株式会社 フルオロカーボン膜用洗浄剤組成物
JP4993607B2 (ja) * 2005-06-20 2012-08-08 国立大学法人東北大学 層間絶縁膜および配線構造と、それらの製造方法
DE102005057061B3 (de) 2005-11-30 2007-06-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Entfernen einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfer-metallisierungsschicht
KR100755670B1 (ko) * 2006-04-03 2007-09-05 삼성전자주식회사 반도체 소자의 제조 방법
US7964496B2 (en) * 2006-11-21 2011-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Schemes for forming barrier layers for copper in interconnect structures
JP2009111251A (ja) * 2007-10-31 2009-05-21 Tohoku Univ 半導体装置およびその製造方法
US7687877B2 (en) * 2008-05-06 2010-03-30 International Business Machines Corporation Interconnect structure with a mushroom-shaped oxide capping layer and method for fabricating same
US20110081500A1 (en) * 2009-10-06 2011-04-07 Tokyo Electron Limited Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
CN113604154B (zh) * 2021-07-09 2022-07-12 万华化学集团电子材料有限公司 一种钨插塞化学机械抛光液、制备方法及其应用

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04330768A (ja) * 1991-02-14 1992-11-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH05315331A (ja) * 1992-05-12 1993-11-26 Hitachi Ltd 半導体装置の製造方法及び洗浄装置
JPH07142476A (ja) * 1993-11-12 1995-06-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0864594A (ja) * 1994-08-18 1996-03-08 Sumitomo Metal Ind Ltd 配線の形成方法
JPH0883780A (ja) * 1994-07-12 1996-03-26 Toshiba Corp 研磨剤および研磨方法
JPH1083980A (ja) * 1996-09-06 1998-03-31 Hitachi Ltd 半導体装置の製造方法
JPH10163208A (ja) * 1996-11-28 1998-06-19 Ind Technol Res Inst 半導体基板上に極小スケールのCu相互接続金属を形成する方法及び装置
JPH10214891A (ja) * 1997-01-28 1998-08-11 Nec Corp 半導体装置
JPH10229086A (ja) * 1997-02-18 1998-08-25 Toshiba Corp 半導体装置およびその製造方法
JPH10229084A (ja) * 1997-02-14 1998-08-25 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の配線構造およびその製造方法
JPH1167907A (ja) * 1997-08-22 1999-03-09 Nec Corp 半導体装置およびその製造方法
EP0903774A2 (en) * 1997-09-17 1999-03-24 Ebara Corporation Substrate plating apparatus
JPH11154653A (ja) * 1997-09-17 1999-06-08 Ebara Corp 基板メッキ装置
JPH11330023A (ja) * 1998-05-20 1999-11-30 Nec Corp ウエハの洗浄方法
JP2000040679A (ja) * 1998-07-24 2000-02-08 Hitachi Ltd 半導体集積回路装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333944A (ja) * 1993-05-25 1994-12-02 Nippondenso Co Ltd 半導体装置
KR960005765A (ko) * 1994-07-14 1996-02-23 모리시다 요이치 반도체 장치의 배선형성에 이용하는 무전해 도금욕 및 반도체 장치의 배선성형방법
JPH11204523A (ja) * 1998-01-07 1999-07-30 Toshiba Corp 半導体装置の製造方法
US6153521A (en) * 1998-06-04 2000-11-28 Advanced Micro Devices, Inc. Metallized interconnection structure and method of making the same
US6323131B1 (en) * 1998-06-13 2001-11-27 Agere Systems Guardian Corp. Passivated copper surfaces
US6150257A (en) * 1998-08-28 2000-11-21 Micron Technology, Inc. Plasma treatment of an interconnect surface during formation of an interlayer dielectric
US6350687B1 (en) * 1999-03-18 2002-02-26 Advanced Micro Devices, Inc. Method of fabricating improved copper metallization including forming and removing passivation layer before forming capping film

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04330768A (ja) * 1991-02-14 1992-11-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH05315331A (ja) * 1992-05-12 1993-11-26 Hitachi Ltd 半導体装置の製造方法及び洗浄装置
JPH07142476A (ja) * 1993-11-12 1995-06-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0883780A (ja) * 1994-07-12 1996-03-26 Toshiba Corp 研磨剤および研磨方法
JPH0864594A (ja) * 1994-08-18 1996-03-08 Sumitomo Metal Ind Ltd 配線の形成方法
JPH1083980A (ja) * 1996-09-06 1998-03-31 Hitachi Ltd 半導体装置の製造方法
JPH10163208A (ja) * 1996-11-28 1998-06-19 Ind Technol Res Inst 半導体基板上に極小スケールのCu相互接続金属を形成する方法及び装置
JPH10214891A (ja) * 1997-01-28 1998-08-11 Nec Corp 半導体装置
JPH10229084A (ja) * 1997-02-14 1998-08-25 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の配線構造およびその製造方法
JPH10229086A (ja) * 1997-02-18 1998-08-25 Toshiba Corp 半導体装置およびその製造方法
JPH1167907A (ja) * 1997-08-22 1999-03-09 Nec Corp 半導体装置およびその製造方法
EP0903774A2 (en) * 1997-09-17 1999-03-24 Ebara Corporation Substrate plating apparatus
JPH11154653A (ja) * 1997-09-17 1999-06-08 Ebara Corp 基板メッキ装置
JPH11330023A (ja) * 1998-05-20 1999-11-30 Nec Corp ウエハの洗浄方法
JP2000040679A (ja) * 1998-07-24 2000-02-08 Hitachi Ltd 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
US6838370B1 (en) 2005-01-04
TW473812B (en) 2002-01-21
KR20020019056A (ko) 2002-03-09
WO2000074128A1 (fr) 2000-12-07

Similar Documents

Publication Publication Date Title
JP4972257B2 (ja) 半導体装置の製造方法
JP4875492B2 (ja) 無電解堆積のための装置
US8062955B2 (en) Substrate processing method and substrate processing apparatus
US6645550B1 (en) Method of treating a substrate
JP4261931B2 (ja) 無電解めっき装置および無電解めっき後の洗浄方法
EP1086191B1 (en) Methods and apparatus for cleaning semiconductor substrates after polishing of copper film
KR101407218B1 (ko) 무전해 성막용 도금 용액을 도포하는 장치
JP2003115474A (ja) 基板処理装置及び方法
KR102591585B1 (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
WO1999021220A9 (en) Methods and apparatus for cleaning semiconductor substrates after polishing of copper film
JP2003197591A (ja) 基板処理装置及び方法
US20050282378A1 (en) Interconnects forming method and interconnects forming apparatus
JP2006041453A5 (ja)
US20060003570A1 (en) Method and apparatus for electroless capping with vapor drying
US7067015B2 (en) Modified clean chemistry and megasonic nozzle for removing backside CMP slurries
US20050274393A1 (en) Wafer clean process
JP2004300576A (ja) 基板処理方法及び基板処理装置
JP2003203900A (ja) ウェハ処理装置およびウェハ処理方法
JP2003124316A (ja) 半導体装置の製造方法及び処理液
TW200529314A (en) Method for fabricating semiconductor device
JP2005116630A (ja) 配線形成方法及び装置
JP2006009131A (ja) 基板処理方法及び装置
JP3998426B2 (ja) 基板処理方法
JP2000109999A (ja) 基板メッキ装置
TW202417685A (zh) 基板液處理方法及基板液處理裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120409

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees