DE102005057061B3 - Verfahren zum Entfernen einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfer-metallisierungsschicht - Google Patents

Verfahren zum Entfernen einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfer-metallisierungsschicht Download PDF

Info

Publication number
DE102005057061B3
DE102005057061B3 DE102005057061A DE102005057061A DE102005057061B3 DE 102005057061 B3 DE102005057061 B3 DE 102005057061B3 DE 102005057061 A DE102005057061 A DE 102005057061A DE 102005057061 A DE102005057061 A DE 102005057061A DE 102005057061 B3 DE102005057061 B3 DE 102005057061B3
Authority
DE
Germany
Prior art keywords
passivation layer
layer
opening
metal
specified
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102005057061A
Other languages
English (en)
Inventor
Holger Schührer
Tobias Letz
Frank Koschinsky
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102005057061A priority Critical patent/DE102005057061B3/de
Priority to US11/468,834 priority patent/US7820536B2/en
Application granted granted Critical
Publication of DE102005057061B3 publication Critical patent/DE102005057061B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Durch Bilden einer dünnen Passivierungsschicht nach der Herstellung von Öffnungen, die mit einem äußerst reaktiven Metallgebiet verbunden sind, können Wartezeiteffekte deutlich reduziert werden. Vor dem Abscheiden einer Barrieren/Haftschicht kann die Passivierungsschicht in effizienter Weise auf der Grundlage einer Wärmebehandlung entfernt werden, um damit den Materialabtrag durch Verdampfen zu bewirken.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung von Metallisierungsschichten mit gut leitenden Metallen, etwa Kupfer, die in ein dielektrisches Material mit geringer Permittivität zur Verbesserung der Leistungsfähigkeit des Bauelements eingebettet sind.
  • Beschreibung des Stands der Technik
  • In einer integrierten Schaltung wird eine große Anzahl von Schaltungselementen, etwa Transistoren, Kondensatoren, Widerstände und dergleichen in oder auf einem geeigneten Substrat für gewöhnlich in einer im Wesentlichen ebenen Konfiguration gebildet. Auf Grund der großen Anzahl an Schaltungselementen und der erforderlichen komplexen Schaltungsanordnung der integrierten Schaltungen können im Allgemeinen die elektrischen Verbindungen der einzelnen Schaltungselemente nicht in der gleichen Ebene eingerichtet werden, in der die Schaltungselemente hergestellt sind, sondern es sind eine oder mehrere zusätzliche „Verdrahtungs"-Schichten erforderlich, die auch als Metallisierungsschichten bezeichnet werden. Diese Metallisierungsschichten beinhalten typischerweise metallenthaltende Leitungen, die die elektrische Verbindung in der Ebene herstellen, und enthalten auch mehrere Zwischenebenenverbindungen, die auch als Kontaktdurchführungen bezeichnet sind, die mit einem geeigneten Metall gefüllt und die elektrische Verbindung zwischen benachbarten gestapelten Metallisierungsschichten herstellen, wobei die metallenthaltenden Leitungen und Kontaktdurchführungen gemeinsam auch als Verbindungsstrukturen bezeichnet werden.
  • Auf Grund der stetigen Abnahme der Strukturgrößen von Schaltungselementen in modernen integrierten Schaltungen steigt auch die Anzahl der Schaltungselemente für eine vorgegebene Chipfläche an, d. h. die Packungsdichte wird größer, wodurch ein noch größerer Anstieg der Anzahl elektrischer Verbindungen erforderlich ist, um die gewünschte Schaltungsfunktionalität bereitzustellen. Daher steigt für gewöhnlich die Anzahl der gestapelten Metallisierungsschichten an, wenn die Anzahl der Schaltungselemente pro Chipfläche grö ßer wird. Die Herstellung mehrerer Metallisierungsschichten zieht äußerst herausfordernde Aufgaben nach sich, die es zu lösen gilt, etwa die mechanische, thermische und elektrische Zuverlässigkeit mehrerer gestapelter Metallisierungsschichten, die in modernen Mikroprozessoren erforderlich sein können. Halbleiterhersteller gehen daher zunehmend dazu über, das gute bekannte Metallisierungsmetall Aluminium durch ein Metall zu ersetzen, das höhere Stromdichten ermöglicht und damit eine Verringerung der Abmessungen der Verbindungsstrukturen und damit eine Reduzierung der Anzahl der gestapelten Metallisierungsschichten ermöglicht. Beispielsweise sind Kupfer und Legierungen davon Materialien, die für das Ersetzen von Aluminium auf Grund ihrer besseren Eigenschaften im Hinblick auf eine höhere Widerstandsfähigkeit gegenüber Elektromigration und im Hinblick auf einen deutlich geringen elektrischen Widerstand im Vergleich zu Aluminium verwendet werden. Trotz dieser Vorteile weist Kupfer eine Reihe von Nachteilen hinsichtlich der Bearbeitung und Handhabung in einer Halbleiterfertigungsstätte auf. Beispielsweise kann Kupfer nicht in effizienter Weise auf ein Substrat in großen Mengen durch gut etablierte Abscheideverfahren, etwa die chemische Dampfabscheidung (CVD) aufgebracht werden und kann auch nicht effizient durch typischerweise angewendete anisotrope Ätzprozeduren strukturiert werden. Folglich wird bei der Herstellung von Metallisierungsschichten mit Kupfer die sogenannte Damaszener- oder Einlegetechnik (einzeln oder dual) vorzugsweise angewendet, wobei eine dielektrische Schicht zunächst aufgebracht und anschließend strukturiert wird, um Gräben und Kontaktlöcher zu erhalten, die nachfolgend mit einem kupferbasierten Metall gefüllt werden. Ein wesentlicher Nachteil bei der Anwendung des Kupfers ist seine Fähigkeit, gut in vielen dielektrischen Materialien, etwa Siliziumdioxid, das ein gut etabliertes und bewährtes dielektrisches Material bei der Herstellung integrierter Schaltungen ist, zu diffundieren.
  • Es ist daher notwendig ein sogenanntes Barrierenmaterial in Verbindung mit einer Kupfermetallisierung anzuwenden, um im Wesentlichen eine Diffusion von Dielektrika in das Kupfer zu vermeiden, um damit eine negative Modifizierung seiner elektrischen Eigenschaften zu verhindern, und um ferner eine Diffusion von Kupfer in das umgebende dielektrische Material zu reduzieren, da Kupfer leicht in sensible Halbleiterbereiche wandern kann, wodurch deren Eigenschaften deutlich geändert werden. Das zwischen dem Kupfer und dem dielektrischen Material vorgesehene Barrierenmaterial sollte jedoch zusätzlich zu den erforderlichen Barriereneigenschaften eine gute Haftung an dem dielektrischen Material sowie am Kupfer aufweisen, um der Verbindungsstruktur eine gute mechanische Stabilität zu ver leihen, und das Barrierenmaterial sollte ferner einen möglichst geringen elektrischen Widerstand aufweisen, um nicht in unerwünschter Weise die elektrischen Eigenschaften der Verbindung zu beeinträchtigen.
  • Mit der stetigen Reduzierung der Strukturgrößen von Schaltungselementen werden auch die Abmessungen der Verbindungsstrukturen reduziert, wodurch ebenso eine geringere Schichtdichte der Barrierenmaterialien in Verbindungsstrukturen erforderlich ist, um nicht unnötig wertvollen Platz für das eigentliche Metall einzunehmen, das eine deutlich höhere Leitfähigkeit im Vergleich zu dem Barrierenmaterial aufweist. Somit sind komplexe Barrierentechniken erforderlich, um eine weitere Größenreduzierung der Bauteile zu gewährleisten, wobei die Verwendung dielektrischer Materialien mit reduzierter Permittivität weitere Einschränkungen auferlegen kann, wie dies mit Bezug zu den 1a bis 1c für eine typische Prozesstechnik für moderne kupferbasierte integrierte Schaltungen beschrieben ist.
  • 1a zeigt eine schematische Querschnittsansicht einer Halbleiterstruktur 100 mit einem Substrat 101, beispielsweise einem Halbleitersubstrat mit einer Vielzahl einzelner Schaltungselemente (nicht gezeigt), etwa Transistoren, Widerständen, Kondensatoren und dergleichen. Das Substrat 101 repräsentiert eine beliebige Art eines geeigneten Substrats mit oder ohne zusätzlichen Schaltungselementen und kann insbesondere modernste integrierte Schaltungssubstrate repräsentieren, die darin Schaltungselemente mit kritischen Strukturgrößen im Bereich deutlich unter 1 μm aufweisen. Eine erste dielektrische Schicht 102 ist auf dem Substrat 101 ausgebildet und umfasst ein leitendes Gebiet 104, beispielsweise eine Verbindungsstruktur mit einer Metallleitung 103, etwa einer Kupferleitung, und einer ersten Barrierenschicht 106 mit Tantal und einer zweiten Barrierenschicht 105 mit Tantalnitrid. Die dielektrische Schicht 102 und das Verbindungselement 104 können eine erste Metallisierungsschicht repräsentieren. Eine Ätzstoppschicht 110 mit beispielsweise Siliziumnitrid, stickstoffangereichertem Siliziumkarbid oder dergleichen, ist über der dielektrischen Schicht 102 und teilweise über der Kupferleitung 103 ausgebildet. Eine zweite dielektrische Schicht 107 mit einem dielektrischen Material mit geringer Permittivität, zumindest in einem oberen Bereich 107b, wie es typischerweise zur Reduzierung der parasitären Kapazität zwischen benachbarten Metallleitungen eingesetzt wird, ist über der Ätzstoppschicht 110 und der ersten dielektrischen Schicht 102 ausgebildet, wobei darin ein Graben 109 in dem oberen Bereich 107b und eine Kontaktdurchführung 108 in einem unteren Bereich 107a mit Verbindung zu der Metallleitung 103 ausgebildet ist, wodurch eine Kontaminationsschicht 111 freigelegt wird, die auf einem Oberflächenbereich 103a der Kupferleitung 103 angeordnet ist. Beispielsweise kann der untere Bereich 107a aus fluordotiertem Siliziumdioxid aufgebaut sein, das aus TEOS abgeschieden ist, das auch als FTEOS bezeichnet wird und das eine geringere Permittivität im Vergleich zu reinem TEOS-Siliziumdioxid aufweist.
  • Ein typischer Prozessablauf zur Herstellung der Halbleiterstruktur 100, wie sie in 1a gezeigt ist, kann die folgenden Schritte umfassen, wobei der Einfachheit halber lediglich die Herstellung der zweiten Metallisierungsschicht, d. h. der zweiten dielektrischen Schicht 107 und des Metallverbindungselementes, das darin herzustellen ist, detailliert beschrieben wird, da die Prozesse zur Herstellung der Verbindungsstruktur 104 in der ersten dielektrischen Schicht 102 im Wesentlichen die gleichen Prozessschritte beinhalten können. Somit wird nach dem Einebnen der dielektrischen Schicht 102 mit dem Verbindungselement 104 und nach dem Bilden der Ätzstoppschicht 110, wodurch die Verbindungsstruktur 104 passiviert wird, da reines Kupfer eine relativ reaktive Oberfläche bildet, die dielektrische Schicht 107 durch gut bekannte Abscheideverfahren, etwa plasmaunterstütztes CVD, Aufschleudertechniken, und dergleichen, abgeschieden, wobei, wie zuvor dargestellt ist, Siliziumdioxid mit Fluor, das aus TEOS mittels CVD abgeschieden wird, häufig verwendet wird. Nachfolgend wird die dielektrische Schicht 107 durch gut bekannte Photolithographie- und anisotrope Ätztechniken strukturiert, wobei eine zwischenliegende Ätzstoppschicht (nicht gezeigt) bei der Strukturierung des Grabens 109 verwendet werden kann. Es sollte weiter beachtet werden, dass unterschiedliche Vorgehensweisen bei der Herstellung des Grabens 109 und der Kontaktdurchführung 108 eingesetzt werden, etwa der sogenannte Ansatz mit dem Kontaktloch zuerst und dem Graben zuletzt, oder ein Ansatz mit Graben zuerst und Kontaktloch zuletzt, oder in anderen Vorgehensweisen wird die Kontaktdurchführung 108 zuerst gebildet und mit Metall gefüllt, bevor der Graben 109 hergestellt wird. In dem vorliegenden Beispiel ist eine sogenannte duale Damaszener-Technik beschrieben, in der der Graben 109 und die Kontaktdurchführung 108 gemeinsam mit Metall gefüllt werden.
  • Unabhängig von dem angewendeten Ätzschema wird in dem letzten Ätzschritt zur Herstellung der Kontaktdurchführung 108 die Ätzstoppschicht 110 geöffnet und die Kupferoberfläche 103a wird der reaktiven Ätzumgebung ausgesetzt, die Fluor enthalten kann, insbesondere, wenn die dielektrische Schicht 107 ebenso Fluor enthält. Als Folge davon wird die Kontaminationsschicht 111, die eine Kupfer/Fluor/Sauerstoff-Verbindung aufweisen kann, auf dem Oberflächenbereich 103a gebildet. Da die Kontaminationsschicht 111 merklich die weiteren Prozesse, etwa die Herstellung einer Barrierenschicht und einer Saatschicht für den nachfolgenden Kupfereinfüllprozess, beeinflussen kann, wodurch die Zuverlässigkeit der Kontaktdurchführung verringert und die Produktausbeute und Zuverlässigkeit herabgesetzt werden können, wird die Kontaminationsschicht 111 typischerweise mittels eines nasschemischen Ätzprozesses auf der Grundlage von beispielsweise verdünnter Flusssäure (HF) oder anderen geeigneten Chemikalien entfernt. Es zeigt sich, dass während dieses nasschemischen Prozesses die Kontaminationsschicht 111 effizient entfernt werden kann, wobei jedoch der Oberflächenbereich 103a erneut einer reaktiven Umgebung ausgesetzt wird, woraus sich ein Neubilden einer Kontaminationsschicht mit ähnlichen negativen Auswirkungen auf die weitere Bearbeitung wie die Schicht 111 ergibt. Folglich wird während des Prozesses zur Herstellung einer Barrieren/Haftschicht ein Sputter-Vorreinigungsprozess ausgeführt, um weitere Kontaminationsstoffe von den Oberflächenbereich 103a zu entfernen.
  • 1b zeigt schematisch die Halbleiterstruktur 100 während einer anfänglichen Phase eines Sputter-Prozesses, der als 112 bezeichnet ist, wobei Argonionen auf den Oberflächenbereich 103a gerichtet werden, um zu versuchen, die Kontaminationsschicht 111 oder Kontaminationsstoffe 111a zu entfernen, die nach dem nasschemischen Reinigungsprozess, der ausgeführt worden sein kann, immer noch vorhanden sein können. Danach werden die Sputter-Parameter geändert, um eine Barrieren/Haftschicht beispielsweise auf der Grundlage von Tantal und/oder Tantalnitrid abzuscheiden. Auf Grund des nicht vollständigen Entfernens der Kontaminationsstoffe 111a während des anfänglichen Vorreinigungsprozesses können Unregelmäßigkeiten weiterhin an dem Oberflächenbereich 103 nach der Herstellung der Barrieren/Haftschicht, der Herstellung einer Saatschicht und dem Abscheiden des Hauptanteils an Kupfer vorhanden sein.
  • 1c zeigt schematisch die Halbleiterstruktur 100 mit einer Barrieren/Haftschicht 113 und einer Kupfersaatschicht 114, die auf der Struktur 100 und innerhalb des Grabens 109 und der Kontaktdurchführung 108 ausgebildet ist. Auf dem Oberflächenbereich 103a sind Unregelmäßigkeiten 111b ggf. ausgebildet, die nach der Füllung mit Kupfer zu einer reduzierten Kontaktlochzuverlässigkeit führen können auf Grund von beispielsweise einem erhöhten Übergangswiderstand zwischen der Kontaktdurchführung 108 und der Metallleitung 103. Die Problematik einer reduzierten Kontaktlochzuverlässigkeit wird noch verschärft für äußerst größenreduzierte Bauelemente, da der geringere Querschnitt der Kontaktdurchfüh rung 108 noch weitere Einschränkungen in den Prozessgrenzen im Hinblick auf Widerstandsschwankungen der Kontaktdurchführungen 108 erfordert.
  • Die Patentanmeldung EP 1 345 270 A2 behandelt die Herstellung von Kupferverdrahtungen, wobei nach dem CMP-Schritt eine Korrosionsschutzschicht aus Benzotriazolen (BTA) aufgebracht wird, die vor einem Silizidierungsschritt bei Temperaturen von 150 bis 450°C verdampft werden kann.
  • Die Patentanmeldung WO 00/02238 A1 offenbart eine neue Komposition für ein Reinigungsmittel für eine Kontaktlochöffnung, das eine Cholin-Verbindung enthält. Daneben kann das Reinigungsmittel auch Korrosionsschutzmittel, z. B. Benzotriazole, aufweisen.
  • Die Patentschrift US 6 838 370 B1 betrifft die Herstellung einer Kupferverdrahtung, wobei nach dem CMP-Schritt auf der Kupferleitung mittels Benzotriazolen eine Schutzschicht gebildet wird, die später beim Ätzen des Kontaktloches teilweise wieder entfernt wird.
  • Die Patentanmeldung US 2003/0186544 A1 offenbart einen Kontaktlochätzprozess zum Kontaktieren einer Kupferstruktur, wobei eine Reaktionsschicht auf freigelegten Bereichen der Kupferstruktur entsteht. Ferner wird auf den Bereichen eine Oxidschicht gebildet.
  • Die Patentanmeldung US 2003/0008509 A1 offenbart das Entfernen einer Ätzstoffreaktionsschicht mittels Oxidation, wobei eine Oxydschicht entsteht, die nachfolgend durch Reduzieren entfernt wird.
  • Die Patentschrift US 5 736 002 behandelt allgemein das Strukturieren von Kupferschichten und lehrt dazu mehrere Varianten des Behandelns und Entfernens von kupferaufweisenden Schichten.
  • Angesichts der oben erkannten Probleme besteht ein Bedarf für eine verbesserte Technik, die die Herstellung zuverlässigerer Metallverbindungen insbesondere von Kupferverbindungen in äußerst größenreduzierten Halbleiterbauelementen ermöglicht.
  • Überblick über die Erfindung
  • Im Allgemeinen richtet sich die vorliegende Erfindung an eine Technik, die deutlich Strukturunregelmäßigkeiten reduzieren kann, die sich innerhalb einer Kontaktdurchführung bilden, die mit einem Metallgebiet, etwa einem kupferenthaltenden Gebiet, verbunden ist. Zu diesem Zweck wird während der Herstellung von Metallisierungsschichten mit Kontaktdurchführungen und Gräben eine freiliegende Metallfläche, die äußerst reaktiv sein kann, wenn beispielsweise Kupfer der wesentliche Anteil ist, so behandelt, dass eine Passivierungsschicht gebildet wird. Die Passivierungsschicht kann während oder nach einem nasschemischen Reinigungsprozess gebildet werden, um durch die Ätzung hervorgerufene Kontaminationsstoffe in der freiliegenden Metalloberfläche zu reduzieren. Auf Grund des Vorsehens der Passivierungsschicht kann eine deutliche Verbesserung im Hinblick auf die weitere Substrathandhabung erreicht werden, da im Wesentlichen eine weitere chemische Reaktion des Metalls mit Kontaminationsstoffen, etwa Sauerstoff, Fluor und dergleichen vermieden wird. Danach kann vor der Herstellung eines Metalls oder eines Barrierenmaterials in der Öffnung diese Passivierungsschicht in einer äußerst effizienten Weise in einer Wärmebehandlung entfernt werden, wodurch effizient wesentliche Anteile der Passivierungsschicht verdampft werden. Folglich kann eine signifikante Ausbeuteverbesserung erreicht werden, indem beispielsweise der Einfluss von Wartezeiteffekten verringert wird.
  • Gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren das Bilden einer Öffnung in einer dielektrischen Schicht, wobei die Öffnung mit einem Metallgebiet verbunden ist, das unter der Öffnung angeordnet ist. Ferner umfasst das Verfahren das Reinigen eines Oberflächenbereichs des von der Öffnung freigelegten Metallgebiets und das Bilden einer Passivierungsschicht auf dem Oberflächenbereich. Ferner wird eine Wärmebehandlung in einer spezifizierten Umgebung mit geringem Druck bei einer spezifizierten Temperatur ausgeführt, um im Wesentlichen die Passivierungsschicht durch Verdampfen zu entfernen, um damit den Oberflächenbereich freizulegen. Schließlich wird eine Barrieren/Haftschicht auf dem freigelegten Oberflächenbereich abgeschieden.
  • Gemäß einer noch weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren das Bilden einer Kontaktlochöffnung in einer dielektrischen Schicht einer Metallisierungsschicht eines Halbleiterbauelements, wobei die Kontaktlochöffnung mit einem kupferenthaltenden Metallgebiet, das unter der Kontaktlochöffnung angeordnet ist, verbunden ist. Ferner wird eine Passivierungsschicht zumindest auf einem Bereich des Metallgebiets, der von der Kontaktlochöffnung freigelegtist, gebildet, und die Passivierungsschicht wird durch Verdampfung entfernt, woran sich das Bilden einer Barrieren/Haftschicht in der Kontaktlochöffnung anschließt.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1c schematisch Querschnittsansichten eines Halbleiterbauelements mit einer Verbindungsstruktur zeigen, die in einem dielektrischen Material ausgebildet ist, wobei Unregelmäßigkeiten in dem Metall durch Kontamination eines freigelegten Oberflächenbereichs während der Herstellung einer Kontaktdurchführung gemäß einer konventionellen Technik erzeugt werden können;
  • 2a und 2b schematisch eine Querschnittsansicht eines Halbleiterbauelements zeigen, das eine Teststruktur zum Bestimmen einer geeigneten Prozesstemperatur zum Entfernen einer Passivierungsschicht repräsentieren kann, die auf einem kupferenthaltenden Metallgebiet gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung gebildet ist;
  • 2d einen Graphen repräsentiert, der schematisch beispielhafte Ergebnisse des Bestimmens des Ausmaßes eines Materialabtrags bei unterschiedlichen Temperaturen zeigt, um eine geeignete Sollprozesstemperatur für spezifizierte Unterdruckbedingungen gemäß anschaulicher Ausführungsformen zu erhalten; und
  • 3a bis 3d schematisch ein Halbleiterbauelement während diverser Fertigungsphasen bei der Herstellung einer kupferbasierten Metallisierungsschicht gemäß weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung zeigen.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Die vorliegende Erfindung beschreibt eine Technik, die die Problematik einer Oberflächenkontamination freigelegter Metallgebiete während der Herstellung von Kontaktdurchführungen in einer dielektrischen Schicht löst, was konventioneller Weise zu einer reduzierten Zuverlässigkeit und Ausbeute führen kann, insbesondere wenn Halbleiterbauelemente betrachtet werden, die auf der Grundlage von Kupfer oder Kupferverbindungen oder Kupferlegierungen hergestellt werden. Wie zuvor erläutert ist, können insbesondere Fluor und Sauerstoff mit einer freigelegten Kupferoberfläche reagieren, wodurch eine Vielzahl von Oberflächendefekten erzeugt wird, die zu deutlichen Unregelmäßigkeiten während der weiteren Bearbeitung der Halbleiterbauelemente führen können. Da derartige Ätznebenprodukte, die während eines vorhergehenden Ätzprozesses zum Freilegen der Kupferoberfläche erzeugt werden, in effizienter Weise auf der Grundlage gut etablierter nasschemischer Reinigungsprozesse entfernt werden können, wird gemäß der vorliegenden Erfindung eine effiziente Passivierungsschicht während oder nach den äußerst effizienten nasschemischen Reinigungsprozessen hergestellt, wodurch in effizienter Weise Oberflächenkontaminationen entfernt oder wesentlich reduziert werden und wodurch im Wesentlichen eine Neuausbildung von Kontaminationen vermieden oder reduziert wird, etwa das Ausbilden einer Kupfer/Fluor/Sauerstoff-Schicht. Des weiteren kann die im Wesentlichen passivierte Oberfläche des kupferbasierten Gebiets vor der Abscheidung eines Barrieren/Haftmaterials in effizienter Weise mittels einer Wärmebehandlung freigelegt werden, um damit im Wesentlichen das gesamte Material der Passivierungsschicht zu verdampfen, wodurch die Oberfläche des kupferenthaltenden Metalls in einer im Wesentlichen homogenen Weise freigelegt wird, wodurch sich eine verbesserte Prozessgleichförmigkeit der nachfolgenden Abscheideprozesse ergibt. Ferner kann in einigen anschaulichen Ausführungsformen die weitere Abscheidung von Barrieren/Haftmaterial im Wesentlichen ohne vorhergehende plasmagestützte Reinigungssequenzen ausgeführt werden, wodurch die Gefahr einer Kupferkontamination von Seitenwandbereichen der entsprechenden Kontaktlochöffnung verringert wird. Folglich kann die Prozessgleichförmigkeit des nachfolgenden Abscheideprozesses sowie die Qualität der Grenzfläche zwischen der Kontaktdurchführung und dem kupferbasierten Metallgebiet deutlich verbessert werden. Als Folge davon kann die Gesamtausbeute sowie die Zuverlässigkeit der Verbindungsstruktur verbessert werden.
  • Mit Bezug zu den 2a, 2b und 3a bis 3d werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben.
  • 2a zeigt schematisch eine Querschnittsansicht einer Halbleiterstruktur 200 mit einem Substrat 201 mit mehreren darin ausgebildeten Metallgebieten 203, 253, wobei der Einfachheit halber lediglich zwei Gebiete gezeigt sind. Das Substrat 201 kann ein beliebiges geeignetes Substrat repräsentieren, etwa ein Siliziumsubstrat, ein SOI- (Silizium-auf-Isolator) Substrat oder ein anderes isolierendes oder halbleitendes Trägermaterial. Die Metallgebiete 203 und 253 können ein beliebiges Metall repräsentieren, das für die Herstellung von Metallisierungsschichten in Halbleiterbauelementen geeignet ist und kann in anschaulichen Ausführungsformen insbesondere ein kupferbasiertes Gebiet repräsentieren, d. h. die Gebiete 203 und 253 können Kupfer, Kupferverbindungen, Kupferlegierungen und dergleichen aufweisen. Des weiteren können die Metallgebiete 203 und 253 Barrieren/Haftschichten enthalten, wie dies als geeignet erachtet wird, obwohl die eine oder die mehreren Barrierenschichten in den 2a und 2b der Einfachheit halber nicht gezeigt sind. In einigen anschaulichen Ausführungsformen repräsentiert die Halbleiterstruktur 200 eine Teststruktur, die auf einem oder mehreren Testsubstraten hergestellt ist, und die mehrere Metallgebiete 203 und 253 können ein Teil einer kontinuierlichen Metallschicht sein. In einigen Ausführungsformen werden die Metallgebiete 203 und 253 auf verschiedenen Substraten bereitgestellt, wenn das Anwenden unterschiedlicher Temperaturen für ein einzelnes Substrat durch die verfügbaren Prozessanlagen nicht kompatibel erscheint, wie dies später beschrieben ist. Es sollte beachtet werden, dass die Halbleiterstruktur 200, wenn diese als eine Teststruktur fungiert, gemäß speziellen Entwurfsregeln gebildet werden kann, die auch für die Herstellung tatsächlicher Halbleiterbauelemente eines spezifizierten Typs verwendet werden, so dass ein hohes Maß an Authentizität erreicht werden kann, wenn experimentelle Daten von der Halbleiterstruktur 200 gewonnen werden. In anderen anschaulichen Ausführungsformen repräsentieren die Metallgebiete 203 und 253 die Art eines Metalls, das auch in einem tatsächlichen Halbleiterbauelement verwendet wird, wobei die Metallgebiete 203 und 253 gemäß einem spezifizierten Prozessrezept zur Herstellung einer geeigneten Passivierungsschicht behandelt werden, ohne dass die zusätzlichen Komponenten der Struktur 200 vorgesehen sind, wie dies nachfolgend beschrieben ist.
  • Folglich werden in anschaulichen Ausführungsformen, in denen die Halbleiterstruktur 200 eine Halbleiterstruktur mit hoher Ähnlichkeit zu tatsächlichen Produktbauelementen repräsentieren soll, die Metallgebiete 203 und 253 in einer dielektrischen Schicht 202 hergestellt, über der eine Ätzstoppschicht 210 angeordnet sein kann, die auch teilweise über dem Metallgebieten 203 und 253 ausgebildet ist. Die Ätzstoppschicht 210 kann aus einem beliebi gen geeigneten Material, etwa Siliziumnitrid, Siliziumkarbid, stickstoffangereichertem Siliziumkarbid oder dergleichen aufgebaut sein. Eine dielektrische Schicht 207, die zwei oder mehrere Teilschichten aufweisen kann, ist auf der Ätzstoppschicht 21 ausgebildet, wobei die dielektrische Schicht 207 so gebildet sein kann, dass diese eine reduzierte Permittivität entsprechend den Entwurfsregeln für tatsächliche Halbleiterbauelemente aufweisen. Wie zuvor mit Bezug zu der dielektrischen Schicht 107 erläutert ist, die in den 1a bis 1c gezeigt ist, kann die dielektrische Schicht 207 ein beliebiges geeignetes Material, etwa Siliziumdioxid, fluorangereichertes Siliziumdioxid, ein Material mit kleinem ε möglicherweise in Verbindung mit einem weiteren dielektrischen Material, oder dergleichen aufweisen. In einer anschaulichen Ausführungsform repräsentiert die dielektrische Schicht 207 eine fluordotiere Siliziumdioxidschicht, die entsprechend den Abscheiderezepten hergestellt ist, wie sie auch bei der Herstellung modernster Halbleiterbauelemente mit einer kupferbasierten Metallisierung angewendet werden. Ferner können entsprechende Kontaktlochöffnungen 208 und 258 über dem Metallgebieten 203 bzw. 253 gebildet sein, wobei die Abmessungen der Kontaktlochöffnungen 208 und 258 entsprechend den Entwurfsregeln eines spezifizierten interessierenden Halbleiterbauelements ausgewählt sind. Die Kontaktlochöffnungen 208 und 258 sind im Prinzip mit den darunter liegenden Metallgebieten 203 bzw. 253 verbunden, wobei jedoch auf Oberflächenbereichen der Metallgebiete 203 und 253 eine Schicht 211 vorhanden sein kann, die im Wesentlichen inhomogen verteilte Kontaminationsstoffe aufweisen kann, die durch eine Reaktion mit reaktiven Komponenten, etwa Fluor, Sauerstoff oder dergleichen hervorgerufen werden, die während eines Ätzprozesses zur Herstellung der Kontaktlochöffnungen 208 und 258 freigesetzt worden sind und/oder die durch die entsprechende Ätzatmosphäre eingeführt wurden.
  • Ein typischer Prozess zur Herstellung der Halbleiterstruktur 200, wie sie in 2a gezeigt ist, kann die folgenden Prozesse umfassen. Nach der Ausbildung der Metallgebiete 203, 253 durch beispielsweise eine Damaszener-Technik, die die Herstellung von Gräben in der dielektrischen Schicht 202 und ein nachfolgendes Einfüllen von Metall in die Gräben beinhaltet, oder durch Bilden einer im Wesentlichen zusammenhängenden Schicht über dem Substrat 201 mittels einer Saatschicht und einem nachfolgenden elektrochemischen Prozess, wird die Ätzstoppschicht 210 durch gut etablierte Verfahren, etwa plasmaunterstützte chemische Dampfabscheidung (CVD) hergestellt. Danach wird die dielektrische Schicht 207 durch eine geeignete Abscheidetechnik gebildet, die entsprechend der gewünschten Materialzusammensetzung, dem Schichtaufbau und dergleichen ausgewählt wird. Es sollte beachtet werden, dass im Hinblick auf das Ermitteln einer geeigneten Prozesstemperatur zum Entfernen einer Passivierungsschicht, die nach dem Entfernen der Kontaminationsschicht 211 mittels eines entsprechenden nasschemischen Ätzprozesses herzustellen ist, es vorteilhaft sein kann, die Halbleiterstruktur 200 und insbesondere die Schichten 210 und 207 entsprechend interessierender Prozessstrategien zu bilden, um damit Informationen über den Prozess des Herstellens der Kontaktlochöffnungen 208 und 258 zu erhalten, die dann direkt auf den entsprechenden Produktionsprozess übertragen werden können. Somit kann die dielektrische Schicht 207 in einigen Ausführungsformen aus einem dielektrischen Material auf der Grundlage von Silizium und Sauerstoff mit einer moderat geringen Permittivität, etwa fluordotiertem Siliziumdioxid, wasserstoffangereichertem Siliziumoxikarbid oder dergleichen aufgebaut sein. Jedoch können auch andere Materialien auf der Grundlage von Polymermaterialien oder dergleichen gebildet werden. Entsprechende Fertigungstechniken für diese Materialien sind gut etabliert und werden hierin nicht detailliert beschrieben.
  • Danach kann eine Photolithographie angewendet werden, um eine Lackmaske (nicht gezeigt) entsprechend den Entwurfsregeln für die Kontaktlochöffnungen 208 und 258 zu bilden. Es sollte beachtet werden, dass abhängig von den Bauteilabmessungen äußerst anspruchsvolle Lithographieverfahren erforderlich sein können. Bekanntlich haben moderne Halbleiterbauelemente nunmehr kritische Strukturgrößen von 50 nm oder sogar weniger in der Transistorebene erreicht, wodurch Metallleitungen und Kontaktdurchführungen mit Abmessungen in der Größenordnung von 100 nm oder weniger erforderlich sind, wobei insbesondere die Kontaktlochöffnungen 208, 258 ein Aspektverhältnis (Tiefe/Durchmesser) von 5 und höher aufweisen können. Für derart extrem größenreduzierte Bauelemente ist der Kontaktwiderstand zwischen den Metallgebieten 203, 253 und den entsprechenden Kontaktdurchführungen, die in den Kontaktlochöffnungen 208, 258 herzustellen sind, wesentlich von den Eigenschaften der Grenzfläche abhängig und damit deutlich von den Oberflächeneigenschaften eines Oberflächenbereichs 203, 253a abhängig, der während eines anisotropen Ätzprozesses zum Ätzen durch die dielektrische Schicht 207 und schließlich durch die Ätzstoppfschicht 210 freigelegt wird. Während des abschließenden Ätzschrittes durch die Ätzstoppschicht 210 können reaktive Gaskomponenten und Nebenprodukte, etwa Fluor, Sauerstoff oder dergleichen vorhanden sein und können mit den freigelegten Oberflächenbereichen 203a, 253a reagieren. Bekanntlich reagiert Kupfer leicht mit Fluor und Sauerstoff, um damit die Kontaminationsschichten 211 zu bilden, die eine deutliche strukturelle Schwankung innerhalb jeder Schicht 211 und über die unterschiedlichen Kontaktlochöff nungen hinweg auf Grund der äußerst ungleichförmigen Prozessbedingungen im Hinblick auf das Ausbilden von Korrosion an den freigelegten Oberflächen 203a, 253a aufweisen können. Folglich kann nach dem Ende des Ätzprozesses zum Öffnen der Ätzstoppschicht 210 ein nasschemischer Prozess 230 ausgeführt werden, um die Kontaminationsschichten 211 zu entfernen. Beispielsweise wird in einigen anschaulichen Ausführungsformen der nasschemische Prozess 230 auf der Grundlage einer Chemikalie durchgeführt, die ein Ätzmittel und ein Oberflächenreaktionsmittel aufweist, die eine chemische Reaktion mit den freiliegenden Metalloberflächen 203a, 253a eingehen, um damit eine im Wesentlichen kontinuierliche Passivierungsschicht zu erzeugen, wie dies mit Bezug zu 2b beschrieben ist. In anderen Ausführungsformen kann das Oberflächenreaktionsmittel einen sogenannten Korrosionsverhinderer repräsentieren, der beispielsweise auf der Grundlage von Triazol oder Verbindungen davon, etwa Benzentriazol (BTA) hergestellt ist, wie dies zum Verhindern oder Reduzieren von Korrosion an Kupferoberflächen und dergleichen bekannt ist. In anderen Ausführungsformen kann das Ätzmittel zum Entfernen der Schichten 211 verdünnte Flusssäure (HF) aufweisen.
  • 2b zeigt schematisch die Halbleiterstruktur 200 nach dem Ende des nasschemischen Reinigungsprozesses, wobei während oder nach dem Prozess 230 eine Oberflächenbehandlung ausgeführt werden kann, um eine Passivierungsschicht 231 zumindest auf den freigelegten Oberflächenbereichen 203a, 253a zu bilden. Die Passivierungsschicht 231, die einen gewissen Anteil an Kohlenstoff aufweisen kann, wenn diese beispielsweise auf der Grundlage der zuvor genannten Materialien gebildet wird, kann eine Dicke von einige Nanometer oder sogar weniger besitzen und ist ausreichend für ein effizientes Unterdrücken oder ein Wesentliches Reduzieren einer weiteren Reaktion des kupferenthaltenden Materials in den Gebieten 203 und 253, wodurch die Anforderungen in Hinblick auf die Substrathandhabung und den Transport vor nachfolgenden Fertigungsprozessen zum Füllen der Kontaktlochöffnungen 208, 258 mit einem geeigneten Material entschärft werden. Ferner ist die Halbleiterstruktur 200 einer spezifizierten Umgebung bei geringem Druck ausgesetzt, die so eingerichtet sein kann, dass die Umgebung sich in der auf die entsprechenden Passivierungsschichten 231 einwirkenden Temperatur unterscheiden kann. Beispielsweise kann die Passivierungsschicht 231 in der Kontaktlochöffnung 208 den spezifizierten Unterdruckbedingungen mit einer ersten Temperatur, die als 220 bezeichnet ist, ausgesetzt sein, während die entsprechende Passivierungsschicht 231 in der Kontaktlochöffnung 258 einer unterschiedlichen Temperatur 221 ausgesetzt sein kann, während im Wesentlichen die gleichen Unterdruckbedingungen vorhanden sind. Beispielsweise können die entsprechenden Temperaturen 220, 221 in einer geeigneten Prozesskammer eingestellt werden, in der die vordefinierten Umgebungsbedingungen in Bezug auf den Druck und die Temperatur eingerichtet werden können, wobei die spezifizierten Unterdruckbedingungen so ausgewählt sind, dass ein Ausgasen von Kontaminationsstoffen in Gang gesetzt oder gefördert wird. Beispielsweise kann ein niedriger Druck im Bereich des Ultrahochvakuums bis zu subatmosphärischen Druckwerten geeignet sein. In einigen anschaulichen Ausführungsformen werden die entsprechenden Unterdruckbedingungen auf der Grundlage von Prozesserfordernissen eines tatsächlichen Prozessablaufs ausgewählt, in welchem beispielsweise nach dem Entfernen der Passivierungsschicht 231 ein Barrierenmaterial abzuscheiden ist. Es sollte beachtet werden, dass die unterschiedlichen Temperaturen 220, 221 derart angewendet werden können, dass in einer anschaulichen Ausführungsform das Substrat 201 in einer lokalisierten Weise erwärmt wird, während in anderen Ausführungsformen die Kontaktlochöffnungen 208 und 258 auf unterschiedlichen Substraten vorgesehen sind, die die gleiche Prozesssequenz zur Herstellung der Passivierungsschichten 231 durchlaufen haben. Folglich können mehrere Kontaktlochöffnungen im Wesentlichen die gleichen Unterdruckbedingungen mit im Wesentlichen der gleichen Wärmebehandlung erhalten, während entsprechende Kontaktlochöffnungen, die in einem anderen Substrat hergestellt sind, im Wesentlichen die gleichen Unterdruckbedingungen in Verbindung mit einer unterschiedlichen Prozesstemperatur erhalten können. In einigen anschaulichen Ausführungsformen können zusätzlich unterschiedliche Rezepte für den Prozess 230 zum Entfernen von Kontaminationsstoffen und/oder zur Herstellung der Passivierungsschichten 231 in einem einzelnen Substrat angewendet werden, wodurch die Möglichkeit geschaffen wird, gleichzeitig die Auswirkungen unterschiedlicher Passivierungsschichten und/oder Reinigungsprozesse im Hinblick auf das Entfernen der entsprechenden Passivierungsschichten 231 zu bestimmen.
  • Während der Wärmebehandlung auf der Basis der unterschiedlichen Temperaturen 220, 221 wird ein Materialabtrag in Gang gesetzt, wobei mehrere unterschiedliche Temperaturen verwendet werden können, um in quantitativer Weise den Einfluss der Temperatur auf die Abtragsrate für das Material der Passivierungsschichten 231 zu bestimmen. Folglich werden in einigen anschaulichen Ausführungsformen eine oder mehrere Eigenschaften der Metallgebiete 203, 253 und/oder der Kontaktlochöffnungen 208, 258 bestimmt, um den Status der Oberflächen 203, 253a abzuschätzen, die die unterschiedlichen Behandlungen auf der Grundlage der unterschiedlichen Temperaturen 220, 221 durchlaufen haben. Auf der Grundlage entsprechender Messergebnisse, die durch Elektronenmikroskopie, Spannungskontrasttechniken oder Auger-Elektronenspektroskopie (AES), oder dergleichen gewonnen werden, kann eine geeignete Prozesstemperatur für eine Wärmebehandlung zum Entfernen der Passivierungsschicht 231 ausgewählt werden, die dann für die Bearbeitung eines oder mehrerer anderer Substrate während der Herstellung einer entsprechenden Metallisierungsschicht in Produktsubstraten angewendet werden kann. In anderen Ausführungsformen wird die Wirkung der Wärmebehandlung auf der Grundlage der Temperaturen 220, 221 während einer späteren Fertigungsphase beurteilt, wodurch auch akkumulierte Effekte eingeschlossen werden, die in Verbindung mit nachfolgenden Prozessschritten, etwa der Herstellung einer Barrieren/Haftschicht in den Kontaktlochöffnungen 208, 258 gefolgt von einem nachfolgenden Einfüllprozess zur Bereitstellung des kupferbasierten Metalls erhalten werden können. D. h., das elektrische Verhalten kann untersucht und bewertet werden, um eine geeignete Prozesstemperatur aus den mehreren Temperaturen 220, 221 möglicherweise in Verbindung mit geeigneten Prozessparametern des Prozesses 230 für das Reinigen und/oder Bilden der Passivierungsschichten 231 für einen interessierenden Halbleiterbauelementtyp auszuwählen. Ferner können die oben spezifizierten Messtechniken auch in diesem fortgeschrittenen Fertigungsstadium eingesetzt werden, um damit auch die Möglichkeit für ein quantitatives Abschätzen des gesamten Prozesssequenz zu schaffen, um damit eine geeignete Prozesstemperatur in Verbindung mit einer geeigneten Unterdruckbedingung auszuwählen.
  • 2c zeigt schematisch beispielweise Messergebnisse für das Maß an Materialabtrag auf der Grundlage einer spezifizierten Unterdruckbedingung für 5 unterschiedliche Prozesstemperaturen. In 2c repräsentiert die vertikale Achse die Messdaten, die von einer AES (Auger-Elekektronenspektroskopie) gewonnen wurden, während die horizontale Achse die Temperatur zum Entfernen entsprechender Kontaminationsschichten, etwa der Schichten 231, repräsentiert, wobei die Effizienz des Abtragungsprozesses auf der Grundlage von Kohlenstoffresten abgeschätzt wird, die durch die AES-Prozedur nachgewiesen werden. Es sollte beachtet werden, dass in dem vorliegenden Beispiel 5 unterschiedliche Temperaturen benutzt wurden, d. h. die unterschiedlichen Temperaturen können den mehreren Temperaturen 220, 221, ... für 5 unterschiedliche Temperaturen entsprechen, wobei die Kurve A die entsprechenden Messergebnisse für Kontaktlochöffnungen darstellt, die spezifizierten Unterdruckbedingungen auf der Grundlage einer ersten Parametereinstellung ausgesetzt sind, während die Kurve B die entsprechenden Messergebnisse für andere Testproben mit den gleichen Temperaturen jedoch für eine unterschiedliche Parametereinstellung für die spezifizierten Unterdruckbedingungen darstellt. Die entsprechenden Messdaten können auf der Grundlage im Wesentlichen fertiger Kontaktdurchführungen, d. h. auf der Grundlage von Kontaktdurchführungen, die mit einem Barrieren/Haftmaterial und Kupfer gefüllt sind, gewonnen werden. In dem dargestellten Beispiel wurde die Temperatur T1, die beispielsweise der Temperatur 220 in 2b entspricht, zu ungefähr 150 Grad C mit einem 30 Grad Intervall für den nächsten Temperaturwert ausgewählt. Wie aus 2c ersichtlich ist, können Temperaturen entsprechend T3 für ein Entfernen der Passivierungsschichten 231 geeignet sein, da hier ein reduzierter Kohlenstoffanteil angedeutet ist. Folglich kann die Temperatur T3 als eine „Verdampfungs"-Temperatur betrachtet werden, wobei beachtet werden sollte, dass diese Temperatur von dem speziellen verwendeten Prozessablauf abhängen kann und nicht den genauen Punkt des Verdampfens des Materials der Passivierungsschicht bei den vorgegebenen spezifizierten Unterdruckbedingungen reflektieren muss. Im Hinblick auf eine verbesserte Prozesstoleranz kann für einen tatsächlichen Prozess die Temperatur etwas höher als T3, beispielsweise T4, ausgewählt werden, wohingegen die Auswahl von T5 zu einem leichten Anstieg der Kohlenstoffkontamination führen kann, der sich aus nachteiligen Prozessen ergeben kann, die durch die moderat hohe Temperatur hervorgerufen werden können. Ferner können die Messdaten zeigen, dass die durch die Kurve B beschriebenen Prozessbedingungen besser geeignet sind, da eine höhere Prozessstabilität im Hinblick auf eine Temperaturschwankung zumindest in dem Bereich zwischen T4 und T5 durch die Messergebnisse angedeutet wird. Es sollte beachtet werden, dass eine geeignete Dauer der Wärmebehandlung ebenso auf der Grundlage der in 2c gezeigten Messdaten bestimmt werden kann, wobei unterschiedliche Zeitintervalle benutzt werden können, um eine geeignete Behandlungszeit festzulegen. Beispielsweise ist für die oben beschriebenen Chemikalien und eine Dicke der entsprechenden Passivierungsschichten, etwa der Schicht 231, von einigen Nanometern oder weniger eine Zeitdauer von ungefähr 20 bis 60 Sekunden geeignet, um eine große Bandbreite von Unterdruckbedingungen abzudecken, sobald eine geeignete Prozesstemperatur ermittelt ist. Es sollte jedoch beachtet werden, dass andere Prozessparameter im Hinblick auf die Prozesstemperatur, die spezifizierten Unterdruckbedingung und die Behandlungszeit effizient bestimmt werden können, indem entsprechende Testuntersuchungen auf der Grundlage der in dieser Beschreibung mitgeteilten Lehre ausgeführt werden. Nach dem Ermitteln eines geeigneten Prozessrezepts, d. h. der Spezifizierung von Unterdruckbedingungen, die typischerweise durch den betrachteten Prozessablauf gegeben sind, einer Prozesstemperatur und einer Prozesszeit können Produktsubstrate auf der Grundlage der ermittelten Prozessparameter bearbeitet werden.
  • Mit Bezug zu den 3a bis 3b wird nunmehr ein Prozess zur Herstellung einer Metallisierungsschicht mit einer Kontaktdurchführung detaillierter beschrieben, wobei eine nasschemische Behandlung zum Reinigen und zum Bilden einer Passivierungsschicht verwendet wird, woran sich das Entfernen der Passivierungsschicht auf der Grundlage einer geeigneten Prozesstemperatur anschließt, die auf der Grundlage der Ausführungsformen bestimmt sein kann, wie sie zuvor mit Bezug zu den 2a bis 2c beschrieben sind.
  • In 3a umfasst ein Halbleiterbauelement 300 ein Substrat 301, das darauf ausgebildet eine erste Metallisierungsschicht aufweisen kann, die aus einer ersten dielektrischen Schicht 302 mit einer Metallleitung 304, die ein Metall 303 und eine Barrieren- und Haftschicht 305 enthält, aufgebaut ist. Im Hinblick auf die Materialzusammensetzung und die diversen Komponenten gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu 1 dargelegt sind. Das gleiche gilt für eine zweite dielektrische Schicht 307, die auf einer Ätzstoppschicht 310 gebildet ist, wobei eine Kontaktlochöffnung durch die dielektrische Schichten 307 und 310 hindurch gebildet ist. Ferner kann ein Graben 309 in einem oberen Bereich der Schicht 307 ausgebildet sein. Kontaminationsstoffe 311 können auf einem Oberflächenbereich 303a vorhanden sein, wobei die Kontaminationsstoffe 311 Fluor, Sauerstoff und Kupfer repräsentieren können, wenn das Metall 303 ein kupferbasiertes Metallgebiet ist. Hinsichtlich der Herstellung der Halbleiterstruktur 300, wie sie in 3a gezeigt ist, können im Wesentlichen die gleichen Prozesse angewendet werden, wie sie zuvor mit Bezug zu den 1a und 2a beschrieben sind. D. h., die Kontaminationen 311 können sich während des anisotropen Ätzprozesses zur Herstellung der Kontaktlochöffnung 308 durch die dielektrische Schicht 307 und die Ätzstoppschicht 310 hindurch gebildet haben. Ferner wird das Halbleitebauelement 300 einer nasschemischen Behandlung 330 zum Entfernen der Kontaminationsstoffe 311 und in einigen anschaulichen Ausführungsformen, zur Herstellung einer Passivierungsschicht unterzogen, wie dies zuvor mit Bezug zu 2a erläutert ist. In anderen anschaulichen Ausführungsformen kann die nasschemische Behandlung 330 so ausgeführt werden, dass die Kontaminationsstoffe 311 effizienter entfernt werden, und in einem nachfolgenden separaten Prozess wird beispielsweise auf der Grundlage eines nasschemischen Prozesses eine entsprechende Passivierungsschicht gebildet.
  • 3b zeigt schematisch das Halbleiterbauelement 300 nach dem Ende des nasschemischen Prozesses 330 und nach der Herstellung einer Passivierungsschicht 331, die zumindest auf dem freigelegten Oberflächenbereich 303a ausgebildet ist. Es sollte beachtet werden, dass das in 3b gezeigte Halbleiterbauelement 300 eine deutlich geringere Empfindlichkeit für Substrathantierungs- und Bearbeitungsprozesse zeigen kann, die an dem Bauelement 300 in dem gezeigten Zustand ausgeführt werden, da die äußerst reaktive und gereinigte Oberfläche 303a effizient durch die Passivierungsschicht 331 geschützt ist. In dem in 3b gezeigten Herstellungsstadium soll das Halbleiterbauelement 300 für die Aufnahme eines Barrieren- und Haftmaterials mit nachfolgendem Auffüllen der Kontaktlochöffnung 308 und des Grabens 309 mittels eines gut leitfähigen Materials, etwa Kupfer, vorbereitet werden. Zu diesem Zweck wird das Bauelement 300 einer Wärmebehandlung 320 ausgesetzt, die durch spezifizierte Unterdruckbedingungen und eine spezifizierte Prozesstemperatur definiert ist, wobei die Behandlung 320 so gestaltet ist, dass die Passivierungsschicht 331 im Wesentlichen durch Verdampfung entfernt wird. Wie zuvor erläutert ist, kann die Passivierungsschicht 331 eine Dicke von einigen Nanometer oder weniger aufweisen, wobei ein geeignetes Prozessrezept auf der Grundlage der Messergebnisse und der mit Bezug zu den 2a bis 2c erläuterten Prozeduren ermittelt werden kann, um damit die Passivierungsschicht 331 mit den erforderlichen Eigenschaften im Hinblick auf die Passivierung der Oberfläche 303a und im Hinblick auf das Abtragsverhalten während der Behandlung 320 bereitzustellen. Während des Entfernens der Passivierungsschicht 331 durch die Behandlung 320 auf der Grundlage einer Verdampfung kann die Kontamination der Kontaktlochöffnung 308 und der freigelegten Oberfläche 303 deutlich im Vergleich zu anderen Techniken unterdrückt werden, in denen eine Passivierungsschicht mittels eines plasmabasierten Prozesses entfernt wird.
  • 3c zeigt schematisch das Halbleiterbauelement 300 während der Herstellung einer Barrieren/Haftschicht mittels eines Sputter-Prozesses 332, wobei in einigen Ausführungsformen ein entsprechender Sputter-basierter Vorreinigungsprozess auf Grund des effizienten Entfernens der Passivierungsschicht 331 während der vorhergehenden Behandlung 320 weggelassen werden kann. In anderen anschaulichen Ausführungsformen können die Behandlung 320 und der nachfolgende Abscheideprozess 332 in-situ ausgeführt werden, d. h. die spezifizierte Unterdruckbedingungen der Behandlung 320 werden im Wesentlichen beibehalten, d. h. es tritt kein Unterbrechen des Vakuums während der Prozesse 320 und 331 auf, wodurch das Risiko einer Kontaminierung der Oberfläche 303 vor dem eigentlichen Abscheiden eines Barrierenmaterials deutlich reduziert wird. Ein entsprechender in-situ-Prozessablauf kann vorteilhaft sein, wenn der Abscheideprozess 332 unmittelbar auf dem Oberflächenbereich 303a nach dem Entfernen der Passivierungsschicht 331 mittels der Behandlung 320 ohne einen dazwischenliegenden plasmaunterstützten Reinigungsprozess ausgeführt wird. In einer noch weiteren anschaulichen Ausführungsform kann der Abscheideprozess 332 einen Vorreinigungsprozess 333 aufweisen, um verbleibende Kontaminationsstoffe von den Oberflächenbereich 303a nach dem Entfernen der Passivierungsschicht 331 durch die Behandlung 320 zu entfernen. Auf Grund der vorhergehenden Behandlung 320 können Reste auf der Oberfläche 303a effizienter entfernt werden, wobei die Vorreinigung 333 so gestaltet sein kann, dass eine unerwünschte Schädigung des Oberflächenbereichs 303a sowie eine unerwünschte Kupferkontamination der Kontaktlochöffnung 308 deutlich reduziert werden kann, da der Vorreinigungsprozess 333 mit einer deutlich reduzierten Menge an Verunreinigungen im Vergleich zu konventionellen Techniken konfrontiert wird. In anderen Ausführungsformen kann der Abscheideprozess 332 eine selbstbegrenzende Abscheidetechnik, die als Atomlagendepositon bekannt ist, repräsentieren, wenn sehr anspruchsvolle Barrieren/Haftschichten auf Grund äußerst größerenreduzierter Halbleiterbauelemente erforderlich sind, die es notwendig machen, dass die Kontaktlochöffnung 308 einen Durchmesser von 80 nm oder sogar weniger aufweist. Es sollte beachtet werden, dass die im Wesentlichen gleichförmige defektfreie Oberfläche 303a die Möglichkeit für eine weitere Bauteilgrößenreduzierung schafft, ohne dass die Zuverlässigkeit der Metallisierung des Bauelements 300 beeinträchtigt ist, da der Kontaktwiderstand der Kontaktlochöffnung 308 nach Einfüllen des Kupfers zu dem darunter liegenden Metallgebiet 303 deutlich kleiner sein kann im Vergleich zu konventionellen Techniken, die einen erhöhten Anteil an Oberflächenunregelmäßigkeiten erzeugen.
  • 3d zeigt schematisch das Halbleiterbauelement 300 nach der Herstellung einer Barrieren/Haftschicht 313 mittels des Abscheideprozesses 332, und mit einer Saatschicht 314 und einer Metallschicht 315, die auf der Barrieren/Haftschicht 313 gebildet sind. Die Saatschicht 314 sowie die Hauptmetallschicht 315 können in anschaulichen Ausführungsformen aus Kupfer oder Kupferlegierungen hergestellt sein, während in anderen Ausführungsformen andere geeignete Materialzusammensetzungen für die Schichten 314 und 315 entsprechend den Entwurfserfordernissen verwendet werden können. Ferner kann, wie zuvor angemerkt ist, die Barrieren/Haftschicht 313 aus zwei oder mehreren Teilschichten aufgebaut sein, abhängig von den Eigenschaften des in der Schicht 315 enthaltenen Metalls. In den mit Bezug zu den 3a bis 3d beschriebenen Ausführungsformen ist die Reihenfolge der Herstellung des Grabens 309 und der Kontaktdurchführung 308 nicht wesentlich. Folglich kann das obige Prozessschema mit der Herstellung der Passivierungsschicht 331 und dessen Entfernung mittels der temperaturbasierten Behandlung 320 auch für einen Kontaktloch zuerst/Graben zuletzt-Ansatz oder für einen Graben zuerst/Kontaktloch zuletzt-Ansatz verwendet werden. In ähnlicher Weise kann die Kontaktlochöffnung 308 zuerst hergestellt werden, wobei auch in diesem Falle die entsprechende Herstellung der Passivierungsschicht 331 und deren Entfernung in der oben beschriebenen Weise ausgeführt werden kann, und nach dem Füllen der Kontaktlochöffnung 308 mittels eines geeigneten Metalls wird der Graben 309 gebildet. In dieser Prozesssequenz kann der Grabenätzprozess zur Herstellung des Grabens 309 auf der Grundlage einer entsprechenden Ätzstoppschicht ausgeführt werden, oder kann ohne eine Ätzstoppschicht ausgeführt werden, abhängig von den Bauteil- und Prozesserfordernissen, wobei der entsprechende Ätzprozess ebenso entsprechende Kontaminationsstoffe schaffen kann, wenn die Verbindung zu dem darunter liegenden Kontaktloch 308 hergestellt wird, das bereits mit einem äußert leitfähigem Metall, etwa Kupfer, gefüllt ist. Folglich kann nach dem Ende des Grabenätzprozesses eine entsprechende Prozesssequenz, wie sie zuvor beschrieben ist, d. h. die Herstellung einer Passivierungsschicht und deren nachfolgende Entfernung unmittelbar vor dem Abscheiden einer entsprechenden Barrierenschicht, ebenso angewendet werden, wodurch die Produktionsausbeute sowie die Zuverlässigkeit der Verbindungsstruktur deutlich verbessert werden.
  • Es gilt also: Die vorliegende Erfindung stellt eine Technik bereit, die die Herstellung von Verbindungsstrukturen ermöglicht, in denen Kontaktdurchführungen und Gräben mit entsprechenden Metallgebieten, etwa Kupfergebieten, verbunden sind, wobei eine deutliche Reduzierung des Anteils an Unregelmäßigkeiten bewirkt wird, die sich ansonsten konventioneller Weise an der Grenzfläche zwischen zwei benachbarten Metallgebieten, etwa einer Kontaktdurchführung und einem darunter liegenden Metallgebiet, ausbilden. Nach der Herstellung entsprechender Öffnungen, die mit dem darunter liegenden Metallgebiet in Verbindung stehen, kann ein äußerst effizienter nasschemischer Reinigungsprozess ausgeführt werden, der in einigen anschaulichen Ausführungsformen in Verbindung mit einer nachfolgenden Herstellung einer dünnen Passivierungsschicht verknüpft ist, um damit in effizienter Weise durch das Ätzen hervorgerufene Kontaminationen zu entfernen. Nach dem Entfernen der Kontamination wird eine Passivierungsschicht gebildet, die deutlich die weitere Handhabung des Substrats verbessert, da eine weitere Reaktion der reaktiven und gereinigten Kupferoberfläche deutlich unterdrückt wird, insbesondere für Substrate mit dielektrischen Materialien, die Fluor enthalten. Nach den erforderlichen Substrathantierungsprozessen oder anderen zwischengeschalteten Fertigungsprozessen wird die Passivierungsschicht in effizienter Weise vor der Herstellung einer Barrieren/Haftschicht mittels einer Wärmebehandlung entfernt, die unter spezifizierten Unterdruckbedingungen auf der Grundlage einer geeignet ausgewählten Prozesstemperatur zum Entfernen des Materials der Passivierungsschicht auf Grundlage einer Verdampfung ausgeführt wird. Folglich kann die effizient gereinigte Kupferoberfläche in zuverlässiger Weise exponiert werden, ohne dass die Oberfläche unnötig geschädigt wird oder zusätzliche Kupferkontaminationen an Seitenwandbereichen der entsprechenden Öffnung hervorgerufen werden. Danach kann unmittelbar das Abscheiden des Barrieren/Haftmaterials zum Beispiel in einem in-situ-Prozess erfolgen, oder es kann ein plasmagestützter Vorreinigungsprozess ausgeführt werden, wobei jedoch weniger kritische Prozessparameter auf Grund der vorhergehenden Bildung der Passivierungsschicht angewendet werden können. Folglich wird eine verbesserte Prozessgleichförmigkeit erreicht, da Wartezeiteffekte in effizienter Weise ausgeglichen oder sogar vollständig vermieden werden können. Somit kann die Produktionsausbeute und die Zuverlässigkeit der Verbindungsstruktur deutlich verbessert werden.
  • Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (20)

  1. Verfahren mit: Bilden einer Öffnung in einer dielektrischen Schicht, wobei die Öffnung mit einem Metallgebiet verbunden ist, das unter der Öffnung liegt; Reinigen eines Oberflächenbereichs des Metallgebiets, der von der Öffnung freigelegt ist; Bilden einer Passivierungsschicht auf dem Oberflächenbereich; Durchführen einer Wärmebehandlung in einer spezifizierten Umgebung bei geringem Druck mit einer spezifizierten Temperatur, um die Passivierungsschicht im Wesentlichen durch Verdampfung zum Freilegen im Wesentlichen des gesamten Oberflächenbereichs zu entfernen; und Abscheiden einer Barrieren/Haftschicht auf dem freigelegten Oberflächenbereich.
  2. Verfahren nach Anspruch 1, wobei die Passivierungsschicht in einem nasschemischen Prozess gebildet wird.
  3. Verfahren nach Anspruch 2, wobei der Oberflächenbereich mittels eines nasschemischen Prozesses gereinigt wird.
  4. Verfahren nach Anspruch 1, wobei Reinigen des Oberflächenbereichs und Bilden der Passivierungsschicht in einem gemeinsamen nasschemischen Prozess ausgeführt werden.
  5. Verfahren nach Anspruch 1, wobei Entfernen der Passivierungsschicht und Bilden der Barrieren/Haftschicht in einem in-situ-Prozess ausgeführt werden.
  6. Verfahren nach Anspruch 5, wobei die Barrieren/Haftschicht mittels eines Sputter-Prozesses gebildet wird, und wobei die Passivierungsschicht durch die Wärmebehandlung vor dem Sputter-Prozess in einer Umgebung mit geringem Druck entfernt wird, die zum Initiieren des Ausgasens von Kontaminationsstoffen eingerichtet ist.
  7. Verfahren nach Anspruch 1, das ferner umfasst: vor dem Bilden der Öffnung Abschätzen einer Verdampfungstemperatur für die spezifizierte Umgebung mit geringem Druck auf der Grundlage einer Untersuchung mit unterschiedlichen Temperaturen, und Auswählen der spezifizierten Temperatur bei oder über der abgeschätzten Verdampfungstemperatur.
  8. Verfahren nach Anspruch 1, wobei die Öffnung eine Kontaktlochöffnung einer kupferbasierten Metallisierungsschicht repräsentiert und wobei die Metallgebiete Kupfer aufweisen.
  9. Verfahren zum Bestimmen der spezifizierten Temperatur des Verfahrens nach Anspruch 1, wobei das Verfahren umfasst: Bilden einer Passivierungsschicht gemäß einem spezifizierten Prozessrezept auf mehreren ersten kupferenthaltenden Metallgebieten; Aussetzen jedes der mehreren ersten Metallgebiete mit der Passivierungsschicht einer spezifizierten Umgebung mit geringem Druck; Behandeln jedes der ersten Metallgebiete mit einer unterschiedlichen Temperatur in der spezifizierten Umgebung mit geringem Druck, um ein Ausgasen von Material der Passivierungsschicht in Gang zu setzen; Bestimmen eines Maßes an Materialabtrag der Passivierungsschicht für jedes der ersten Metallgebiete; Auswählen einer Sollprozesstemperatur als die spezifizierte Temperatur auf der Grundlage des Bestimmungsschrittes; und Bearbeiten mehrerer Substrate, wovon jedes ein zweites Metallgebiet mit einer Passivierungsschicht, die gemäß dem spezifizierten Prozessrezept während der Herstellung einer Metallisierungsschicht eines Halbleiterbauelements gebildet wird, aufweist, wobei das Bearbeiten das Entfernen der Passivierungsschicht in der spezifizierten Umgebung bei geringem Druck auf der Grundlage der ausgewählten Sollprozesstemperatur umfasst.
  10. Verfahren nach Anspruch 9, wobei Bearbeiten der mehreren Substrate ferner umfasst: Bilden einer Öffnung in einer dielektrischen Schicht, die über dem zweiten Metallgebiet angeordnet ist, vor dem Bilden der Passivierungsschicht, wobei die Öffnung mit dem zweiten Metallgebiet verbunden ist.
  11. Verfahren nach Anspruch 10, wobei Bearbeiten der mehreren Substrate ferner umfasst: Reinigen eines Oberflächenbereichs des zweiten Metallgebiets, der durch die Öffnung freigelegt ist, und Bilden der Passivierungsschicht auf dem Oberflächenbereich.
  12. Verfahren nach Anspruch 11, wobei Bearbeiten der mehreren Substrate ferner Abscheiden einer Barrieren/Haftschicht auf dem freigelegten Oberflächenbereich umfasst.
  13. Verfahren nach Anspruch 12, wobei die Passivierungsschicht in einem nasschemischen Prozess gebildet wird.
  14. Verfahren nach Anspruch 13, wobei der Oberflächenbereich durch einen nasschemischen Prozess gereinigt wird.
  15. Verfahren nach Anspruch 11, wobei Reinigen des Oberflächenbereichs und Bilden der Passivierungsschicht in einem gemeinsamen nasschemischen Prozess ausgeführt werden.
  16. Verfahren nach Anspruch 12, wobei Entfernen der Passivierungsschicht und Bilden der Barrieren/Haftschicht in einem in-situ-Prozess ausgeführt werden.
  17. Verfahren nach Anspruch 16, wobei die Barrieren/Haftschicht durch einen Sputter-Prozess gebildet wird, und wobei die Passivierungsschicht mittels einer Wärmebehandlung vor dem Sputter-Prozess in der Umgebung mit geringem Druck entfernt wird, die zum in Gang setzen des Ausgasens von Kontaminationsstoffen eingerichtet wird.
  18. Verfahren mit: Bilden einer Kontaktlochöffnung in einer dielektrischen Schicht einer Metallisierungsschicht eines Halbleiterbauelements, wobei die Kontaktlochöffnung mit einem kupferenthaltenden Metallgebiet verbunden ist, das unter der Kontaktlochöffnung angeordnet ist; Bilden einer Passivierungsschicht zumindest auf einem Bereich des Metallgebiets, der von der Kontaktlochöffnung freigelegt ist; Entfernen der Passivierungsschicht durch Verdampfen; und Bilden einer Barrieren/Haftschicht in der Kontaktlochöffnung.
  19. Verfahren nach Anspruch 18, das ferner umfasst: Bestimmen einer Prozesstemperatur für eine spezifizierte Umgebung bei geringem Druck vor dem Bilden der Kontaktlochöffnung und Anwenden der Prozesstemperatur zum Entfernen der Passivierungsschicht in der spezifizierten Umgebung mit geringem Druck.
  20. Verfahren nach Anspruch 18, wobei die Passivierungsschicht durch eine nasschemische Behandlung des freigelegten Bereichs gebildet wird.
DE102005057061A 2005-11-30 2005-11-30 Verfahren zum Entfernen einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfer-metallisierungsschicht Active DE102005057061B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005057061A DE102005057061B3 (de) 2005-11-30 2005-11-30 Verfahren zum Entfernen einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfer-metallisierungsschicht
US11/468,834 US7820536B2 (en) 2005-11-30 2006-08-31 Method for removing a passivation layer prior to depositing a barrier layer in a copper metallization layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005057061A DE102005057061B3 (de) 2005-11-30 2005-11-30 Verfahren zum Entfernen einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfer-metallisierungsschicht

Publications (1)

Publication Number Publication Date
DE102005057061B3 true DE102005057061B3 (de) 2007-06-14

Family

ID=38056293

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005057061A Active DE102005057061B3 (de) 2005-11-30 2005-11-30 Verfahren zum Entfernen einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfer-metallisierungsschicht

Country Status (2)

Country Link
US (1) US7820536B2 (de)
DE (1) DE102005057061B3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008035815A1 (de) * 2008-07-31 2010-02-04 Advanced Micro Devices, Inc., Sunnyvale Verbessern der strukturellen Integrität und Definieren kritischer Abmessungen von Metallisierungssystemen von Halbleiterbauelementen unter Anwendung von ALD-Techniken

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5552170A (en) * 1994-01-31 1996-09-03 W. R. Grace & Co.-Conn. Food-containing sustained shrink force cook-in film
US7670497B2 (en) * 2007-07-06 2010-03-02 International Business Machines Corporation Oxidant and passivant composition and method for use in treating a microelectronic structure
US7642189B2 (en) * 2007-12-18 2010-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Synergy effect of alloying materials in interconnect structures
US9177858B1 (en) 2014-05-08 2015-11-03 GlobalFoundries, Inc. Methods for fabricating integrated circuits including barrier layers for interconnect structures
US11398406B2 (en) * 2018-09-28 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Selective deposition of metal barrier in damascene processes

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736002A (en) * 1994-08-22 1998-04-07 Sharp Microelectronics Technology, Inc. Methods and equipment for anisotropic, patterned conversion of copper into selectively removable compounds and for removal of same
WO2000002238A1 (en) * 1998-07-06 2000-01-13 Ekc Technology, Inc. Post etch cleaning composition and process for dual damascene system
US20030008509A1 (en) * 2001-07-06 2003-01-09 Naoyuki Kofuji Method and apparatus for fabricating semiconductor devices
EP1345270A2 (de) * 2002-03-13 2003-09-17 Nec Corporation Halbleiterbauelement und dessen Herstellungsverfahren
US20030186544A1 (en) * 2002-03-12 2003-10-02 Yoshitaka Matsui Method of manufacturing a semiconductor device
US6838370B1 (en) * 1999-06-01 2005-01-04 Tokyo Electron Limited Method of manufacturing semiconductor device and manufacturing apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824599A (en) * 1996-01-16 1998-10-20 Cornell Research Foundation, Inc. Protected encapsulation of catalytic layer for electroless copper interconnect
JP2004063556A (ja) * 2002-07-25 2004-02-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004119950A (ja) * 2002-09-30 2004-04-15 Sony Corp 半導体装置の製造方法
US6706629B1 (en) * 2003-01-07 2004-03-16 Taiwan Semiconductor Manufacturing Company Barrier-free copper interconnect
US7727888B2 (en) * 2005-08-31 2010-06-01 International Business Machines Corporation Interconnect structure and method for forming the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736002A (en) * 1994-08-22 1998-04-07 Sharp Microelectronics Technology, Inc. Methods and equipment for anisotropic, patterned conversion of copper into selectively removable compounds and for removal of same
WO2000002238A1 (en) * 1998-07-06 2000-01-13 Ekc Technology, Inc. Post etch cleaning composition and process for dual damascene system
US6838370B1 (en) * 1999-06-01 2005-01-04 Tokyo Electron Limited Method of manufacturing semiconductor device and manufacturing apparatus
US20030008509A1 (en) * 2001-07-06 2003-01-09 Naoyuki Kofuji Method and apparatus for fabricating semiconductor devices
US20030186544A1 (en) * 2002-03-12 2003-10-02 Yoshitaka Matsui Method of manufacturing a semiconductor device
EP1345270A2 (de) * 2002-03-13 2003-09-17 Nec Corporation Halbleiterbauelement und dessen Herstellungsverfahren

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008035815A1 (de) * 2008-07-31 2010-02-04 Advanced Micro Devices, Inc., Sunnyvale Verbessern der strukturellen Integrität und Definieren kritischer Abmessungen von Metallisierungssystemen von Halbleiterbauelementen unter Anwendung von ALD-Techniken
US8105943B2 (en) 2008-07-31 2012-01-31 Globalfoundries Inc. Enhancing structural integrity and defining critical dimensions of metallization systems of semiconductor devices by using ALD techniques

Also Published As

Publication number Publication date
US7820536B2 (en) 2010-10-26
US20070123034A1 (en) 2007-05-31

Similar Documents

Publication Publication Date Title
DE102004037089A1 (de) Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
DE102008021568B3 (de) Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
DE60012807T2 (de) Plasma-Reinigungsverfahren für Öffnungen in Isolierschicht(en) niedriger Dielektrizitätskonstante über Kupferleitungs-IC-Strukturen
DE102005030588B4 (de) Technik zum Reduzieren des Ätzschadens während der Herstellung von Kontaktdurchführungen und Gräben in Zwischenschichtdielektrika
DE102005020060B4 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE102008049775B4 (de) Herstellungsverfahren einer Metalldeckschicht mit besserer Ätzwiderstandsfähigkeit für kupferbasierte Metallgebiete in Halbleiterbauelementen
DE102007004860B4 (de) Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
DE102005057075B4 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
DE102005041283B4 (de) Verfahren und Halbleiterstruktur zur Überwachung der Herstellung von Verbindungsstrukturen und Kontakten in einem Halbleiterbauelement
DE102008016431B4 (de) Metalldeckschicht mit erhöhtem Elektrodenpotential für kupferbasierte Metallgebiete in Halbleiterbauelementen sowie Verfahren zu ihrer Herstellung
DE102007015506B4 (de) Verfahren und Halbleiterstruktur zur Überwachung von Ätzeigenschaften während der Herstellung von Kontaktdurchführungen von Verbindungsstrukturen
DE102005046975A1 (de) Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102006030266A1 (de) Verringern der Kontamination von Halbleitersubstraten während der Metallisierungsbearbeitung durch Bereitstellen einer Schutzschicht am Substratrand
DE102005057061B3 (de) Verfahren zum Entfernen einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfer-metallisierungsschicht
DE102009010844B4 (de) Bereitstellen eines verbesserten Elektromigrationsverhaltens und Verringern der Beeinträchtigung empfindlicher dielektrischer Materialien mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen
DE102006056626A1 (de) Verfahren zum selektiven Herstellen einer leitenden Barrierenschicht durch ALD
DE102010040071B4 (de) Verfahren zur Wiederherstellung von Oberflächeneigenschaften empfindlicher Dielektrika mit kleinem ε in Mikrostrukturbauelementen unter Anwendung einer in-situ-Oberflächenmodifizierung
DE102010063294B4 (de) Verfahren zur Herstellung von Metallisierungssystemen von Halbleiterbauelementen, die eine Kupfer/Silizium-Verbindung als ein Barrierenmaterial aufweisen
DE10260619B4 (de) Verfahren zur Herstellung einer Deckschicht mit antireflektierenden Eigenschaften auf einem Dielektrikum mit kleinem ε
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102005063089A1 (de) Verfahren zum Reduzieren der Kontaminierung durch Vorsehen einer Ätzstoppschicht am Substratrand
DE102008044988A1 (de) Verwenden einer Deckschicht in Metallisierungssystemen von Halbleiterbauelementen als CMP- und Ätzstoppschicht
DE102008054069A1 (de) Reduzierte Scheibendurchbiegung in Halbleitern durch Verspannungstechniken im Metallisierungssystem
DE102004003863A1 (de) Technik zur Herstellung eingebetteter Metallleitungen mit einer erhöhten Widerstandsfähigkeit gegen durch Belastung hervorgerufenen Materialtransport

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD., TW

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES, INC., SUNNYVALE, CALIF., US

R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE