JP2005044910A - 配線形成方法及び配線形成装置 - Google Patents
配線形成方法及び配線形成装置 Download PDFInfo
- Publication number
- JP2005044910A JP2005044910A JP2003201363A JP2003201363A JP2005044910A JP 2005044910 A JP2005044910 A JP 2005044910A JP 2003201363 A JP2003201363 A JP 2003201363A JP 2003201363 A JP2003201363 A JP 2003201363A JP 2005044910 A JP2005044910 A JP 2005044910A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- protective film
- forming
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/976—Temporary protective layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】多層配線化を図る際に、配線用凹部を形成するためのエッチングや露光工程等で加工精度が低下してしまうことを極力防止するとともに、配線のエレクトロンマイグレーション耐性を改善し、しかもデバイスの信頼性を向上させることができるようにする。
【解決手段】基板の表面に形成した絶縁膜に配線用凹部を設け、配線用凹部の内部に配線材料を埋め込んで絶縁膜の表面に該配線材料からなる金属膜を形成し、配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成し、配線の露出表面に導電性材料からなる第１保護膜を選択的に形成し、第１保護膜を形成した基板の表面に第２保護膜を形成し、第２保護膜を形成した基板の表面に層間絶縁層を形成し、層間絶縁膜の表面を平坦化する。
【選択図】 図６
【解決手段】基板の表面に形成した絶縁膜に配線用凹部を設け、配線用凹部の内部に配線材料を埋め込んで絶縁膜の表面に該配線材料からなる金属膜を形成し、配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成し、配線の露出表面に導電性材料からなる第１保護膜を選択的に形成し、第１保護膜を形成した基板の表面に第２保護膜を形成し、第２保護膜を形成した基板の表面に層間絶縁層を形成し、層間絶縁膜の表面を平坦化する。
【選択図】 図６
Description
【０００１】
【発明の属する技術分野】
本発明は、配線形成方法及び配線形成装置に関し、特に半導体ウエハ等の基板の表面に設けた配線用の微細な凹部の内部に銅等の配線材料（金属）を埋込んで配線を形成する配線形成方法及び配線形成装置に関する。
【０００２】
【従来の技術】
近年、半導体ウエハ等の基板上に配線回路を形成するための配線材料として、アルミニウムまたはアルミニウム合金に代えて、電気抵抗率が低くエレクトロマイグレーション耐性が高い銅（Ｃｕ）を用いる動きが顕著になっている。この種の銅配線は、基板の表面に設けた配線用の微細凹部の内部に銅を埋込むことによって一般に形成される。この銅配線を形成する方法としては、ＣＶＤ、スパッタリング及びめっきといった手法があるが、いずれにしても、基板のほぼ全表面に銅を成膜し、化学機械的研磨（ＣＭＰ）により不要の銅を除去するようにしている。
【０００３】
この種の配線にあっては、平坦化後、その配線の表面が外部に露出しており、この上に埋込み配線を形成する際、例えば次工程の層間絶縁膜形成プロセスにおけるＳｉＯ２やｌｏｗ−ｋ材など形成時の表面酸化やビアホールを形成するためのＳｉＯ２やｌｏｗ−ｋ材などエッチング等に際して、ビアホール底に露出した配線のエッチャントやレジスト剥離等による表面汚染が懸念されている。
【０００４】
このため、従来、表面が露出している配線形成部のみならず、基板の全表面にＳｉＮやＳｉＣ等の配線保護膜を形成して、配線のエッチャント等による汚染を防止することが一般に行われていた。
【０００５】
しかしながら、基板の全表面にＳｉＮ等の保護膜を形成すると、この種の保護膜は、銅等の配線材料との接合力または密着性が一般に弱く、このため、配線と保護膜間に電子が移動するエレクトロンマイグレーションが生じやすい。しかも、埋込み配線構造を有する半導体装置においては、保護膜の誘電率ｋの方が通常の層間絶縁膜の誘電率ｋより一般に高いので層間絶縁膜の誘電率が上昇して配線遅延を誘発し、配線材料として銅や銀のような低抵抗材料を使用したとしても、半導体装置として能力向上を阻害してしまう。
【０００６】
このため、銅や銀等の配線材料との接合力が強く、しかも比抵抗（ρ）が低い、例えば無電解めっきによって得られるＣｏ（コバルト）またはＣｏ合金層や、Ｎｉ（ニッケル）またはＮｉ合金層で配線の表面を選択的に覆って配線を保護することが提案されている。
【０００７】
図１は、半導体装置における銅配線形成例を工程順に示すもので、図１（ａ）に示すように、半導体素子を形成した半導体基材１上の導電層１ａの上に、例えばＳｉＯ２からなる酸化膜やｌｏｗ−ｋ材膜等の絶縁膜２を堆積し、この絶縁膜２の内部に、例えばリソグラフィ・エッチング技術により、配線用凹部としてのコンタクトホール３と配線溝４を形成し、その上にＴａＮ等からなるバリア層５、更にその上に電解めっきの給電層としてのシード層６をスパッタリング等により形成する。
【０００８】
そして、図１（ｂ）に示すように、基板Ｗの表面に銅めっきを施すことで、基板Ｗのコンタクトホール３及び配線溝４内に銅を充填させるとともに、絶縁膜２上に銅層７を堆積させる。その後、化学機械的研磨（ＣＭＰ）などにより、絶縁膜２上のバリア層５、シード層６及び銅層７を除去して、コンタクトホール３及び配線溝４内に充填させた銅層７の表面と絶縁膜２の表面とをほぼ同一平面にする。これにより、図１（ｃ）に示すように、絶縁膜２の内部にシード層６と銅層７からなる配線（銅配線）８を形成する。
【０００９】
次に、図１（ｄ）に示すように、基板Ｗの表面に無電解めっきを施し、配線８の表面に、Ｃｏ合金やＮｉ合金等からなる保護膜９を選択的に形成し、これによって、配線８の表面を保護膜９で覆って配線８を保護する。
【００１０】
【発明が解決しようとする課題】
しかしながら、配線の露出表面を保護膜で選択的に覆って保護するようにした従来例にあっては、絶縁膜の表面に保護膜が突出して該表面の平坦性が損なわれ、第１層の配線の上に第２層の配線を形成して多層配線化を図る際に、第１層の配線の表面に堆積される層間絶縁膜の表面に、保護膜の形状に倣った凹凸が生じて、この層間絶縁膜表面の凹凸が、その後の配線用凹部を形成するためのエッチングや露光工程等の加工精度に影響を与えてしまう。しかも、選択的に形成される保護膜の厚みを最適に制御しないと、互いに隣接する保護膜が接近したり、保護膜やバリア層の溶出等の不具合が発生したりしてリーク電流が流れ、このリーク電流により配線の電気特性を低下させるおそれがあった。
【００１１】
本発明は上記事情に鑑みて為されたもので、多層配線化を図る際に、配線用凹部を形成するためのエッチングや露光工程等で加工精度が低下してしまうことを極力防止するとともに、配線の電気特性を損なうことなく、配線のエレクトロンマイグレーション耐性を改善し、しかもデバイスの信頼性を向上させることができるようにした配線形成方法及び配線形成装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
請求項１に記載の発明は、基板の表面に形成した絶縁膜に配線用凹部を設け、前記配線用凹部の内部に配線材料を埋め込んで絶縁膜の表面に該配線材料からなる金属膜を形成し、前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成し、前記配線の露出表面に導電性材料からなる第１保護膜を選択的に形成し、前記第１保護膜を形成した基板の表面に第２保護膜を形成し、前記第２保護膜を形成した基板の表面に層間絶縁層を形成し、前記層間絶縁膜の表面を平坦化することを特徴とする配線形成方法である。
このように、層間絶縁膜の表面を平坦化することで、次の配線用凹部を形成するためのエッチングや露光工程等の際に、加工精度が低下してしまうことを極力防止することができる。
【００１３】
請求項２に記載の発明は、前記層間絶縁膜の表面の平坦化を、化学機械的研磨、薬液によるウェットエッチングまたは熱によるリフローで行うことを特徴とする請求項１記載の配線形成方法である。
【００１４】
請求項３に記載の発明は、基板の表面に形成した絶縁膜に配線用凹部を設け、前記配線用凹部の内部に配線材料を埋め込んで絶縁膜の表面に該配線材料からなる金属膜を形成し、前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成し、前記配線の露出表面に導電性材料からなる第１保護膜を選択的に形成し、前記第１保護膜を形成した基板の表面に第２保護膜を形成し、前記第２保護膜の表面を平坦化し、前記平坦化した第２保護膜の表面に層間絶縁層を形成することを特徴とする配線形成方法である。
このように、第２保護膜の表面を平坦化することによっても、この表面に堆積される層間絶縁膜の表面を平坦化して、次の配線用凹部を形成するためのエッチングや露光工程等の際に、加工精度が低下してしまうことを極力防止することができる。
【００１５】
請求項４に記載の発明は、前記第２保護膜の表面の平坦化を、化学機械的研磨または熱によるリフローによって行うことを特徴とする請求項３記載の配線形成方法である。
請求項５に記載の発明は、前記第２保護膜は、ＳｉｘＮｙ、ＳｉＣ、ＳｉＣＮ、ＳｉＣＯまたはボラジン−ケイ素ポリマからなることを特徴とする請求項１乃至４のいずれかに記載の配線形成方法である。
【００１６】
請求項６に記載の発明は、基板の表面に形成した絶縁膜に配線用凹部を設け、前記配線用凹部の内部に配線材料を埋め込んで絶縁膜の表面に該配線材料からなる金属膜を形成し、前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成し、前記配線の露出表面に導電性材料からなる第１保護膜を選択的に形成し、前記第１保護膜を形成した基板の表面に層間絶縁層を形成し、前記層間絶縁膜の表面を平坦化することを特徴とする配線形成方法である。
【００１７】
このように、第１保護膜を形成した基板の表面に第２保護膜を形成することなく、層間絶縁膜を直接堆積する場合もあるが、このような場合にあっても、層間絶縁膜の表面を平坦化することで、次の配線用凹部を形成するためのエッチングや露光工程等の際に、加工精度が低下してしまうことを極力防止することができる。
【００１８】
請求項７に記載の発明は、前記第１保護膜は、Ｃｏ、Ｃｏ合金、Ｎｉ、Ｎｉ合金、Ｍｏ、Ｍｏ合金、Ｔａ、Ｔａ合金、Ｔａ窒化物、ＷＮ、ＺｒＮ、Ｔｉ、Ｔｉ合金またはＴｉ窒化物からなることを特徴とする請求項１乃至６のいずれかに記載の配線形成方法である。
【００１９】
請求項８に記載の発明は、前記第１保護膜の前記絶縁膜の表面がなす平面からの突出高さは、前記金属膜の形成に先立って前記配線用凹部の表面に形成したバリア層の膜厚と等しいことを特徴とする請求項１乃至７のいずれかに記載の配線形成方法である。
【００２０】
例えば、第１保護膜を無電解めっきで形成すると、バリア層は、通常ＴａまたはＴａＮで形成されており、このため、バリア層の上に無電解めっき膜は析出しないが、無電解めっき膜は等方に析出（成長）するため、第１保護膜は、高さ方向だけでなく、横方向にも成長する。このため、第１保護膜（めっき膜）の膜厚を厚くしすぎると、横方向に成長する第１保護膜によって、隣接する配線上に形成される第１保護膜（無電解めっき膜）同士が互いに接近し、リーク電流が発生する確率が高くなる。一方、無電解めっき膜の膜厚がバリア層の厚みより薄い場合には、バリア層の露出端面が完全に第１保護膜にカバーされず、一部分が外部に露出した状態となり、例えば薬液や純水中に浸漬されて、露出したバリア層と第１保護膜との間に大きな電極電位差が生じると、局部電池効果で金属が溶出する可能性がある。このように金属の溶出があると、例えば第１保護膜形成後の後処理を行うと、溶出した金属イオンが配線間の絶縁膜上に残留して、配線間でリーク電流が発生する要因となる。
【００２１】
このため、第１保護膜の絶縁膜の表面がなす平面からの突出高さを、金属膜の形成に先立って配線用凹部の表面に形成したバリア層の膜厚と等しく設定することで、第１保護膜でバリア層の露出表面を完全に、しかも横方向に突出してしまうことなくカバーすることができ、これによって、前述のような弊害を防止して、電気特性の面から最適な第１保護膜となすことができる。
【００２２】
請求項９に記載の発明は、前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成した後、配線の上部に保護膜用凹部を形成することを特徴とする請求項１乃至８のいずれかに記載の配線形成方法である。
このように、配線の上部に保護用凹部を形成し、この保護用凹部内に第１保護膜を選択的に形成して、この保護用凹部内を第１保護膜で完全に埋めるようにすることで、第１保護膜として十分な膜厚を確保することができる。
【００２３】
請求項１０に記載の発明は、前記保護膜用凹部を、化学機械的研磨、電解研磨、プラズマによるドライエッチングまたは薬液によるウェットエッチングで形成することを特徴とする請求項９記載の配線形成方法である。
請求項１１に記載の発明は、前記保護膜用凹部の深さは、５〜５０ｎｍであることを特徴とする請求項９または１０記載の配線形成方法である。
【００２４】
請求項１２に記載の発明は、基板の表面に形成した絶縁膜に設けた配線用凹部の内部に配線材料を埋め込んで表面に該配線材料からなる金属膜を形成する配線形成ユニットと、前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成する第１平坦化ユニットと、前記配線の露出表面に導電性材料からなる第１保護膜を選択的に形成する第１保護膜形成ユニットと、前記第１保護膜を形成した基板の表面に第２保護膜を形成する第２保護膜形成ユニットと、前記第２保護膜を形成した基板の表面に層間絶縁層を形成する層間絶縁膜形成ユニットと、前記層間絶縁膜の表面を平坦化する第２平坦化ユニットを有することを特徴とする配線形成装置である。
【００２５】
請求項１３に記載の発明は、基板の表面に形成した絶縁膜に設けた配線用凹部の内部に配線材料を埋め込んで表面に該配線材料からなる金属膜を形成する配線形成ユニットと、前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成する第１平坦化ユニットと、前記配線の露出表面に導電性材料からなる第１保護膜を選択的に形成する第１保護膜形成ユニットと、前記第１保護膜を形成した基板の表面に第２保護膜を形成する第２保護膜形成ユニットと、前記第２保護膜の表面を平坦化する第２平坦化ユニットと、前記平坦化した第２保護膜の表面に層間絶縁層を形成する層間絶縁膜形成ユニットを有することを特徴とする配線形成装置である。
【００２６】
請求項１４に記載の発明は、基板の表面に形成した絶縁膜に設けた配線用凹部の内部に配線材料を埋め込んで表面に該配線材料からなる金属膜を形成する配線形成ユニットと、前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成する第１平坦化ユニットと、前記配線の露出表面に導電性材料からなる第１保護膜を選択的に形成する第１保護膜形成ユニットと、前記第１保護膜を形成した基板の表面に層間絶縁層を形成する層間絶縁膜形成ユニットと、前記層間絶縁膜の表面を平坦化する第２平坦化ユニットを有することを特徴とする配線形成装置である。
【００２７】
請求項１５に記載の発明は、前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成した後、配線の上部に保護膜用凹部を形成するレセス加工ユニットを有することを特徴とする請求項１２乃至１４のいずれかに記載の配線形成装置である。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。この実施の形態では、半導体ウエハ等の基板の表面に配線溝等の配線用凹部を形成し、配線材料としての銅を埋込んで銅層からなる配線を形成するようにした例を示す。
【００２９】
図２は、本発明の実施の形態における配線形成装置の平面図を示す。図２に示すように、この配線形成装置は、例えばスミフボックスやフープ等の内部に多数の半導体ウエハ等の基板を収納した搬送ボックス１０を着脱自在な矩形状のハウジング１２を備えている。このハウジング１２の内部には、内部に第１搬送装置としての第１搬送ロボット１４を備えたロード・アンロードステーション１６が備えられている。そして、ハウジング１２の内部の、仕切壁１８でロード・アンロードステーション１６と仕切られた領域には、配線形成ユニット２０、第１保護膜形成ユニット２２、第２保護膜形成ユニット２４、層間絶縁膜形成ユニット２６、第１平坦化ユニット２８及び第２平坦化ユニット３０が第２搬送装置としての第２搬送ロボット３２を挟んだ両側に配置されている。
【００３０】
ここで、ハウジング１２には遮光処理が施され、これによって、このハウジング１２内での以下の各工程を遮光状態で、つまり、配線に照明光等の光が当たることなく行えるようになっている。このように、配線に光が当たることを防止することで、例えば銅からなる配線に光が当たって光電位差が生じ、この光電位差によって配線が腐食してしまうことを防止することができる。
【００３１】
配線形成ユニット２０は、基板の表面に形成した絶縁膜に設けた配線溝等の配線用凹部の内部に、配線材料としての銅を埋め込んで基板の表面に銅からなる金属膜（銅膜）を形成するためのもので、例えば電解めっきユニット、無電解めっきユニット、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）ユニットまたはＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）ユニットで構成されている。
【００３２】
第１平坦化ユニット２８は、配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成するためのもので、例えば化学機械的研磨（ＣＭＰ）ユニットまたは電解研磨ユニットで構成されている。
第１保護膜形成ユニット２２は、配線の露出表面に導電性材料からなる第１保護膜を選択的に形成するためのもので、例えば無電解めっきユニットで構成されている。
【００３３】
前記第１保護膜形成するための無電解めっきユニットは、少なくともめっきセル、基板保持機能、めっき液循環機能、めっき液の温度制御機能、およびめっき液分析・補充機能を備えた液管理ユニットとから構成される。また、無電解めっきユニットには、前洗浄機能、触媒付与処理機能、後洗浄機能のうち少なくとも１つが含まれる。
【００３４】
第２保護膜形成ユニット２４は、第１保護膜を形成した基板の表面に第２保護膜を形成するためのもので、例えばＣＶＤ、ＰＶＤまたは塗布ユニットで構成されている。
層間絶縁膜形成ユニット２６は、第２保護膜を形成した基板の表面に層間絶縁層を形成するためのもので、例えばＣＶＤユニットまたは塗布ユニットで構成されている。
【００３５】
第２平坦化ユニット３０は、層間絶縁膜の表面を平坦化するためのもので、例えば化学機械的研磨ユニット、薬液によるウェットエッチングユニットまたは熱によるリフローユニットで構成されている。
なお、上記の例では、第１平坦化ユニット２８と第２平坦化ユニット３０を個別に備えた例を示しているが、例えば１台の化学機械的研磨ユニットまたは電解研磨ユニットを備え、これで第１平坦化ユニット２８と第２平坦化ユニット３０とを兼用させるようにしてもよい。
【００３６】
次に、図３乃至図６を更に参照して、本発明の第１の実施の形態における配線（銅配線）形成例について説明する。
【００３７】
先ず、図３（ａ）に示すように、基板の表面に形成した、例えばＳｉＯ２からなる酸化膜やｌｏｗ−ｋ材膜等の絶縁膜４０に、例えばリソグラフィ・エッチング技術により配線溝（トレンチ）４２等の配線用凹部を形成する（ステップ１）。そして、この絶縁膜４０の表面に、図３（ｂ）に示すように、ＴａＮ等からなるバリア層４４を形成し（ステップ２）、更にバリア層４４の表面に、図３（ｃ）に示すように、給電層としての（銅）シード層４６をスパッタリング等により形成する（ステップ３）。このように、シード層４６を形成した基板を搬送ボックス１０の内部に収容し、この基板を収容した搬送ボックス１０を配線形成装置のハウジング１２に搬送して装着する。
【００３８】
次に、搬送ボックス１０から基板を第１搬送ロボット１４で一枚ずつ取出して、ロード・アンロードステーション１６に搬入し、更に第２搬送ロボット３２で配線形成ユニット２０に搬送する。
この配線形成ユニット２０では、例えば電解めっきまたは無電解めっきにより、図４（ａ）に示すように、配線溝（配線用凹部）４２の内部に配線材料（銅）を埋込んで、シード層４６の表面に銅からなる金属膜（銅膜）４８を形成する（ステップ４）。
【００３９】
そして、この表面に銅膜４８を形成した基板を第２搬送ロボット３２で第１平坦化ユニット３０に搬送する。この第１平坦化ユニット３０では、例えば化学機械的研磨（ＣＭＰ）または電解研磨により、図４（ｂ）に示すように、配線溝４２以外の余剰な金属材料、すなわち絶縁膜４０上の銅膜４８、シード層４６及びバリア層４４を除去し基板表面を平坦化して、銅膜４８からなる配線５０を形成する（ステップ５）。
【００４０】
次に、この表面を平坦化して配線５０を形成した基板を第２搬送ロボット３２で第１保護膜形成ユニット２２に搬送する。この第１保護膜形成ユニット２２では、配線５０の露出表面に、例えば無電解めっきにより、図４（ｃ）に示すように、例えばＣｏ、Ｃｏ合金、Ｎｉ、Ｎｉ合金、Ｍｏ、Ｍｏ合金、Ｔａ、Ｔａ合金、Ｔａ窒化物、ＷＮ、ＺｒＮ、Ｔｉ、Ｔｉ合金またはＴｉ窒化物等の導電性材料からなる第１保護膜５２を選択的に形成する（ステップ６）。
【００４１】
ここで、配線５０の表面に形成される第１保護膜５２は、その膜厚Ｔ１が配線溝４２の表面に形成したバリア層４４の膜厚Ｔ２と等しい（Ｔ１＝Ｔ２）ことが好ましく、これにより、電気特性の面から最適な膜厚の第１保護膜５２を得ることができる。つまり、例えば、第１保護膜５２を無電解めっきで形成すると、バリア層４４は、通常ＴａまたはＴａＮで形成されており、このため、バリア層４４の上に無電解めっき膜は析出しないが、無電解めっき膜は等方に析出（成長）するため、第１保護膜５２は、高さ方向だけでなく、横方向にも成長する。このため、第１保護膜５２（めっき膜）の膜厚を厚くしすぎると、横方向に成長した第１保護膜５２によって、隣接する配線５０上に形成される第１保護膜５２同士が互いに接近し、リーク電流が発生する確率が高くなる。一方、第１保護膜５２の膜厚がバリア層４４の厚みより薄い場合には、バリア層４４の露出端面が完全に第１保護膜５２にカバーされず、一部分が外部に露出した状態となり、例えば薬液や純水中に浸漬されて、露出したバリア層４４と第１保護膜５２との間に大きな電極電位差が生じると、局部電池効果で金属が溶出する可能性がある。このように金属の溶出があると、例えば第１保護膜５２を成後した後の後処理を行うと、溶出した金属イオンが配線５０間の絶縁膜４０上に残留して、配線５０間でリーク電流が発生する要因となる。
【００４２】
このため、第１保護膜５２の膜厚Ｔ１、すなわち絶縁膜４０の表面がなす平面からの該第１保護膜５２の突出高さを、配線溝４２の表面に形成したバリア層４４の膜厚Ｔ２と等しく設定することで、第１保護膜５２でバリア層４４の露出表面を完全に、しかも横方向に突出してしまうことなくカバーすることができ、これによって、前述のような弊害を防止して、電気特性の面から最適な第１保護膜５２を形成することができる。
【００４３】
次に、このように第１保護膜５２を形成した基板を、第２搬送ロボット３２により第２保護膜形成ユニット２４に搬送する。この第２保護膜形成ユニット２４では、例えばＣＶＤ、ＰＶＤまたは塗布により、図５（ａ）に示すように、基板の表面に、例えばＳｉｘＮｙ、ＳｉＣ、ＳｉＣＮまたはボラジン−ケイ素ポリマからなるハードマスクまたはエッチストップ層としての第２保護膜５４を形成する（ステップ７）。
【００４４】
そして、この第２保護膜５４を形成した基板を第２搬送ロボット３２で層間絶縁膜形成ユニット２６に搬送する。この層間絶縁膜形成ユニット２６では、図５（ｂ）に示すように、例えばＣＶＤまたは塗布によって、基板の表面に層間絶縁膜５６を形成する（ステップ８）。このように、層間絶縁膜５６を形成すると、この層間絶縁膜５６の表面に、第１保護膜５２の形状に倣った凹凸が生じて、この層間絶縁膜５６の表面の凹凸が、その後の配線用凹部を形成するためのエッチングや露光工程等の加工精度に影響を与えてしまう。
【００４５】
そこで、このように層間絶縁膜５６を形成した基板を第２搬送ロボット３２で第２平坦化ユニット３０に搬送し、この第２平坦化ユニット３０で、図５（ｃ）に示すように、例えば化学機械的研磨、薬液によるウェットエッチングまたは熱によるリフローによって、層間絶縁膜５６の表面を平坦化する（ステップ９）。
【００４６】
そして、この層間絶縁膜５６に対して、前述と同様な操作（ステップ１〜９）を行って多層配線構造とする。この時、前述のように、層間絶縁膜５６の表面を平坦化することで、次の配線用凹部を形成するためのエッチングや露光工程等の際に、加工精度が低下してしまうことを極力防止することができる。
【００４７】
図７及び図８は、本発明の第２の実施の形態における配線形成例を示すもので、前述の例と異なる点は、以下の通りである。なお、この例にあっては、図２に示す第２平坦化ユニット３０として、例えば化学機械的研磨、電解研磨または熱によるリフローユニットからなり、第２保護膜５４の表面を平坦化するようにしたものが使用されている。
【００４８】
先ず、前述と同様にして、基板の表面に形成した絶縁膜４０に配線溝（配線用凹部）４２を設け、この表面にバリア層４４とシード層４６を順次形成し、更にシード層４６の表面に銅からなる金属膜（銅膜）４８を形成し、配線溝４２以外の余剰な金属材料を除去し基板表面を平坦化して銅膜４８からなる配線５０を形成した後、配線５０の露出表面に第１保護膜５２を選択的に形成する（ステップ１〜６）。
【００４９】
そして、第１保護膜５２を形成した基板を、第２搬送ロボット３２で第２保護膜形成ユニット２４に搬送し、この第２保護膜形成ユニット２４で、図７（ａ）に示すように、基板の表面に第２保護膜５４を形成し（ステップ７）、この第２保護膜５４を形成した基板を第２搬送ロボット３２で第２平坦化ユニット３０に搬送する。
この第２平坦化ユニット３０では、例えば化学機械的研磨、電解研磨または熱によるリフローにより、図７（ｂ）に示すように、第２保護膜５４の表面を平坦化する（ステップ８）。
【００５０】
そして、この第２保護膜５４の表面を平坦化した基板を第２搬送ロボット３２で層間絶縁膜形成ユニット２６に搬送し、この層間絶縁膜形成ユニット２６で、図７（ｃ）に示すように、基板の表面に層間絶縁膜５６を形成する（ステップ９）。この時、前述のように、第２保護膜５４の表面が予め平坦化されており、このため、第２保護膜５４の表面を平坦化することができる。
【００５１】
図９及び図１０は、本発明の第３の実施の形態における配線形成例を示すもので、前述の例と異なる点は、以下の通りである。なお、この例にあっては、図２に示す第２保護膜形成ユニット２４は省略される。
【００５２】
先ず、前述と同様にして、基板の表面に形成した絶縁膜４０に配線溝（配線用凹部）４２を設け、この表面にバリア層４４とシード層４６を順次形成し、更にシード層４６の表面に銅からなる金属膜（銅膜）４８を形成し、配線溝４２以外の余剰な金属材料を除去し基板表面を平坦化して銅膜４８からなる配線５０を形成した後、配線５０の露出表面に第１保護膜５２を選択的に形成する（ステップ１〜６）。
【００５３】
そして、第１保護膜５２を形成した基板を、第２搬送ロボット３２で層間絶縁膜形成ユニット２６に搬送し、この層間絶縁膜形成ユニット２６で、図９（ａ）に示すように、基板の表面に層間絶縁膜５６を形成する（ステップ７）。次に、この層間絶縁膜５６を形成した基板を第２搬送ロボット３２で第２平坦化ユニット３０に搬送し、この第２平坦化ユニット３０で、図９（ｂ）に示すように、層間絶縁膜５６の表面を平坦化する（ステップ８）。
【００５４】
このように、第１保護膜５２を形成した基板の表面に第２保護膜５４を形成することなく、層間絶縁膜５６を直接堆積する場合もあるが、このような場合にあっても、層間絶縁膜５６の表面を平坦化することで、次の配線用凹部を形成するためのエッチングや露光工程等の際に、加工精度が低下してしまうことを極力防止することができる。
【００５５】
図１１乃至図１３は、本発明の第４の実施の形態における配線形成例を示すもので、前述の例と異なる点は、以下の通りである。なお、この例にあっては、図２に示す第１平坦化ユニット２８として、例えば化学機械的研磨ユニットまたは電解研磨ユニットを使用し、この化学機械的研磨ユニットまたは電解研磨ユニットで保護膜用凹部を形成するレセス加工ユニットを兼用するようにしている。なお、このレセス加工ユニットは、化学機械的研磨ユニットや電解研磨ユニットの他に、プラズマによるドライエッチングユニットや薬液によるウェットエッチングユニットで構成することができ、これらのユニットをレセス加工専用に備えるようにしてもよい。このことは、以下の実施の形態においても同様である。
【００５６】
先ず、前述と同様にして、基板の表面に形成した絶縁膜４０に配線溝（配線用凹部）４２を設け、この表面にバリア層４４とシード層４６を順次形成し、更にシード層４６の表面に銅からなる金属膜（銅膜）４８を形成した後、配線溝４２以外の余剰な金属材料を除去し基板表面を平坦化して銅膜４８からなる配線５０を形成する（ステップ１〜４）。
【００５７】
そして、この表面を平坦化した基板を第２搬送ロボット３２で第１平坦化ユニット２８に搬送する。この第１平坦化ユニット２８では、例えば化学機械的研磨（ＣＭＰ）または電解研磨により、図１１（ａ）に示すように、配線溝４２以外の余剰な金属材料、すなわち絶縁膜４０上の銅膜４８、シード層４６及びバリア層４４を除去し基板表面を平坦化して、銅膜４８からなる配線５０を形成する（ステップ５）。更に、引き続いて、第１平坦化ユニット２８で配線レセス加工を行う。つまり、図１１（ｂ）に示すように、配線５０の上部を除去し、ここに、例えば深さＤが５〜２０ｎｍの保護膜用凹部５８を形成する（ステップ６）。
【００５８】
次に、この保護膜用凹部５８を形成した基板を第２搬送ロボット３２で第１保護膜形成ユニット２２に搬送する。この第１保護膜形成ユニット２２では、配線５０の露出表面に、例えば無電解めっきにより、図１１（ｃ）に示すように、導電性材料からなる第１保護膜５２を選択的に形成して、この第１保護膜５２で保護膜用凹部５８を埋める（ステップ７）。このように、保護膜用凹部５８の深さＤを５〜２０ｎｍに設定し、この内部を第１保護膜５２で埋めることで、十分な膜厚の第１保護膜５２を形成することができる。
【００５９】
この時、前述と同様に、第１保護膜５２を絶縁膜４０の表面がなす平面から突出させ、しかもこの突出高さＨを配線溝４２の表面に形成したバリア層４４の膜厚Ｔ２と等しく設定する（Ｈ＝Ｔ２）ことで、電気特性の面から最適な膜厚の第１保護膜５２を得ることができる。
【００６０】
次に、このように第１保護膜５２を形成した基板を、第２搬送ロボット３２により第２保護膜形成ユニット２４に搬送する。この第２保護膜形成ユニット２４では、例えばＣＶＤ、ＰＶＤまたは塗布により、図１２（ａ）に示すように、基板の表面にハードマスクまたはエッチストップ層としての第２保護膜５４を形成する（ステップ８）。
そして、この第２保護膜５４を形成した基板を第２搬送ロボット３２で層間絶縁膜形成ユニット２６に搬送する。この層間絶縁膜形成ユニット２６では、図１２（ｂ）に示すように、例えばＣＶＤまたは塗布によって、基板の表面に層間絶縁膜５６を形成する（ステップ９）。
【００６１】
次に、このように層間絶縁膜５６を形成した基板を第２搬送ロボット３２で第２平坦化ユニット３０に搬送し、この第２平坦化ユニット３０で、図１２（ｃ）に示すように、例えば化学機械的研磨、薬液によるウェットエッチングまたは熱によるリフローによって、層間絶縁膜５６の表面を平坦化する（ステップ１０）。
【００６２】
図１４及び図１５は、本発明の第５の実施の形態における配線形成例を示すもので、前述の第４の実施の形態と異なる点は、以下の通りである。なお、この例にあっては、前述の第２の実施の形態と同様に、図２に示す第２平坦化ユニット３０として、例えば化学機械的研磨、電解研磨または熱によるリフローユニットからなり、第２保護膜５４の表面を平坦化するようにしたものが使用されている。
【００６３】
先ず、前述と同様にして、基板の表面に形成した絶縁膜４０に配線溝（配線用凹部）４２を設け、この表面にバリア層４４とシード層４６を順次形成し、シード層４６の表面に銅からなる金属膜（銅膜）４８を形成し、更に配線溝４２以外の余剰な金属材料を除去し基板表面を平坦化して銅膜４８からなる配線５０を形成し、更に引き続いて、配線５０の上部に保護膜用凹部５８を形成した後、配線５０の露出表面に第１保護膜５２を選択的に形成する（ステップ１〜７）。
【００６４】
そして、第１保護膜５２を形成した基板を、第２搬送ロボット３２で第２保護膜形成ユニット２４に搬送し、この第２保護膜形成ユニット２４で、図１４（ａ）に示すように、基板の表面に第２保護膜５４を形成し（ステップ８）、この第２保護膜５４を形成した基板を第２搬送ロボット３２で第２平坦化ユニット３０に搬送する。
この第２平坦化ユニット３０では、例えば化学機械的研磨、電解研磨または熱によるリフローにより、図１４（ｂ）に示すように、第２保護膜５４の表面を平坦化する（ステップ９）。
【００６５】
そして、この第２保護膜５４の表面を平坦化した基板を第２搬送ロボット３２で層間絶縁膜形成ユニット２６に搬送し、この層間絶縁膜形成ユニット２６で、図１４（ｃ）に示すように、基板の表面に層間絶縁膜５６を形成する（ステップ１０）。この時、前述のように、第２保護膜５４の表面が予め平坦化されており、このため、第２保護膜５４の表面を平坦化することができる。
【００６６】
図１６及び図１７は、本発明の第６の実施の形態における配線形成例を示すもので、前述の第４の実施の形態と異なる点は、以下の通りである。なお、この例にあっては、前述の第３の実施の形態の場合と同様に、図２に示す第２保護膜形成ユニット２４は省略される。
【００６７】
先ず、前述と同様にして、基板の表面に形成した絶縁膜４０に配線溝（配線用凹部）４２を設け、この表面にバリア層４４とシード層４６を順次形成し、シード層４６の表面に銅からなる金属膜（銅膜）４８を形成し、更に配線溝４２以外の余剰な金属材料を除去し基板表面を平坦化して銅膜４８からなる配線５０を形成し、更に引き続いて、配線５０の上部に保護膜用凹部５８を形成した後、配線５０の露出表面に第１保護膜５２を選択的に形成する（ステップ１〜７）。
【００６８】
そして、第１保護膜５２を形成した基板を、第２搬送ロボット３２で層間絶縁膜形成ユニット２６に搬送し、この層間絶縁膜形成ユニット２６で、図１６（ａ）に示すように、基板の表面に層間絶縁膜５６を形成する（ステップ８）。次に、この層間絶縁膜５６を形成した基板を第２搬送ロボット３２で第２平坦化ユニット３０に搬送し、この第２平坦化ユニット３０で、図１６（ｂ）に示すように、層間絶縁膜５６の表面を平坦化する（ステップ９）。
【００６９】
なお、上記の各例では、配線材料として、銅を使用した例を示しているが、この銅の他に、銅合金、銀及び銀合金等を使用しても良い。
【００７０】
【発明の効果】
以上詳細に説明したように、本発明によれば、層間絶縁膜の表面を平坦化することで、多層配線化を図る際に、次の配線用凹部を形成するためのエッチングや露光工程等で加工精度が低下してしまうことを極力防止することができる。しかも、配線の表面に選択的に形成される第１保護膜の膜厚を最適に制御することで、配線の電気特性を損なうことなく、配線のエレクトロンマイグレーション耐性を改善し、しかもデバイスの信頼性を向上させることができる
【図面の簡単な説明】
【図１】従来の半導体装置における配線形成例を工程順に示す図である。
【図２】本発明の実施の形態における配線形成方法に使用する配線形成装置の平面図である。
【図３】本発明の第１の実施の形態における配線形成例のシード層を形成するまでを工程順に示す図である。
【図４】本発明の第１の実施の形態における銅膜形成以降、第１保護膜を形成するまでを工程順に示す図である。
【図５】本発明の第１の実施の形態のおける第２保護膜形成以降を工程順に示す図である。
【図６】本発明の第１の実施の形態に配線形成例を工程順に示すブロック図である。
【図７】本発明の第２の実施の形態における第２保護膜形成以降を工程順に示す図である。
【図８】本発明の第２の実施の形態に配線形成例を工程順に示すブロック図である。
【図９】本発明の第３の実施の形態における層間絶縁膜形成以降を工程順に示す図である。
【図１０】本発明の第３の実施の形態に配線形成例を工程順に示すブロック図である。
【図１１】本発明の第４の実施の形態における平坦化処理以降、第１保護膜を形成するまでを工程順に示す図である。
【図１２】本発明の第４の実施の形態のおける第２保護膜形成以降を工程順に示す図である。
【図１３】本発明の第４の実施の形態に配線形成例を工程順に示すブロック図である。
【図１４】本発明の第５の実施の形態における第２保護膜形成以降を工程順に示す図である。
【図１５】本発明の第５の実施の形態に配線形成例を工程順に示すブロック図である。
【図１６】本発明の第６の実施の形態における層間絶縁膜形成以降を工程順に示す図である。
【図１７】本発明の第６の実施の形態に配線形成例を工程順に示すブロック図である。
【符号の説明】
１４，３２ 搬送ロボット
２０ 配線形成ユニット
２２ 第１保護膜形成ユニット
２４ 第２保護膜形成ユニット
２６ 層間絶縁膜形成ユニット
２８，３０ 平坦化ユニット
４０ 絶縁膜
４２ 配線溝（配線用凹部）
４４ バリア層
４６ シード層
４８ 銅膜（金属膜）
５０ 配線
５２ 第１保護膜
５４ 第２保護膜
５６ 層間絶縁膜
５８ 保護膜用凹部
【発明の属する技術分野】
本発明は、配線形成方法及び配線形成装置に関し、特に半導体ウエハ等の基板の表面に設けた配線用の微細な凹部の内部に銅等の配線材料（金属）を埋込んで配線を形成する配線形成方法及び配線形成装置に関する。
【０００２】
【従来の技術】
近年、半導体ウエハ等の基板上に配線回路を形成するための配線材料として、アルミニウムまたはアルミニウム合金に代えて、電気抵抗率が低くエレクトロマイグレーション耐性が高い銅（Ｃｕ）を用いる動きが顕著になっている。この種の銅配線は、基板の表面に設けた配線用の微細凹部の内部に銅を埋込むことによって一般に形成される。この銅配線を形成する方法としては、ＣＶＤ、スパッタリング及びめっきといった手法があるが、いずれにしても、基板のほぼ全表面に銅を成膜し、化学機械的研磨（ＣＭＰ）により不要の銅を除去するようにしている。
【０００３】
この種の配線にあっては、平坦化後、その配線の表面が外部に露出しており、この上に埋込み配線を形成する際、例えば次工程の層間絶縁膜形成プロセスにおけるＳｉＯ２やｌｏｗ−ｋ材など形成時の表面酸化やビアホールを形成するためのＳｉＯ２やｌｏｗ−ｋ材などエッチング等に際して、ビアホール底に露出した配線のエッチャントやレジスト剥離等による表面汚染が懸念されている。
【０００４】
このため、従来、表面が露出している配線形成部のみならず、基板の全表面にＳｉＮやＳｉＣ等の配線保護膜を形成して、配線のエッチャント等による汚染を防止することが一般に行われていた。
【０００５】
しかしながら、基板の全表面にＳｉＮ等の保護膜を形成すると、この種の保護膜は、銅等の配線材料との接合力または密着性が一般に弱く、このため、配線と保護膜間に電子が移動するエレクトロンマイグレーションが生じやすい。しかも、埋込み配線構造を有する半導体装置においては、保護膜の誘電率ｋの方が通常の層間絶縁膜の誘電率ｋより一般に高いので層間絶縁膜の誘電率が上昇して配線遅延を誘発し、配線材料として銅や銀のような低抵抗材料を使用したとしても、半導体装置として能力向上を阻害してしまう。
【０００６】
このため、銅や銀等の配線材料との接合力が強く、しかも比抵抗（ρ）が低い、例えば無電解めっきによって得られるＣｏ（コバルト）またはＣｏ合金層や、Ｎｉ（ニッケル）またはＮｉ合金層で配線の表面を選択的に覆って配線を保護することが提案されている。
【０００７】
図１は、半導体装置における銅配線形成例を工程順に示すもので、図１（ａ）に示すように、半導体素子を形成した半導体基材１上の導電層１ａの上に、例えばＳｉＯ２からなる酸化膜やｌｏｗ−ｋ材膜等の絶縁膜２を堆積し、この絶縁膜２の内部に、例えばリソグラフィ・エッチング技術により、配線用凹部としてのコンタクトホール３と配線溝４を形成し、その上にＴａＮ等からなるバリア層５、更にその上に電解めっきの給電層としてのシード層６をスパッタリング等により形成する。
【０００８】
そして、図１（ｂ）に示すように、基板Ｗの表面に銅めっきを施すことで、基板Ｗのコンタクトホール３及び配線溝４内に銅を充填させるとともに、絶縁膜２上に銅層７を堆積させる。その後、化学機械的研磨（ＣＭＰ）などにより、絶縁膜２上のバリア層５、シード層６及び銅層７を除去して、コンタクトホール３及び配線溝４内に充填させた銅層７の表面と絶縁膜２の表面とをほぼ同一平面にする。これにより、図１（ｃ）に示すように、絶縁膜２の内部にシード層６と銅層７からなる配線（銅配線）８を形成する。
【０００９】
次に、図１（ｄ）に示すように、基板Ｗの表面に無電解めっきを施し、配線８の表面に、Ｃｏ合金やＮｉ合金等からなる保護膜９を選択的に形成し、これによって、配線８の表面を保護膜９で覆って配線８を保護する。
【００１０】
【発明が解決しようとする課題】
しかしながら、配線の露出表面を保護膜で選択的に覆って保護するようにした従来例にあっては、絶縁膜の表面に保護膜が突出して該表面の平坦性が損なわれ、第１層の配線の上に第２層の配線を形成して多層配線化を図る際に、第１層の配線の表面に堆積される層間絶縁膜の表面に、保護膜の形状に倣った凹凸が生じて、この層間絶縁膜表面の凹凸が、その後の配線用凹部を形成するためのエッチングや露光工程等の加工精度に影響を与えてしまう。しかも、選択的に形成される保護膜の厚みを最適に制御しないと、互いに隣接する保護膜が接近したり、保護膜やバリア層の溶出等の不具合が発生したりしてリーク電流が流れ、このリーク電流により配線の電気特性を低下させるおそれがあった。
【００１１】
本発明は上記事情に鑑みて為されたもので、多層配線化を図る際に、配線用凹部を形成するためのエッチングや露光工程等で加工精度が低下してしまうことを極力防止するとともに、配線の電気特性を損なうことなく、配線のエレクトロンマイグレーション耐性を改善し、しかもデバイスの信頼性を向上させることができるようにした配線形成方法及び配線形成装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
請求項１に記載の発明は、基板の表面に形成した絶縁膜に配線用凹部を設け、前記配線用凹部の内部に配線材料を埋め込んで絶縁膜の表面に該配線材料からなる金属膜を形成し、前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成し、前記配線の露出表面に導電性材料からなる第１保護膜を選択的に形成し、前記第１保護膜を形成した基板の表面に第２保護膜を形成し、前記第２保護膜を形成した基板の表面に層間絶縁層を形成し、前記層間絶縁膜の表面を平坦化することを特徴とする配線形成方法である。
このように、層間絶縁膜の表面を平坦化することで、次の配線用凹部を形成するためのエッチングや露光工程等の際に、加工精度が低下してしまうことを極力防止することができる。
【００１３】
請求項２に記載の発明は、前記層間絶縁膜の表面の平坦化を、化学機械的研磨、薬液によるウェットエッチングまたは熱によるリフローで行うことを特徴とする請求項１記載の配線形成方法である。
【００１４】
請求項３に記載の発明は、基板の表面に形成した絶縁膜に配線用凹部を設け、前記配線用凹部の内部に配線材料を埋め込んで絶縁膜の表面に該配線材料からなる金属膜を形成し、前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成し、前記配線の露出表面に導電性材料からなる第１保護膜を選択的に形成し、前記第１保護膜を形成した基板の表面に第２保護膜を形成し、前記第２保護膜の表面を平坦化し、前記平坦化した第２保護膜の表面に層間絶縁層を形成することを特徴とする配線形成方法である。
このように、第２保護膜の表面を平坦化することによっても、この表面に堆積される層間絶縁膜の表面を平坦化して、次の配線用凹部を形成するためのエッチングや露光工程等の際に、加工精度が低下してしまうことを極力防止することができる。
【００１５】
請求項４に記載の発明は、前記第２保護膜の表面の平坦化を、化学機械的研磨または熱によるリフローによって行うことを特徴とする請求項３記載の配線形成方法である。
請求項５に記載の発明は、前記第２保護膜は、ＳｉｘＮｙ、ＳｉＣ、ＳｉＣＮ、ＳｉＣＯまたはボラジン−ケイ素ポリマからなることを特徴とする請求項１乃至４のいずれかに記載の配線形成方法である。
【００１６】
請求項６に記載の発明は、基板の表面に形成した絶縁膜に配線用凹部を設け、前記配線用凹部の内部に配線材料を埋め込んで絶縁膜の表面に該配線材料からなる金属膜を形成し、前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成し、前記配線の露出表面に導電性材料からなる第１保護膜を選択的に形成し、前記第１保護膜を形成した基板の表面に層間絶縁層を形成し、前記層間絶縁膜の表面を平坦化することを特徴とする配線形成方法である。
【００１７】
このように、第１保護膜を形成した基板の表面に第２保護膜を形成することなく、層間絶縁膜を直接堆積する場合もあるが、このような場合にあっても、層間絶縁膜の表面を平坦化することで、次の配線用凹部を形成するためのエッチングや露光工程等の際に、加工精度が低下してしまうことを極力防止することができる。
【００１８】
請求項７に記載の発明は、前記第１保護膜は、Ｃｏ、Ｃｏ合金、Ｎｉ、Ｎｉ合金、Ｍｏ、Ｍｏ合金、Ｔａ、Ｔａ合金、Ｔａ窒化物、ＷＮ、ＺｒＮ、Ｔｉ、Ｔｉ合金またはＴｉ窒化物からなることを特徴とする請求項１乃至６のいずれかに記載の配線形成方法である。
【００１９】
請求項８に記載の発明は、前記第１保護膜の前記絶縁膜の表面がなす平面からの突出高さは、前記金属膜の形成に先立って前記配線用凹部の表面に形成したバリア層の膜厚と等しいことを特徴とする請求項１乃至７のいずれかに記載の配線形成方法である。
【００２０】
例えば、第１保護膜を無電解めっきで形成すると、バリア層は、通常ＴａまたはＴａＮで形成されており、このため、バリア層の上に無電解めっき膜は析出しないが、無電解めっき膜は等方に析出（成長）するため、第１保護膜は、高さ方向だけでなく、横方向にも成長する。このため、第１保護膜（めっき膜）の膜厚を厚くしすぎると、横方向に成長する第１保護膜によって、隣接する配線上に形成される第１保護膜（無電解めっき膜）同士が互いに接近し、リーク電流が発生する確率が高くなる。一方、無電解めっき膜の膜厚がバリア層の厚みより薄い場合には、バリア層の露出端面が完全に第１保護膜にカバーされず、一部分が外部に露出した状態となり、例えば薬液や純水中に浸漬されて、露出したバリア層と第１保護膜との間に大きな電極電位差が生じると、局部電池効果で金属が溶出する可能性がある。このように金属の溶出があると、例えば第１保護膜形成後の後処理を行うと、溶出した金属イオンが配線間の絶縁膜上に残留して、配線間でリーク電流が発生する要因となる。
【００２１】
このため、第１保護膜の絶縁膜の表面がなす平面からの突出高さを、金属膜の形成に先立って配線用凹部の表面に形成したバリア層の膜厚と等しく設定することで、第１保護膜でバリア層の露出表面を完全に、しかも横方向に突出してしまうことなくカバーすることができ、これによって、前述のような弊害を防止して、電気特性の面から最適な第１保護膜となすことができる。
【００２２】
請求項９に記載の発明は、前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成した後、配線の上部に保護膜用凹部を形成することを特徴とする請求項１乃至８のいずれかに記載の配線形成方法である。
このように、配線の上部に保護用凹部を形成し、この保護用凹部内に第１保護膜を選択的に形成して、この保護用凹部内を第１保護膜で完全に埋めるようにすることで、第１保護膜として十分な膜厚を確保することができる。
【００２３】
請求項１０に記載の発明は、前記保護膜用凹部を、化学機械的研磨、電解研磨、プラズマによるドライエッチングまたは薬液によるウェットエッチングで形成することを特徴とする請求項９記載の配線形成方法である。
請求項１１に記載の発明は、前記保護膜用凹部の深さは、５〜５０ｎｍであることを特徴とする請求項９または１０記載の配線形成方法である。
【００２４】
請求項１２に記載の発明は、基板の表面に形成した絶縁膜に設けた配線用凹部の内部に配線材料を埋め込んで表面に該配線材料からなる金属膜を形成する配線形成ユニットと、前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成する第１平坦化ユニットと、前記配線の露出表面に導電性材料からなる第１保護膜を選択的に形成する第１保護膜形成ユニットと、前記第１保護膜を形成した基板の表面に第２保護膜を形成する第２保護膜形成ユニットと、前記第２保護膜を形成した基板の表面に層間絶縁層を形成する層間絶縁膜形成ユニットと、前記層間絶縁膜の表面を平坦化する第２平坦化ユニットを有することを特徴とする配線形成装置である。
【００２５】
請求項１３に記載の発明は、基板の表面に形成した絶縁膜に設けた配線用凹部の内部に配線材料を埋め込んで表面に該配線材料からなる金属膜を形成する配線形成ユニットと、前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成する第１平坦化ユニットと、前記配線の露出表面に導電性材料からなる第１保護膜を選択的に形成する第１保護膜形成ユニットと、前記第１保護膜を形成した基板の表面に第２保護膜を形成する第２保護膜形成ユニットと、前記第２保護膜の表面を平坦化する第２平坦化ユニットと、前記平坦化した第２保護膜の表面に層間絶縁層を形成する層間絶縁膜形成ユニットを有することを特徴とする配線形成装置である。
【００２６】
請求項１４に記載の発明は、基板の表面に形成した絶縁膜に設けた配線用凹部の内部に配線材料を埋め込んで表面に該配線材料からなる金属膜を形成する配線形成ユニットと、前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成する第１平坦化ユニットと、前記配線の露出表面に導電性材料からなる第１保護膜を選択的に形成する第１保護膜形成ユニットと、前記第１保護膜を形成した基板の表面に層間絶縁層を形成する層間絶縁膜形成ユニットと、前記層間絶縁膜の表面を平坦化する第２平坦化ユニットを有することを特徴とする配線形成装置である。
【００２７】
請求項１５に記載の発明は、前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成した後、配線の上部に保護膜用凹部を形成するレセス加工ユニットを有することを特徴とする請求項１２乃至１４のいずれかに記載の配線形成装置である。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。この実施の形態では、半導体ウエハ等の基板の表面に配線溝等の配線用凹部を形成し、配線材料としての銅を埋込んで銅層からなる配線を形成するようにした例を示す。
【００２９】
図２は、本発明の実施の形態における配線形成装置の平面図を示す。図２に示すように、この配線形成装置は、例えばスミフボックスやフープ等の内部に多数の半導体ウエハ等の基板を収納した搬送ボックス１０を着脱自在な矩形状のハウジング１２を備えている。このハウジング１２の内部には、内部に第１搬送装置としての第１搬送ロボット１４を備えたロード・アンロードステーション１６が備えられている。そして、ハウジング１２の内部の、仕切壁１８でロード・アンロードステーション１６と仕切られた領域には、配線形成ユニット２０、第１保護膜形成ユニット２２、第２保護膜形成ユニット２４、層間絶縁膜形成ユニット２６、第１平坦化ユニット２８及び第２平坦化ユニット３０が第２搬送装置としての第２搬送ロボット３２を挟んだ両側に配置されている。
【００３０】
ここで、ハウジング１２には遮光処理が施され、これによって、このハウジング１２内での以下の各工程を遮光状態で、つまり、配線に照明光等の光が当たることなく行えるようになっている。このように、配線に光が当たることを防止することで、例えば銅からなる配線に光が当たって光電位差が生じ、この光電位差によって配線が腐食してしまうことを防止することができる。
【００３１】
配線形成ユニット２０は、基板の表面に形成した絶縁膜に設けた配線溝等の配線用凹部の内部に、配線材料としての銅を埋め込んで基板の表面に銅からなる金属膜（銅膜）を形成するためのもので、例えば電解めっきユニット、無電解めっきユニット、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）ユニットまたはＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）ユニットで構成されている。
【００３２】
第１平坦化ユニット２８は、配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成するためのもので、例えば化学機械的研磨（ＣＭＰ）ユニットまたは電解研磨ユニットで構成されている。
第１保護膜形成ユニット２２は、配線の露出表面に導電性材料からなる第１保護膜を選択的に形成するためのもので、例えば無電解めっきユニットで構成されている。
【００３３】
前記第１保護膜形成するための無電解めっきユニットは、少なくともめっきセル、基板保持機能、めっき液循環機能、めっき液の温度制御機能、およびめっき液分析・補充機能を備えた液管理ユニットとから構成される。また、無電解めっきユニットには、前洗浄機能、触媒付与処理機能、後洗浄機能のうち少なくとも１つが含まれる。
【００３４】
第２保護膜形成ユニット２４は、第１保護膜を形成した基板の表面に第２保護膜を形成するためのもので、例えばＣＶＤ、ＰＶＤまたは塗布ユニットで構成されている。
層間絶縁膜形成ユニット２６は、第２保護膜を形成した基板の表面に層間絶縁層を形成するためのもので、例えばＣＶＤユニットまたは塗布ユニットで構成されている。
【００３５】
第２平坦化ユニット３０は、層間絶縁膜の表面を平坦化するためのもので、例えば化学機械的研磨ユニット、薬液によるウェットエッチングユニットまたは熱によるリフローユニットで構成されている。
なお、上記の例では、第１平坦化ユニット２８と第２平坦化ユニット３０を個別に備えた例を示しているが、例えば１台の化学機械的研磨ユニットまたは電解研磨ユニットを備え、これで第１平坦化ユニット２８と第２平坦化ユニット３０とを兼用させるようにしてもよい。
【００３６】
次に、図３乃至図６を更に参照して、本発明の第１の実施の形態における配線（銅配線）形成例について説明する。
【００３７】
先ず、図３（ａ）に示すように、基板の表面に形成した、例えばＳｉＯ２からなる酸化膜やｌｏｗ−ｋ材膜等の絶縁膜４０に、例えばリソグラフィ・エッチング技術により配線溝（トレンチ）４２等の配線用凹部を形成する（ステップ１）。そして、この絶縁膜４０の表面に、図３（ｂ）に示すように、ＴａＮ等からなるバリア層４４を形成し（ステップ２）、更にバリア層４４の表面に、図３（ｃ）に示すように、給電層としての（銅）シード層４６をスパッタリング等により形成する（ステップ３）。このように、シード層４６を形成した基板を搬送ボックス１０の内部に収容し、この基板を収容した搬送ボックス１０を配線形成装置のハウジング１２に搬送して装着する。
【００３８】
次に、搬送ボックス１０から基板を第１搬送ロボット１４で一枚ずつ取出して、ロード・アンロードステーション１６に搬入し、更に第２搬送ロボット３２で配線形成ユニット２０に搬送する。
この配線形成ユニット２０では、例えば電解めっきまたは無電解めっきにより、図４（ａ）に示すように、配線溝（配線用凹部）４２の内部に配線材料（銅）を埋込んで、シード層４６の表面に銅からなる金属膜（銅膜）４８を形成する（ステップ４）。
【００３９】
そして、この表面に銅膜４８を形成した基板を第２搬送ロボット３２で第１平坦化ユニット３０に搬送する。この第１平坦化ユニット３０では、例えば化学機械的研磨（ＣＭＰ）または電解研磨により、図４（ｂ）に示すように、配線溝４２以外の余剰な金属材料、すなわち絶縁膜４０上の銅膜４８、シード層４６及びバリア層４４を除去し基板表面を平坦化して、銅膜４８からなる配線５０を形成する（ステップ５）。
【００４０】
次に、この表面を平坦化して配線５０を形成した基板を第２搬送ロボット３２で第１保護膜形成ユニット２２に搬送する。この第１保護膜形成ユニット２２では、配線５０の露出表面に、例えば無電解めっきにより、図４（ｃ）に示すように、例えばＣｏ、Ｃｏ合金、Ｎｉ、Ｎｉ合金、Ｍｏ、Ｍｏ合金、Ｔａ、Ｔａ合金、Ｔａ窒化物、ＷＮ、ＺｒＮ、Ｔｉ、Ｔｉ合金またはＴｉ窒化物等の導電性材料からなる第１保護膜５２を選択的に形成する（ステップ６）。
【００４１】
ここで、配線５０の表面に形成される第１保護膜５２は、その膜厚Ｔ１が配線溝４２の表面に形成したバリア層４４の膜厚Ｔ２と等しい（Ｔ１＝Ｔ２）ことが好ましく、これにより、電気特性の面から最適な膜厚の第１保護膜５２を得ることができる。つまり、例えば、第１保護膜５２を無電解めっきで形成すると、バリア層４４は、通常ＴａまたはＴａＮで形成されており、このため、バリア層４４の上に無電解めっき膜は析出しないが、無電解めっき膜は等方に析出（成長）するため、第１保護膜５２は、高さ方向だけでなく、横方向にも成長する。このため、第１保護膜５２（めっき膜）の膜厚を厚くしすぎると、横方向に成長した第１保護膜５２によって、隣接する配線５０上に形成される第１保護膜５２同士が互いに接近し、リーク電流が発生する確率が高くなる。一方、第１保護膜５２の膜厚がバリア層４４の厚みより薄い場合には、バリア層４４の露出端面が完全に第１保護膜５２にカバーされず、一部分が外部に露出した状態となり、例えば薬液や純水中に浸漬されて、露出したバリア層４４と第１保護膜５２との間に大きな電極電位差が生じると、局部電池効果で金属が溶出する可能性がある。このように金属の溶出があると、例えば第１保護膜５２を成後した後の後処理を行うと、溶出した金属イオンが配線５０間の絶縁膜４０上に残留して、配線５０間でリーク電流が発生する要因となる。
【００４２】
このため、第１保護膜５２の膜厚Ｔ１、すなわち絶縁膜４０の表面がなす平面からの該第１保護膜５２の突出高さを、配線溝４２の表面に形成したバリア層４４の膜厚Ｔ２と等しく設定することで、第１保護膜５２でバリア層４４の露出表面を完全に、しかも横方向に突出してしまうことなくカバーすることができ、これによって、前述のような弊害を防止して、電気特性の面から最適な第１保護膜５２を形成することができる。
【００４３】
次に、このように第１保護膜５２を形成した基板を、第２搬送ロボット３２により第２保護膜形成ユニット２４に搬送する。この第２保護膜形成ユニット２４では、例えばＣＶＤ、ＰＶＤまたは塗布により、図５（ａ）に示すように、基板の表面に、例えばＳｉｘＮｙ、ＳｉＣ、ＳｉＣＮまたはボラジン−ケイ素ポリマからなるハードマスクまたはエッチストップ層としての第２保護膜５４を形成する（ステップ７）。
【００４４】
そして、この第２保護膜５４を形成した基板を第２搬送ロボット３２で層間絶縁膜形成ユニット２６に搬送する。この層間絶縁膜形成ユニット２６では、図５（ｂ）に示すように、例えばＣＶＤまたは塗布によって、基板の表面に層間絶縁膜５６を形成する（ステップ８）。このように、層間絶縁膜５６を形成すると、この層間絶縁膜５６の表面に、第１保護膜５２の形状に倣った凹凸が生じて、この層間絶縁膜５６の表面の凹凸が、その後の配線用凹部を形成するためのエッチングや露光工程等の加工精度に影響を与えてしまう。
【００４５】
そこで、このように層間絶縁膜５６を形成した基板を第２搬送ロボット３２で第２平坦化ユニット３０に搬送し、この第２平坦化ユニット３０で、図５（ｃ）に示すように、例えば化学機械的研磨、薬液によるウェットエッチングまたは熱によるリフローによって、層間絶縁膜５６の表面を平坦化する（ステップ９）。
【００４６】
そして、この層間絶縁膜５６に対して、前述と同様な操作（ステップ１〜９）を行って多層配線構造とする。この時、前述のように、層間絶縁膜５６の表面を平坦化することで、次の配線用凹部を形成するためのエッチングや露光工程等の際に、加工精度が低下してしまうことを極力防止することができる。
【００４７】
図７及び図８は、本発明の第２の実施の形態における配線形成例を示すもので、前述の例と異なる点は、以下の通りである。なお、この例にあっては、図２に示す第２平坦化ユニット３０として、例えば化学機械的研磨、電解研磨または熱によるリフローユニットからなり、第２保護膜５４の表面を平坦化するようにしたものが使用されている。
【００４８】
先ず、前述と同様にして、基板の表面に形成した絶縁膜４０に配線溝（配線用凹部）４２を設け、この表面にバリア層４４とシード層４６を順次形成し、更にシード層４６の表面に銅からなる金属膜（銅膜）４８を形成し、配線溝４２以外の余剰な金属材料を除去し基板表面を平坦化して銅膜４８からなる配線５０を形成した後、配線５０の露出表面に第１保護膜５２を選択的に形成する（ステップ１〜６）。
【００４９】
そして、第１保護膜５２を形成した基板を、第２搬送ロボット３２で第２保護膜形成ユニット２４に搬送し、この第２保護膜形成ユニット２４で、図７（ａ）に示すように、基板の表面に第２保護膜５４を形成し（ステップ７）、この第２保護膜５４を形成した基板を第２搬送ロボット３２で第２平坦化ユニット３０に搬送する。
この第２平坦化ユニット３０では、例えば化学機械的研磨、電解研磨または熱によるリフローにより、図７（ｂ）に示すように、第２保護膜５４の表面を平坦化する（ステップ８）。
【００５０】
そして、この第２保護膜５４の表面を平坦化した基板を第２搬送ロボット３２で層間絶縁膜形成ユニット２６に搬送し、この層間絶縁膜形成ユニット２６で、図７（ｃ）に示すように、基板の表面に層間絶縁膜５６を形成する（ステップ９）。この時、前述のように、第２保護膜５４の表面が予め平坦化されており、このため、第２保護膜５４の表面を平坦化することができる。
【００５１】
図９及び図１０は、本発明の第３の実施の形態における配線形成例を示すもので、前述の例と異なる点は、以下の通りである。なお、この例にあっては、図２に示す第２保護膜形成ユニット２４は省略される。
【００５２】
先ず、前述と同様にして、基板の表面に形成した絶縁膜４０に配線溝（配線用凹部）４２を設け、この表面にバリア層４４とシード層４６を順次形成し、更にシード層４６の表面に銅からなる金属膜（銅膜）４８を形成し、配線溝４２以外の余剰な金属材料を除去し基板表面を平坦化して銅膜４８からなる配線５０を形成した後、配線５０の露出表面に第１保護膜５２を選択的に形成する（ステップ１〜６）。
【００５３】
そして、第１保護膜５２を形成した基板を、第２搬送ロボット３２で層間絶縁膜形成ユニット２６に搬送し、この層間絶縁膜形成ユニット２６で、図９（ａ）に示すように、基板の表面に層間絶縁膜５６を形成する（ステップ７）。次に、この層間絶縁膜５６を形成した基板を第２搬送ロボット３２で第２平坦化ユニット３０に搬送し、この第２平坦化ユニット３０で、図９（ｂ）に示すように、層間絶縁膜５６の表面を平坦化する（ステップ８）。
【００５４】
このように、第１保護膜５２を形成した基板の表面に第２保護膜５４を形成することなく、層間絶縁膜５６を直接堆積する場合もあるが、このような場合にあっても、層間絶縁膜５６の表面を平坦化することで、次の配線用凹部を形成するためのエッチングや露光工程等の際に、加工精度が低下してしまうことを極力防止することができる。
【００５５】
図１１乃至図１３は、本発明の第４の実施の形態における配線形成例を示すもので、前述の例と異なる点は、以下の通りである。なお、この例にあっては、図２に示す第１平坦化ユニット２８として、例えば化学機械的研磨ユニットまたは電解研磨ユニットを使用し、この化学機械的研磨ユニットまたは電解研磨ユニットで保護膜用凹部を形成するレセス加工ユニットを兼用するようにしている。なお、このレセス加工ユニットは、化学機械的研磨ユニットや電解研磨ユニットの他に、プラズマによるドライエッチングユニットや薬液によるウェットエッチングユニットで構成することができ、これらのユニットをレセス加工専用に備えるようにしてもよい。このことは、以下の実施の形態においても同様である。
【００５６】
先ず、前述と同様にして、基板の表面に形成した絶縁膜４０に配線溝（配線用凹部）４２を設け、この表面にバリア層４４とシード層４６を順次形成し、更にシード層４６の表面に銅からなる金属膜（銅膜）４８を形成した後、配線溝４２以外の余剰な金属材料を除去し基板表面を平坦化して銅膜４８からなる配線５０を形成する（ステップ１〜４）。
【００５７】
そして、この表面を平坦化した基板を第２搬送ロボット３２で第１平坦化ユニット２８に搬送する。この第１平坦化ユニット２８では、例えば化学機械的研磨（ＣＭＰ）または電解研磨により、図１１（ａ）に示すように、配線溝４２以外の余剰な金属材料、すなわち絶縁膜４０上の銅膜４８、シード層４６及びバリア層４４を除去し基板表面を平坦化して、銅膜４８からなる配線５０を形成する（ステップ５）。更に、引き続いて、第１平坦化ユニット２８で配線レセス加工を行う。つまり、図１１（ｂ）に示すように、配線５０の上部を除去し、ここに、例えば深さＤが５〜２０ｎｍの保護膜用凹部５８を形成する（ステップ６）。
【００５８】
次に、この保護膜用凹部５８を形成した基板を第２搬送ロボット３２で第１保護膜形成ユニット２２に搬送する。この第１保護膜形成ユニット２２では、配線５０の露出表面に、例えば無電解めっきにより、図１１（ｃ）に示すように、導電性材料からなる第１保護膜５２を選択的に形成して、この第１保護膜５２で保護膜用凹部５８を埋める（ステップ７）。このように、保護膜用凹部５８の深さＤを５〜２０ｎｍに設定し、この内部を第１保護膜５２で埋めることで、十分な膜厚の第１保護膜５２を形成することができる。
【００５９】
この時、前述と同様に、第１保護膜５２を絶縁膜４０の表面がなす平面から突出させ、しかもこの突出高さＨを配線溝４２の表面に形成したバリア層４４の膜厚Ｔ２と等しく設定する（Ｈ＝Ｔ２）ことで、電気特性の面から最適な膜厚の第１保護膜５２を得ることができる。
【００６０】
次に、このように第１保護膜５２を形成した基板を、第２搬送ロボット３２により第２保護膜形成ユニット２４に搬送する。この第２保護膜形成ユニット２４では、例えばＣＶＤ、ＰＶＤまたは塗布により、図１２（ａ）に示すように、基板の表面にハードマスクまたはエッチストップ層としての第２保護膜５４を形成する（ステップ８）。
そして、この第２保護膜５４を形成した基板を第２搬送ロボット３２で層間絶縁膜形成ユニット２６に搬送する。この層間絶縁膜形成ユニット２６では、図１２（ｂ）に示すように、例えばＣＶＤまたは塗布によって、基板の表面に層間絶縁膜５６を形成する（ステップ９）。
【００６１】
次に、このように層間絶縁膜５６を形成した基板を第２搬送ロボット３２で第２平坦化ユニット３０に搬送し、この第２平坦化ユニット３０で、図１２（ｃ）に示すように、例えば化学機械的研磨、薬液によるウェットエッチングまたは熱によるリフローによって、層間絶縁膜５６の表面を平坦化する（ステップ１０）。
【００６２】
図１４及び図１５は、本発明の第５の実施の形態における配線形成例を示すもので、前述の第４の実施の形態と異なる点は、以下の通りである。なお、この例にあっては、前述の第２の実施の形態と同様に、図２に示す第２平坦化ユニット３０として、例えば化学機械的研磨、電解研磨または熱によるリフローユニットからなり、第２保護膜５４の表面を平坦化するようにしたものが使用されている。
【００６３】
先ず、前述と同様にして、基板の表面に形成した絶縁膜４０に配線溝（配線用凹部）４２を設け、この表面にバリア層４４とシード層４６を順次形成し、シード層４６の表面に銅からなる金属膜（銅膜）４８を形成し、更に配線溝４２以外の余剰な金属材料を除去し基板表面を平坦化して銅膜４８からなる配線５０を形成し、更に引き続いて、配線５０の上部に保護膜用凹部５８を形成した後、配線５０の露出表面に第１保護膜５２を選択的に形成する（ステップ１〜７）。
【００６４】
そして、第１保護膜５２を形成した基板を、第２搬送ロボット３２で第２保護膜形成ユニット２４に搬送し、この第２保護膜形成ユニット２４で、図１４（ａ）に示すように、基板の表面に第２保護膜５４を形成し（ステップ８）、この第２保護膜５４を形成した基板を第２搬送ロボット３２で第２平坦化ユニット３０に搬送する。
この第２平坦化ユニット３０では、例えば化学機械的研磨、電解研磨または熱によるリフローにより、図１４（ｂ）に示すように、第２保護膜５４の表面を平坦化する（ステップ９）。
【００６５】
そして、この第２保護膜５４の表面を平坦化した基板を第２搬送ロボット３２で層間絶縁膜形成ユニット２６に搬送し、この層間絶縁膜形成ユニット２６で、図１４（ｃ）に示すように、基板の表面に層間絶縁膜５６を形成する（ステップ１０）。この時、前述のように、第２保護膜５４の表面が予め平坦化されており、このため、第２保護膜５４の表面を平坦化することができる。
【００６６】
図１６及び図１７は、本発明の第６の実施の形態における配線形成例を示すもので、前述の第４の実施の形態と異なる点は、以下の通りである。なお、この例にあっては、前述の第３の実施の形態の場合と同様に、図２に示す第２保護膜形成ユニット２４は省略される。
【００６７】
先ず、前述と同様にして、基板の表面に形成した絶縁膜４０に配線溝（配線用凹部）４２を設け、この表面にバリア層４４とシード層４６を順次形成し、シード層４６の表面に銅からなる金属膜（銅膜）４８を形成し、更に配線溝４２以外の余剰な金属材料を除去し基板表面を平坦化して銅膜４８からなる配線５０を形成し、更に引き続いて、配線５０の上部に保護膜用凹部５８を形成した後、配線５０の露出表面に第１保護膜５２を選択的に形成する（ステップ１〜７）。
【００６８】
そして、第１保護膜５２を形成した基板を、第２搬送ロボット３２で層間絶縁膜形成ユニット２６に搬送し、この層間絶縁膜形成ユニット２６で、図１６（ａ）に示すように、基板の表面に層間絶縁膜５６を形成する（ステップ８）。次に、この層間絶縁膜５６を形成した基板を第２搬送ロボット３２で第２平坦化ユニット３０に搬送し、この第２平坦化ユニット３０で、図１６（ｂ）に示すように、層間絶縁膜５６の表面を平坦化する（ステップ９）。
【００６９】
なお、上記の各例では、配線材料として、銅を使用した例を示しているが、この銅の他に、銅合金、銀及び銀合金等を使用しても良い。
【００７０】
【発明の効果】
以上詳細に説明したように、本発明によれば、層間絶縁膜の表面を平坦化することで、多層配線化を図る際に、次の配線用凹部を形成するためのエッチングや露光工程等で加工精度が低下してしまうことを極力防止することができる。しかも、配線の表面に選択的に形成される第１保護膜の膜厚を最適に制御することで、配線の電気特性を損なうことなく、配線のエレクトロンマイグレーション耐性を改善し、しかもデバイスの信頼性を向上させることができる
【図面の簡単な説明】
【図１】従来の半導体装置における配線形成例を工程順に示す図である。
【図２】本発明の実施の形態における配線形成方法に使用する配線形成装置の平面図である。
【図３】本発明の第１の実施の形態における配線形成例のシード層を形成するまでを工程順に示す図である。
【図４】本発明の第１の実施の形態における銅膜形成以降、第１保護膜を形成するまでを工程順に示す図である。
【図５】本発明の第１の実施の形態のおける第２保護膜形成以降を工程順に示す図である。
【図６】本発明の第１の実施の形態に配線形成例を工程順に示すブロック図である。
【図７】本発明の第２の実施の形態における第２保護膜形成以降を工程順に示す図である。
【図８】本発明の第２の実施の形態に配線形成例を工程順に示すブロック図である。
【図９】本発明の第３の実施の形態における層間絶縁膜形成以降を工程順に示す図である。
【図１０】本発明の第３の実施の形態に配線形成例を工程順に示すブロック図である。
【図１１】本発明の第４の実施の形態における平坦化処理以降、第１保護膜を形成するまでを工程順に示す図である。
【図１２】本発明の第４の実施の形態のおける第２保護膜形成以降を工程順に示す図である。
【図１３】本発明の第４の実施の形態に配線形成例を工程順に示すブロック図である。
【図１４】本発明の第５の実施の形態における第２保護膜形成以降を工程順に示す図である。
【図１５】本発明の第５の実施の形態に配線形成例を工程順に示すブロック図である。
【図１６】本発明の第６の実施の形態における層間絶縁膜形成以降を工程順に示す図である。
【図１７】本発明の第６の実施の形態に配線形成例を工程順に示すブロック図である。
【符号の説明】
１４，３２ 搬送ロボット
２０ 配線形成ユニット
２２ 第１保護膜形成ユニット
２４ 第２保護膜形成ユニット
２６ 層間絶縁膜形成ユニット
２８，３０ 平坦化ユニット
４０ 絶縁膜
４２ 配線溝（配線用凹部）
４４ バリア層
４６ シード層
４８ 銅膜（金属膜）
５０ 配線
５２ 第１保護膜
５４ 第２保護膜
５６ 層間絶縁膜
５８ 保護膜用凹部
Claims (15)
- 基板の表面に形成した絶縁膜に配線用凹部を設け、
前記配線用凹部の内部に配線材料を埋め込んで絶縁膜の表面に該配線材料からなる金属膜を形成し、
前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成し、
前記配線の露出表面に導電性材料からなる第１保護膜を選択的に形成し、
前記第１保護膜を形成した基板の表面に第２保護膜を形成し、
前記第２保護膜を形成した基板の表面に層間絶縁層を形成し、
前記層間絶縁膜の表面を平坦化することを特徴とする配線形成方法。 - 前記層間絶縁膜の表面の平坦化を、化学機械的研磨、薬液によるウェットエッチングまたは熱によるリフローで行うことを特徴とする請求項１記載の配線形成方法。
- 基板の表面に形成した絶縁膜に配線用凹部を設け、
前記配線用凹部の内部に配線材料を埋め込んで絶縁膜の表面に該配線材料からなる金属膜を形成し、
前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成し、
前記配線の露出表面に導電性材料からなる第１保護膜を選択的に形成し、
前記第１保護膜を形成した基板の表面に第２保護膜を形成し、
前記第２保護膜の表面を平坦化し、
前記平坦化した第２保護膜の表面に層間絶縁層を形成することを特徴とする配線形成方法。 - 前記第２保護膜の表面の平坦化を、化学機械的研磨または熱によるリフローによって行うことを特徴とする請求項３記載の配線形成方法。
- 前記第２保護膜は、ＳｉｘＮｙ、ＳｉＣ、ＳｉＣＮ、ＳｉＣＯまたはボラジン−ケイ素ポリマからなることを特徴とする請求項１乃至４のいずれかに記載の配線形成方法。
- 基板の表面に形成した絶縁膜に配線用凹部を設け、
前記配線用凹部の内部に配線材料を埋め込んで絶縁膜の表面に該配線材料からなる金属膜を形成し、
前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成し、
前記配線の露出表面に導電性材料からなる第１保護膜を選択的に形成し、
前記第１保護膜を形成した基板の表面に層間絶縁層を形成し、
前記層間絶縁膜の表面を平坦化することを特徴とする配線形成方法。 - 前記第１保護膜は、Ｃｏ、Ｃｏ合金、Ｎｉ、Ｎｉ合金、Ｍｏ、Ｍｏ合金、Ｔａ、Ｔａ合金、Ｔａ窒化物、ＷＮ、ＺｒＮ、Ｔｉ、Ｔｉ合金またはＴｉ窒化物からなることを特徴とする請求項１乃至６のいずれかに記載の配線形成方法。
- 前記第１保護膜の前記絶縁膜の表面がなす平面からの突出高さは、前記金属膜の形成に先立って前記配線用凹部の表面に形成したバリア層の膜厚と等しいことを特徴とする請求項１乃至７のいずれかに記載の配線形成方法。
- 前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成した後、配線の上部に保護膜用凹部を形成することを特徴とする請求項１乃至８のいずれかに記載の配線形成方法。
- 前記保護膜用凹部を、化学機械的研磨、電解研磨、プラズマによるドライエッチングまたは薬液によるウェットエッチングで形成することを特徴とする請求項９記載の配線形成方法。
- 前記保護膜用凹部の深さは、５〜５０ｎｍであることを特徴とする請求項９または１０記載の配線形成方法。
- 基板の表面に形成した絶縁膜に設けた配線用凹部の内部に配線材料を埋め込んで表面に該配線材料からなる金属膜を形成する配線形成ユニットと、
前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成する第１平坦化ユニットと、
前記配線の露出表面に導電性材料からなる第１保護膜を選択的に形成する第１保護膜形成ユニットと、
前記第１保護膜を形成した基板の表面に第２保護膜を形成する第２保護膜形成ユニットと、
前記第２保護膜を形成した基板の表面に層間絶縁層を形成する層間絶縁膜形成ユニットと、
前記層間絶縁膜の表面を平坦化する第２平坦化ユニットを有することを特徴とする配線形成装置。 - 基板の表面に形成した絶縁膜に設けた配線用凹部の内部に配線材料を埋め込んで表面に該配線材料からなる金属膜を形成する配線形成ユニットと、
前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成する第１平坦化ユニットと、
前記配線の露出表面に導電性材料からなる第１保護膜を選択的に形成する第１保護膜形成ユニットと、
前記第１保護膜を形成した基板の表面に第２保護膜を形成する第２保護膜形成ユニットと、
前記第２保護膜の表面を平坦化する第２平坦化ユニットと、
前記平坦化した第２保護膜の表面に層間絶縁層を形成する層間絶縁膜形成ユニットを有することを特徴とする配線形成装置。 - 基板の表面に形成した絶縁膜に設けた配線用凹部の内部に配線材料を埋め込んで表面に該配線材料からなる金属膜を形成する配線形成ユニットと、
前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成する第１平坦化ユニットと、
前記配線の露出表面に導電性材料からなる第１保護膜を選択的に形成する第１保護膜形成ユニットと、
前記第１保護膜を形成した基板の表面に層間絶縁層を形成する層間絶縁膜形成ユニットと、
前記層間絶縁膜の表面を平坦化する第２平坦化ユニットを有することを特徴とする配線形成装置。 - 前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成した後、配線の上部に保護膜用凹部を形成するレセス加工ユニットを有することを特徴とする請求項１２乃至１４のいずれかに記載の配線形成装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003201363A JP2005044910A (ja) | 2003-07-24 | 2003-07-24 | 配線形成方法及び配線形成装置 |
| US10/896,014 US7217653B2 (en) | 2003-07-24 | 2004-07-22 | Interconnects forming method and interconnects forming apparatus |
| US11/783,186 US7374584B2 (en) | 2003-07-24 | 2007-04-06 | Interconnects forming method and interconnects forming apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003201363A JP2005044910A (ja) | 2003-07-24 | 2003-07-24 | 配線形成方法及び配線形成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005044910A true JP2005044910A (ja) | 2005-02-17 |
Family
ID=34261477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003201363A Pending JP2005044910A (ja) | 2003-07-24 | 2003-07-24 | 配線形成方法及び配線形成装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7217653B2 (ja) |
| JP (1) | JP2005044910A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070048991A1 (en) * | 2005-08-23 | 2007-03-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Copper interconnect structures and fabrication method thereof |
| US7541213B2 (en) * | 2006-07-21 | 2009-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US20080197499A1 (en) * | 2007-02-15 | 2008-08-21 | International Business Machines Corporation | Structure for metal cap applications |
| US7998857B2 (en) * | 2007-10-24 | 2011-08-16 | Intel Corporation | Integrated circuit and process for fabricating thereof |
| JP2009146958A (ja) * | 2007-12-12 | 2009-07-02 | Panasonic Corp | 半導体装置及びその製造方法 |
| KR20100112669A (ko) * | 2009-04-10 | 2010-10-20 | 삼성전자주식회사 | 반도체 소자 및 이의 제조방법 |
| US9034664B2 (en) | 2012-05-16 | 2015-05-19 | International Business Machines Corporation | Method to resolve hollow metal defects in interconnects |
| US9870994B2 (en) * | 2014-09-17 | 2018-01-16 | United Microelectronics Corp. | Semiconductor device and method for fabricating the same |
| US9780035B1 (en) * | 2016-06-30 | 2017-10-03 | International Business Machines Corporation | Structure and method for improved stabilization of cobalt cap and/or cobalt liner in interconnects |
| KR20210055139A (ko) | 2019-11-06 | 2021-05-17 | 삼성전자주식회사 | 반도체 소자 |
| CN113471163B (zh) * | 2021-07-23 | 2023-06-20 | 重庆平创半导体研究院有限责任公司 | 一种晶圆互连结构及工艺 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5674787A (en) | 1996-01-16 | 1997-10-07 | Sematech, Inc. | Selective electroless copper deposited interconnect plugs for ULSI applications |
| US5695810A (en) | 1996-11-20 | 1997-12-09 | Cornell Research Foundation, Inc. | Use of cobalt tungsten phosphide as a barrier material for copper metallization |
| TW405158B (en) | 1997-09-17 | 2000-09-11 | Ebara Corp | Plating apparatus for semiconductor wafer processing |
| US6265328B1 (en) | 1998-01-30 | 2001-07-24 | Silicon Genesis Corporation | Wafer edge engineering method and device |
| US6267853B1 (en) | 1999-07-09 | 2001-07-31 | Applied Materials, Inc. | Electro-chemical deposition system |
| US6144099A (en) * | 1999-03-30 | 2000-11-07 | Advanced Micro Devices, Inc. | Semiconductor metalization barrier |
| TW473812B (en) * | 1999-06-01 | 2002-01-21 | Tokyo Electron Ltd | Method of manufacturing semiconductor device and manufacturing apparatus |
| US6734559B1 (en) * | 1999-09-17 | 2004-05-11 | Advanced Micro Devices, Inc. | Self-aligned semiconductor interconnect barrier and manufacturing method therefor |
| JP4198906B2 (ja) * | 2001-11-15 | 2008-12-17 | 株式会社ルネサステクノロジ | 半導体装置および半導体装置の製造方法 |
| US7008872B2 (en) * | 2002-05-03 | 2006-03-07 | Intel Corporation | Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures |
| JP2003332426A (ja) * | 2002-05-17 | 2003-11-21 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| US6824613B2 (en) * | 2002-05-30 | 2004-11-30 | Ebara Corporation | Substrate processing apparatus |
| US6833318B2 (en) * | 2002-11-20 | 2004-12-21 | United Microelectronics Corp. | Gap-filling process |
| US6905964B2 (en) * | 2003-01-09 | 2005-06-14 | Chartered Semiconductor Manufacturing Ltd. | Method of fabricating self-aligned metal barriers by atomic layer deposition on the copper layer |
| US7064065B2 (en) * | 2003-10-15 | 2006-06-20 | Applied Materials, Inc. | Silver under-layers for electroless cobalt alloys |
-
2003
- 2003-07-24 JP JP2003201363A patent/JP2005044910A/ja active Pending
-
2004
- 2004-07-22 US US10/896,014 patent/US7217653B2/en active Active
-
2007
- 2007-04-06 US US11/783,186 patent/US7374584B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7217653B2 (en) | 2007-05-15 |
| US7374584B2 (en) | 2008-05-20 |
| US20050064702A1 (en) | 2005-03-24 |
| US20070228569A1 (en) | 2007-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1992012B1 (en) | Novel structure and method for metal integration | |
| US7374584B2 (en) | Interconnects forming method and interconnects forming apparatus | |
| US7470612B2 (en) | Method of forming metal wiring layer of semiconductor device | |
| US20020024142A1 (en) | Semiconductor device and manufacturing method of the same | |
| US6265313B1 (en) | Method of manufacturing copper interconnect | |
| TWI483312B (zh) | 使用電鍍之導電通孔之形成 | |
| EP1570517B1 (en) | A method for depositing a metal layer on a semiconductor interconnect structure having a capping layer | |
| US20110021020A1 (en) | Semiconductor device and fabrication process thereof | |
| US20020036309A1 (en) | Semiconductor device and method for fabricating the same | |
| US20090169760A1 (en) | Copper metallization utilizing reflow on noble metal liners | |
| IL136981A (en) | A one-step process for electrical coating for connecting samples by filling metal lines | |
| JP2009026989A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US7714440B2 (en) | Metal interconnection structure of a semiconductor device having low resistance and method of fabricating the same | |
| JP4169950B2 (ja) | 半導体装置の製造方法 | |
| JP2001053077A (ja) | 半導体集積回路装置およびその製造方法 | |
| US6093647A (en) | Method to selectively electroplate conductive material into trenches | |
| KR100752174B1 (ko) | 2개의 시드층을 이용한 반도체 소자의 구리 배선 형성 방법 | |
| JPH11312734A (ja) | 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造 | |
| JP2010040771A (ja) | 半導体装置の製造方法 | |
| JP2005044909A (ja) | 配線形成方法及び配線形成装置 | |
| JP2004531900A (ja) | デポジション処理によって、相互接続領域を選択的に合金にする方法 | |
| US20070152341A1 (en) | Copper wiring protected by capping metal layer and method for forming for the same | |
| JP2009027048A (ja) | 半導体装置の製造方法 | |
| KR100458594B1 (ko) | 반도체 소자 제조 방법 | |
| JP2004356315A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100309 |