JP2005044909A - 配線形成方法及び配線形成装置 - Google Patents

配線形成方法及び配線形成装置 Download PDF

Info

Publication number
JP2005044909A
JP2005044909A JP2003201362A JP2003201362A JP2005044909A JP 2005044909 A JP2005044909 A JP 2005044909A JP 2003201362 A JP2003201362 A JP 2003201362A JP 2003201362 A JP2003201362 A JP 2003201362A JP 2005044909 A JP2005044909 A JP 2005044909A
Authority
JP
Japan
Prior art keywords
wiring
protective film
film
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003201362A
Other languages
English (en)
Inventor
Chikaaki O
新明 王
Daisuke Takagi
大輔 高木
Akihiko Tashiro
昭彦 田代
Yukio Fukunaga
由紀夫 福永
Akira Fukunaga
明 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Original Assignee
Ebara Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp filed Critical Ebara Corp
Priority to JP2003201362A priority Critical patent/JP2005044909A/ja
Publication of JP2005044909A publication Critical patent/JP2005044909A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】配線の露出表面を密着性の良い保護膜で覆って、配線のエレクトロンマイグレーション耐性を改善し、しかもデバイスの信頼性を向上させることができるようにする。
【解決手段】基板の表面に形成した絶縁膜に配線用凹部を設け、配線用凹部の内部に配線材料を埋め込んで絶縁膜の表面に該配線材料からなる金属膜を形成し、金属膜の表面に導電性材料からなる第1保護膜を形成し、配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して、表面を第1保護膜で保護した配線を形成する。
【選択図】 図5

Description

【0001】
【発明の属する技術分野】
本発明は、配線形成方法及び配線形成装置に関し、特に半導体ウエハ等の基板の表面に設けた配線用の微細な凹部の内部に銅等の配線材料(金属)を埋込んで配線を形成する配線形成方法及び配線形成装置に関する。
【0002】
【従来の技術】
近年、半導体ウエハ等の基板上に配線回路を形成するための配線材料として、アルミニウムまたはアルミニウム合金に代えて、電気抵抗率が低くエレクトロマイグレーション耐性が高い銅(Cu)を用いる動きが顕著になっている。この種の銅配線は、基板の表面に設けた配線用の微細凹部の内部に銅を埋込むことによって一般に形成される。この銅配線を形成する方法としては、CVD、スパッタリング及びめっきといった手法があるが、いずれにしても、基板のほぼ全表面に銅を成膜し、化学機械的研磨(CMP)により不要の銅を除去するようにしている。
【0003】
この種の配線にあっては、平坦化後、その配線の表面が外部に露出しており、この上に埋込み配線を形成する際、例えば次工程の層間絶縁膜形成プロセスにおけるSiO形成時の表面酸化やビアホールを形成するためのSiOエッチング等に際して、ビアホール底に露出した配線のエッチャントやレジスト剥離等による表面汚染が懸念されている。
【0004】
このため、従来、表面が露出している配線形成部のみならず、基板の全表面にSiNやSiC等の配線保護膜を形成して、銅の拡散防止や配線のエッチャント等による汚染を防止することが一般に行われていた。
【0005】
しかしながら、基板の全表面にSiN等の保護膜を形成すると、この種の保護膜は、銅等の配線材料との接合力が一般に弱く、このため、配線と保護膜間に電子が移動するエレクトロンマイグレーションが生じやすい。しかも、埋込み配線構造を有する半導体装置においては、保護膜の誘電率kの方が通常の層間絶縁膜の誘電率kより一般に高いので層間絶縁膜の誘電率が上昇して配線遅延を誘発し、配線材料として銅や銀のような低抵抗材料を使用したとしても、半導体装置として能力向上を阻害してしまう。
【0006】
このため、銅や銀等の配線材料との接合力が強く、しかも比抵抗(ρ)が低い、例えば無電解めっきによって得られるCo(コバルト)またはCo合金層や、Ni(ニッケル)またはNi合金層で配線の表面を選択的に覆って配線を保護することが提案されている。
【0007】
図1は、半導体装置における銅配線形成例を工程順に示すもので、図1(a)に示すように、半導体素子を形成した半導体基材1上の導電層1aの上に、例えばSiOからなる酸化膜やlow−k材膜等の絶縁膜2を堆積し、この絶縁膜2の内部に、例えばリソグラフィ・エッチング技術により、配線用凹部としてのコンタクトホール3と配線溝4を形成し、その上にTaN等からなるバリア層5、更にその上に電解めっきの給電層としてのシード層6をスパッタリング等により形成する。
【0008】
そして、図1(b)に示すように、基板Wの表面に銅めっきを施すことで、基板Wのコンタクトホール3及び配線溝4内に銅を充填させるとともに、絶縁膜2上に銅層7を堆積させる。その後、化学機械的研磨(CMP)などにより、絶縁膜2上のバリア層5、シード層6及び銅層7を除去して、コンタクトホール3及び配線溝4内に充填させた銅層7の表面と絶縁膜2の表面とをほぼ同一平面にする。これにより、図1(c)に示すように、絶縁膜2の内部にシード層6と銅層7からなる配線(銅配線)8を形成する。
【0009】
次に、図1(d)に示すように、基板Wの表面に無電解めっきを施し、配線8の表面に、Co合金やNi合金等からなる保護膜9を選択的に形成し、これによって、配線8の表面を保護膜9で覆って配線8を保護する。
【0010】
【発明が解決しようとする課題】
しかしながら、配線の露出表面を保護膜で選択的に覆って保護するようにした従来例にあっては、配線の電気特性が損なわれることを防止するため、絶縁膜の上面に残る導電性物質残渣(CMP残渣)を完全に除去する必要があり、このための工程が増えるばかりでなく、配線の高密度化及び微細化に伴い、配線幅が更に狭くなるに従って、配線の露出表面のみに選択的に保護膜を形成することが益々困難になる。しかも、保護膜は、一般に無電解めっきによって形成されるが、無電解めっきによって成膜できる合金等の導電性材料の種類に一定の制限があるのが現状であった。
【0011】
本発明は上記事情に鑑みて為されたもので、配線の露出表面を密着性の良い保護膜で覆って、配線のエレクトロンマイグレーション耐性を改善し、しかもデバイスの信頼性を向上させることができるようにした配線形成方法及び配線形成装置を提供することを目的とする。
【0012】
【課題を解決するための手段】
請求項1に記載の発明は、基板の表面に形成した絶縁膜に配線用凹部を設け、前記配線用凹部の内部に配線材料を埋め込んで表面に該配線材料からなる金属膜を形成し、前記金属膜の表面に導電性材料からなる第1保護膜を形成し、前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して、表面を前記第1保護膜で保護した配線を形成することを特徴とする配線形成方法である。
【0013】
これにより、第1保護膜を形成する前のCMP工程及びCMP残渣の除去といった、余計な処理ステップを増やすことなく、表面を第1保護膜で選択的に覆って該配線を保護した配線を形成することができる。しかも、配線幅の大小に拘わることなく、しかも材料の制限を緩和しつつ、金属膜の表面に第1保護膜を比較的容易に形成することができるので、配線の表面を容易かつ任意の材料で保護することができる。
【0014】
請求項2に記載の発明は、前記配線用凹部の内部に表面が位置するように前記金属膜を形成することを特徴とする請求項1記載の配線形成方法である。このように、表面が該配線用凹部の内部に位置するように金属膜を形成することで、配線用凹部の内部に第1保護膜を位置させて、単に配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化することで、表面を選択的に形成した前記第1保護膜で保護した配線を形成することができる。
【0015】
請求項3に記載の発明は、前記金属膜の前記配線用凹部内の表面と前記絶縁膜の表面がなす平面との距離は、5〜50nmであることを特徴とする請求項2記載の配線形成方法である。これにより、十分な膜厚を有する第1保護膜を得ることができる。
請求項4に記載の発明は、前記金属膜を、電解めっき、無電解めっき、CVDまたはPVDで形成することを特徴とする請求項1乃至3のいずれかに記載の配線形成方法である。
【0016】
請求項5に記載の発明は、前記配線材料は、銅、銅合金、銀または銀合金であることを特徴とする請求項1乃至4のいずれかに記載の配線形成方法である。
請求項6に記載の発明は、前記第1保護膜を、電解めっき、無電解めっき、CVD、PVDまたはALDで形成することを特徴とする請求項1乃至5のいずれかに記載の配線形成方法である。
【0017】
請求項7に記載の発明は、前記第1保護膜は、Co、Co合金、Ni、Ni合金、Mo、Mo合金、Ta、Ta合金、Ta窒化物、WN、ZrN、Ti、Ti合金またはTi窒化物からなることを特徴とする請求項1乃至6のいずれかに記載の配線形成方法である。
請求項8に記載の発明は、前記基板表面の平坦化を、化学機械的研磨または電解研磨で行うことを特徴とする請求項1乃至7のいずれかに記載の配線形成方法である。
【0018】
請求項9に記載の発明は、表面を平坦化した基板の表面に、第2保護膜を形成することを特徴とする請求項1乃至8いずれかに記載の配線形成方法である。これにより、配線と第2保護膜との間に第1保護膜を介在させることで、この第1保護膜を介して、配線と第2保護膜との接合力を強め、これによって、配線のエレクトロマイグレーションを改善するとともに、デバイスとしての信頼性を向上させることができる。
請求項10に記載の発明は、前記第2保護膜を、CVD、PVDまたは塗布によって形成することを特徴とする請求項9記載の配線形成方法である。
【0019】
請求項11に記載の発明は、前記第2保護膜は、Si、SiC、SiCNまたはボラジン−ケイ素ポリマからなることを特徴とする請求項9または10記載の配線形成方法である。
請求項12に記載の発明は、基板の表面に形成した絶縁膜に設けた配線用凹部の内部に配線材料を埋め込んで表面に該配線材料からなる金属膜を形成する配線形成ユニットと、前記金属膜の表面に導電性材料からなる第1保護膜を形成する第1保護膜形成ユニットと、前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化する平坦化ユニットを有することを特徴とする配線形成装置である。
【0020】
請求項13に記載の発明は、前記平坦化ユニットで平坦化した基板表面に、第2保護膜を形成する第2保護膜形成ユニットを更に有することを特徴とする請求項12記載の配線形成装置である。
【0021】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。この実施の形態では、半導体ウエハ等の基板の表面に配線溝等の配線用凹部を形成し、配線材料としての銅を埋込んで銅層からなる配線を形成するようにした例を示す。
【0022】
図2は、本発明の実施の形態における配線形成装置の平面図を示す。図2に示すように、この配線形成装置は、例えばスミフボックスやフープ等の内部に多数の半導体ウエハ等の基板を収納した搬送ボックス10を着脱自在な矩形状のハウジング12を備えている。このハウジング12の内部には、内部に第1搬送装置としての第1搬送ロボット14を備えたロード・アンロードステーション16が備えられている。そして、ハウジング12の内部の、仕切壁18でロード・アンロードステーション16と仕切られた領域には、配線形成ユニット20、第1保護膜形成ユニット22、第2保護膜形成ユニット24及び平坦化ユニット26が第2搬送装置としての第2搬送ロボット28を挟んだ両側に配置されている。
【0023】
ここで、ハウジング12には遮光処理が施され、これによって、このハウジング12内での以下の各工程を遮光状態で、つまり、配線に照明光等の光が当たることなく行えるようになっている。このように、配線に光が当たることを防止することで、例えば銅からなる配線に光が当たって光電位差が生じ、この光電位差によって配線が腐食してしまうことを防止することができる。
【0024】
配線形成ユニット20は、基板の表面に形成した絶縁膜に設けた配線溝等の配線用凹部の内部に、配線材料としての銅を埋め込んで基板の表面に銅からなる金属膜(銅膜)を形成するためのもので、例えば電解めっきユニット、無電解めっきユニット、CVD(Chemical Vapor Deposition)ユニットまたはPVD(Physical Vapor Deposition)ユニットから構成されている。
【0025】
第1保護膜形成ユニット22は、基板の表面に形成された金属膜(銅膜)の表面に導電性材料からなる第1保護膜を形成するためのもので、例えば電解めっきユニット、無電解めっきユニット、CVDユニット、PVDユニットまたはALD(Atomic Layer Deposition)ユニットから構成されている。
【0026】
前記電解めっきユニット及び無電解めっきユニットは、少なくともめっきセル、基板保持機能、めっき液循環機能、及びめっき液分析・補充機能を備えた液管理ユニットとから構成される。特に無電解めっきユニットは、めっき液の温度制御機能を更に有する。また、無電解めっきユニットには、前洗浄機能、触媒付与処理機能、後洗浄機能のうち少なくとも1つが含まれる。
【0027】
平坦化ユニット26は、配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して、表面を第1保護膜で保護した配線を形成するためのもので、例えば化学機械的研磨(CMP)ユニットまたは電解平坦化ユニットで構成されている。
第2保護膜形成ユニット24は、表面を平坦化した基板の表面に、第2保護膜を形成するためのもので、例えばCVDユニット、PVDユニットまたは塗布ユニットで構成されている。
【0028】
次に、図3乃至図5を更に参照して、本発明の実施の形態における配線(銅配線)形成例について説明する。
先ず、図3(a)に示すように、基板の表面に形成した、例えばSiOからなる酸化膜やlow−k材膜等の絶縁膜30に、例えばリソグラフィ・エッチング技術により配線溝(トレンチ)32等の配線用凹部を形成する(ステップ1)。そして、この絶縁膜30の表面に、図3(b)に示すように、TaN等からなるバリア層34を形成し(ステップ2)、更にバリア層34の表面に、図3(c)に示すように、給電層としての(銅)シード層36をスパッタリング等により形成する(ステップ3)。このように、シード層36を形成した基板を搬送ボックス10の内部に収容し、この基板を収容した搬送ボックス10を配線形成装置のハウジング12に搬送して装着する。
【0029】
次に、搬送ボックス10から基板を第1搬送ロボット14で一枚ずつ取出して、ロード・アンロードステーション16に搬入し、更に第2搬送ロボット28で配線形成ユニット20に搬送する。
【0030】
この配線形成ユニット20では、例えば電解めっき、無電解めっき、CVDまたはPVD(スパッタリング)等により、図4(a)に示すように、配線溝(配線用凹部)32の内部に配線材料(銅)を埋込んで、シード層36の表面に銅からなる金属膜(銅膜)38を形成する(ステップ4)。この時、配線溝32の内部が銅膜38で完全に埋め込まれないようにする。つまり、銅膜38の表面が配線溝32の内部に位置し、しかも銅膜38の表面と絶縁膜30の表面がなす平面との距離Dが、例えば5〜50nmとなった時点で、銅膜38の形成を終了する。上述の銅膜38の表面が配線溝32の内部に位置することを実現するために、例えば、擦りながらめっきすることによって、ボトムアップ性能よく配線を形成できる。またスピンエッチングの方法を用いて、上述の配線を形成してもよい。
【0031】
そして、この銅膜38を形成した基板を第2搬送ロボット28で第1保護膜形成ユニット22に搬送する。この第1保護膜形成ユニット22では、銅膜38の全表面に、例えば電解めっき、無電解めっき、CVD、PVD(スパッタリング)またはALD等により、図4(b)に示すように、例えばCo、Co合金、Ni、Ni合金、Mo、Mo合金、Ta、Ta合金、Ta窒化物、WN、ZrN、Ti、Ti合金またはTi窒化物等の導電性材料からなる第1保護膜40を形成し、この第1保護膜40で配線溝32を完全に埋める(ステップ5)。
【0032】
このように、第1保護膜40を銅膜38の全表面に形成することで、例えば、第1保護膜を形成する前のCMP工程及びCMP残渣(導電性残量残渣)の除去といった余計な処理ステップを増やすことなく、しかも、配線溝32の幅の大小に拘わることなく、更に第1保護膜40の材料の制限を緩和しつつ、銅膜38の全表面に第1保護膜40を比較的容易に形成することができる。つまり、配線の露出表面に保護膜を無電解めっきによって選択的に形成するようにした従来例にあっては、配線の電気特性が損なわれることを防止するため、第1保護膜を形成する前のCMP工程及び絶縁膜の上面に残る導電性物質残渣(CMP残渣)を完全に除去する必要があるばかりでなく、配線幅が更に狭くなるに従って、配線の露出表面のみに選択的に保護膜を形成することが益々困難になるといった弊害があったが、この例によれは、このような弊害を除去することができる。
【0033】
次に、このように第1保護膜40を形成した基板を、第2搬送ロボット28により平坦化ユニット26に搬送する。この平坦化ユニット26では、例えば化学機械的研磨(CMP)または電解研磨により、図4(c)に示すように、配線溝32以外の余剰な金属材料、すなわち絶縁膜30上の銅膜38、シード層36及びバリア層34、更に、必要に応じて、絶縁膜30上端面の一部分を除去し基板表面を平坦化して、表面を第1保護膜40で保護した配線42を形成する(ステップ6)。つまり、前述のように、銅膜38の表面が配線溝32の内部に位置し、しかも銅膜38の表面と絶縁膜30の表面がなす平面との距離Dが、例えば5〜50nmとなった時点で銅膜38の形成を終了して、銅膜38の表面に第1保護膜40を形成することで、単に配線溝32以外の余剰な金属材料を除去し基板表面を平坦化することで、表面を第1保護膜40で保護した配線42を形成することができる。
【0034】
ここで、銅膜38の表面と絶縁膜30の表面がなす平面との距離Dを、例えば5〜50nmとすることで、十分な膜厚を有する第1保護膜40を得ることができる。
【0035】
そして、このように表面を平坦化した基板を第2搬送ロボット28で第2保護膜形成ユニット24に搬送する。この第2保護膜形成ユニット24では、例えばCVD、PVDまたは塗布により、図4(d)に示すように、平坦化した基板の全表面に、例えばSi、SiC、SiCNまたはボラジン−ケイ素ポリマからなるハードマスクまたはエッチストップ層としての第2保護膜44を形成する(ステップ7)。このように、表面に第1保護膜40を形成した配線42の表面に第2保護膜44を形成することで、この第1保護膜40を介して、配線42と第2保護膜44との接合力を強め、これによって、配線42のエレクトロマイグレーションを改善するとともに、デバイスとしての信頼性を向上させることができる。
【0036】
つまり、前述のように、例えば銅からなる配線の表面にSiN等からなる保護膜を形成するようにした従来例にあっては、配線と保護膜との接合力または密着性が一般に弱く、このため、配線にエレクトロンマイグレーションが生じやすくなるが、この例のように、配線42の表面に、第2保護膜44との十分な接合力を有する第1保護膜40を形成し、この第1保護膜40と第2保護膜44とを十分な接合力を持って接合させることによって、配線42のエレクトロンマイグレーション耐性を改善することができる。
【0037】
そして、このようにして形成した第1層の配線の上に、更に第2層の配線を形成して、多層配線構造とするときには、第2保護膜44の表面に絶縁膜(層間絶縁膜)を形成し、この絶縁膜(層間絶縁膜)に対して、前述と同様な操作(ステップ1〜7)を行う。
【0038】
そして、このように第2保護膜44を形成した基板を、第2保護膜形成ユニット24に備えられている洗浄部で洗浄し、更に純水で洗浄(リンス)した後、高速回転させてスピン乾燥させる。そして、このスピン乾燥後の基板Wを第1搬送ロボット14でロード・アンロードステーション16を経由して搬送ボックス10内に戻す。
なお、この例は、配線材料として、銅を使用した例を示しているが、この銅の他に、銅合金、銀及び銀合金等を使用しても良い。
【0039】
【発明の効果】
以上詳細に説明したように、本発明によれば、第1保護膜を形成する前のCMP工程及びCMP残渣の除去といった、余計な処理ステップを増やすことなく、表面を第1保護膜で選択的に覆って該配線を保護した配線を形成することができる。しかも、配線幅の大小に拘わることなく、しかも材料の制限を緩和しつつ、金属膜の表面に接合力を強めた第1保護膜を比較的容易に形成して、配線のエレクトロマイグレーションを改善するとともに、デバイスの信頼性を向上させることができる。
【図面の簡単な説明】
【図1】従来の半導体装置における配線形成例を工程順に示す図である。
【図2】本発明の実施の形態における配線形成方法に使用する配線形成装置の平面図である。
【図3】本発明の実施の形態における配線形成例のシード層を形成するまでを工程順に示す図である。
【図4】本発明の実施の形態における銅膜形成以降を工程順に示す図である。
【図5】本発明の実施の形態に配線形成例を工程順に示すブロック図である。
【符号の説明】
14,28 搬送ロボット
22 第1保護膜形成ユニット
24 第2保護膜形成ユニット
26 平坦化ユニット
30 絶縁膜
32 配線溝(配線用凹部)
34 バリア層
36 シード層
38 銅膜(金属膜)
40 第1保護膜
42 配線
44 第2保護膜

Claims (13)

  1. 基板の表面に形成した絶縁膜に配線用凹部を設け、
    前記配線用凹部の内部に配線材料を埋め込んで絶縁膜の表面に該配線材料からなる金属膜を形成し、
    前記金属膜の表面に導電性材料からなる第1保護膜を形成し、
    前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して、表面を前記第1保護膜で保護した配線を形成することを特徴とする配線形成方法。
  2. 前記配線用凹部の内部に表面が位置するように前記金属膜を形成することを特徴とする請求項1記載の配線形成方法。
  3. 前記金属膜の前記配線用凹部内の表面と前記絶縁膜の表面がなす平面との距離は、5〜50nmであることを特徴とする請求項2記載の配線形成方法。
  4. 前記金属膜を、電解めっき、無電解めっき、CVDまたはPVDで形成することを特徴とする請求項1乃至3のいずれかに記載の配線形成方法。
  5. 前記配線材料は、銅、銅合金、銀または銀合金であることを特徴とする請求項1乃至4のいずれかに記載の配線形成方法。
  6. 前記第1保護膜を、電解めっき、無電解めっき、CVD、PVDまたはALDで形成することを特徴とする請求項1乃至5のいずれかに記載の配線形成方法。
  7. 前記第1保護膜は、Co、Co合金、Ni、Ni合金、Mo、Mo合金、Ta、Ta合金、Ta窒化物、WN、ZrN、Ti、Ti合金またはTi窒化物からなることを特徴とする請求項1乃至6のいずれかに記載の配線形成方法。
  8. 前記基板表面の平坦化を、化学機械的研磨または電解研磨で行うことを特徴とする請求項1乃至7のいずれかに記載の配線形成方法。
  9. 表面を平坦化した基板の表面に、第2保護膜を形成することを特徴とする請求項1乃至8いずれかに記載の配線形成方法。
  10. 前記第2保護膜を、CVD、PVDまたは塗布によって形成することを特徴とする請求項9記載の配線形成方法。
  11. 前記第2保護膜は、Si、SiC、SiCN、SiCOまたはボラジン−ケイ素ポリマからなることを特徴とする請求項9または10記載の配線形成方法。
  12. 基板の表面に形成した絶縁膜に設けた配線用凹部の内部に配線材料を埋め込んで表面に該配線材料からなる金属膜を形成する配線形成ユニットと、
    前記金属膜の表面に導電性材料からなる第1保護膜を形成する第1保護膜形成ユニットと、
    前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化する平坦化ユニットを有することを特徴とする配線形成装置。
  13. 前記平坦化ユニットで平坦化した基板表面に、第2保護膜を形成する第2保護膜形成ユニットを更に有することを特徴とする請求項12記載の配線形成装置。
JP2003201362A 2003-07-24 2003-07-24 配線形成方法及び配線形成装置 Pending JP2005044909A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003201362A JP2005044909A (ja) 2003-07-24 2003-07-24 配線形成方法及び配線形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003201362A JP2005044909A (ja) 2003-07-24 2003-07-24 配線形成方法及び配線形成装置

Publications (1)

Publication Number Publication Date
JP2005044909A true JP2005044909A (ja) 2005-02-17

Family

ID=34261476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003201362A Pending JP2005044909A (ja) 2003-07-24 2003-07-24 配線形成方法及び配線形成装置

Country Status (1)

Country Link
JP (1) JP2005044909A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1701192A1 (en) 2005-03-07 2006-09-13 Ricoh Company, Ltd. Lens barrel, camera and mobile information terminal using the same
US7477454B2 (en) 2005-03-17 2009-01-13 Ricoh Company, Ltd. Digital camera and mobile information terminal apparatus
US7855746B2 (en) 2005-03-04 2010-12-21 Ricoh Company, Ltd. Lens barrel, camera, and mobile information terminal
JPWO2020241773A1 (ja) * 2019-05-31 2020-12-03

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7855746B2 (en) 2005-03-04 2010-12-21 Ricoh Company, Ltd. Lens barrel, camera, and mobile information terminal
EP1701192A1 (en) 2005-03-07 2006-09-13 Ricoh Company, Ltd. Lens barrel, camera and mobile information terminal using the same
US7477454B2 (en) 2005-03-17 2009-01-13 Ricoh Company, Ltd. Digital camera and mobile information terminal apparatus
JPWO2020241773A1 (ja) * 2019-05-31 2020-12-03

Similar Documents

Publication Publication Date Title
US7727888B2 (en) Interconnect structure and method for forming the same
US6103624A (en) Method of improving Cu damascene interconnect reliability by laser anneal before barrier polish
EP0561132B1 (en) Method of forming a conformal refractory metal layer in a submicron opening
JP5255292B2 (ja) 2層金属キャップを有する相互接続構造体及びその製造方法
JP5430946B2 (ja) 相互接続構造体形成方法
US6509267B1 (en) Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer
TWI483312B (zh) 使用電鍍之導電通孔之形成
US7374584B2 (en) Interconnects forming method and interconnects forming apparatus
US6706626B2 (en) Method of fabricating contact plug
US20040004288A1 (en) Semiconductor device and manufacturing method of the same
US6258713B1 (en) Method for forming dual damascene structure
US20110021020A1 (en) Semiconductor device and fabrication process thereof
US6130157A (en) Method to form an encapsulation layer over copper interconnects
US20090169760A1 (en) Copper metallization utilizing reflow on noble metal liners
US7553757B2 (en) Semiconductor device and method of manufacturing the same
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
US7589021B2 (en) Copper metal interconnection with a local barrier metal layer
US6489240B1 (en) Method for forming copper interconnects
KR100653997B1 (ko) 낮은 저항을 갖는 반도체소자의 금속배선 및 그 제조 방법
US20070023868A1 (en) Method of forming copper metal line and semiconductor device including the same
US6093647A (en) Method to selectively electroplate conductive material into trenches
JP2005044909A (ja) 配線形成方法及び配線形成装置
US6518648B1 (en) Superconductor barrier layer for integrated circuit interconnects
JPH11312734A (ja) 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造
CN110571189A (zh) 导电插塞及其形成方法、集成电路