JP5255292B2 - ２層金属キャップを有する相互接続構造体及びその製造方法 - Google Patents

２層金属キャップを有する相互接続構造体及びその製造方法 Download PDF

Info

Publication number
JP5255292B2
JP5255292B2 JP2008028398A JP2008028398A JP5255292B2 JP 5255292 B2 JP5255292 B2 JP 5255292B2 JP 2008028398 A JP2008028398 A JP 2008028398A JP 2008028398 A JP2008028398 A JP 2008028398A JP 5255292 B2 JP5255292 B2 JP 5255292B2
Authority
JP
Japan
Prior art keywords
layer
metal cap
interconnect structure
metal
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008028398A
Other languages
English (en)
Other versions
JP2008205458A (ja
Inventor
チーチャオ・ヤン
カウシィク・チャンダー
ピンチュアン・ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2008205458A publication Critical patent/JP2008205458A/ja
Application granted granted Critical
Publication of JP5255292B2 publication Critical patent/JP5255292B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本開示は、一般的には、半導体デバイス内の相互接続構造体の形成に関する。具体的には、本開示は、２層金属キャップを有する相互接続構造体を形成するための構造及び方法に関する。
集積回路チップは、典型的には、垂直方向に離間され、中間の絶縁層により分離される導電ラインの２つ又はそれ以上の層を含む。相互接続は、例えば高い配線密度及び良好な熱的性能をもたらすために、チップ内の導電ライン層の間に形成される。相互接続は、層を分離する絶縁層を貫通してエッチングされたライン（配線）及びビアにより形成される。次に、ライン及びビアは、金属で充填されて相互接続構造部（即ちビア・スタッド）を形成する。典型的な相互接続構造体は、半導体基板に対して垂直に延びる金属ビア、及び半導体基板に対して平行に延びる金属ラインを含む。このプロセスにより、ビア・スタッドにより接続された個々の層を有し、チップ上の種々の回路の間に信号を配信するように動作する、導体配線相互接続型の多重層が形成される。
図１及び図２は、内部に形成された複数のライン１４ａ、１４ｂ及び１４ｃを有する誘電体層１２を含む、従来技術の相互接続又は配線構造体を示す。ライン１４ａ、１４ｂ及び１４ｃは、最初にフォトレジストを用いて絶縁層をマスクし、次いで、絶縁層の一部分を選択的にエッチングすることにより形成することができる。公知のフォトリソグラフィ法を用いて、等方性又は異方性のエッチング・プロセスにより、ライン１４ａ、１４ｂ及び１４ｃは、フォトレジスト内に形成されたキャビティ（空洞）を通してエッチング形成し、誘電体層１２への開口部が形成される。ライン１４ａ、１４ｂ及び１４ｃのエッチング及びフォトレジストの除去に続いて、バリア又はライナ層１６を、当技術分野では公知の手段により、ラインの底部及び側壁部分に堆積させる。ライナ層１６は、後で堆積させる材料の拡散を防ぐようにラインを覆う（ライニングする）材料を含む。
図１を詳しく参照すると、次に、ライン１４ａ、１４ｂ及び１４ｃは、当技術分野では公知の堆積技術を用いて金属層１８で充填する。金属層１８は、次に、アニールし、平坦化する。金属層１８は、典型的には、通常はＣｕである導電材料を含む。最後に、誘電体キャップ層２０を、金属層１８、拡散バリア１６及び誘電体１２を覆って堆積させる。完成した配線構造体を図１に示す。
図２を参照すると、キャップ層２０は、ＣｏＷＰ等の選択的に堆積させた金属を含むことができ、その結果、通常用いられる高いエレクトロマイグレーション耐性を有するＣｕ／誘電体界面と比較したときに、より優れた付着強度をもつＣｕ／金属界面を有する配線構造体が形成される。しかしながら、エレクトロマイグレーション耐性の向上にも関わらず、金属キャップ層の使用は、それぞれの導電性構造部の間の誘電体材料の表面上に存在する金属残留物による相互接続構造体をもたらす。この問題のある金属残留物は図２に示される。具体的には、図２は、内部に埋め込まれた導電性構造部を有する誘電体材料１２を含む、従来技術の相互接続構造体を示す。導電性構造部は、誘電体材料１２内に設けられた開口部内に配置された導電材料１８を含む。導電材料１８は、拡散バリア１６により誘電体材料１２から分離される。金属キャップ層２０は、それぞれの導電性構造部の上部露出面の上、即ち、導電材料１８の上に存在する。示されるように、金属残留物２２は、金属キャップ層２０の形成中に、誘電体材料１２の露出した上部表面の上に生じる。それぞれの導電性構造部の間の金属残留物２２の存在は、従来技術の相互接続構造体の信頼性を阻害し、最近の３世代の間、金属キャップ層の使用を遅らせてきた。
従って、従来技術の欠点を克服し、かつ現行の集積方法に適合する金属キャップを有する相互接続構造体を形成する簡単な方法に対する必要性が存在する。
本開示は、２層金属キャップを有する相互接続構造体を形成するための構造及び方法に向けられる。１つの実施形態においては、相互接続構造体を形成する方法が説明される。この方法は、誘電体材料層内に少なくとも１つの相互接続構造部を形成するステップと、少なくとも１つの相互接続構造部の上面の上に２層金属キャップを形成するステップとを含む。この方法は、誘電体材料層の露出面及び２層金属キャップの表面を覆う、誘電体キャップ層のブランケット層を堆積させるステップを更に含む。２層金属キャップを形成するステップは、少なくとも１つの相互接続構造部の導電面上に金属キャップ層を形成するステップと、金属キャップ層の頂部に金属窒化物を形成するための化学的プラズマ・プロセスを実施するステップとを含む。誘電体材料層の表面層は、化学的プラズマ・プロセスの間に損傷を受けるので、本方法は、損傷された表面層を除去するステップを更に含む。金属キャップ層は貴金属を含む。１つの特定の実施形態においては、貴金属は、Ｃｏ、Ｉｒ、Ｒｕ、Ｒｈ、Ｐｄ、Ｐｔ、Ｔａ、それらの合金材料、Ｗ、Ｂ、Ｐ、ＭＯ、Ｒｅ、及びそれらの組合せから成る群から選択される。
１つの特定の実施形態においては、ハードマスクが誘電体材料の頂部に形成され、ここで相互接続構造部は、誘電体材料層及びハードマスクの内部に埋め込まれる。相互接続構造部は、ハードマスクの上面と同一平面となる導電表面を含む。別の実施形態においては、少なくとも１つの相互接続構造部は、誘電体材料層の上面と同一平面となる導電表面を含み、更に、金属キャップ層が導電表面上に形成される。
少なくとも１つの相互接続構造部を形成するステップは、少なくとも１つのライン及びビア構造部を誘電体材料層内に形成するステップと、少なくとも１つのライン及びビア内にバリア層を共形的に堆積させるステップと、バリア層を覆って金属層を堆積させるステップとを含む。金属層は、Ｃｕ、Ｗ、Ａｌ及びＣｕ合金から成る群から選択することができる。１つの特定の実施形態においては、２層金属キャップは、少なくとも１つのライン及びビア構造部の内部に形成される。代替的には、導電材料層は、窪んだ上部導電面を形成するために部分的にエッチングされ、その場合２層金属キャップは、その窪んだ上部導電面の上に形成される。
更に別の実施形態においては、誘電体層内に形成された少なくとも１つの相互接続構造部、及び少なくとも１つの相互接続構造部の頂部に形成された２層金属キャップを有する相互接続構造体を含む。相互接続構造体は、２層金属キャップを覆って形成された誘電体キャップ層を更に含む。少なくとも１つの相互接続構造部は、導電材料層、及び導電材料層を囲む拡散バリア層を含む。１つの実施形態においては、導電材料層は、誘電体層の上面と同一平面となる上面を含む。別の実施形態においては、少なくとも１つの相互接続構造部は窪み部分を含み、ここで２層金属キャップはその窪み部分に配置される。
２層金属キャップは、金属キャップ層及び金属キャップ層の金属窒化物を含む。１つの実施形態においては、金属キャップ層は貴金属を含み、ここで貴金属は、Ｃｏ、Ｉｒ、Ｒｕ、Ｒｈ、Ｐｄ、Ｐｔ、Ｔａ、Ｗ、Ｂ、Ｐ、ＭＯ、Ｒｅ、及びそれらの合金から成る群から選択される。
本明細書で開示される２層金属キャップを有する相互接続構造体の他の特徴は、本明細書で開示される２層金属キャップを有する相互接続構造体を例証として示す添付の図面と併せて記述される以下の詳細な説明から明らかとなる。
本明細書で開示される２層金属キャップを有する相互接続構造体の特徴は、図面を参照しながら、以下で詳細に説明されることになる。
ここで、同様の参照数字は同一の又は対応する要素を識別する図面を参照して、本明細書で開示される２層金属キャップを有する相互接続構造体の種々の実施形態が、詳細に説明されることになる。以下の説明において、多くの具体的な詳細（例えば、特定の構造体、コンポーネント、材料、寸法、処理ステップ及び技術等）が、本開示の完全な理解を与えるために説明される。しかしながら、ここで説明される発明は、これらの具体的な詳細がなくても実施できることを、当業者ならば認識するであろう。更に、公知の構造体又は処理ステップは、本発明を不明瞭にすることを避けるために詳しくは説明されていない。ここで説明される材料は、１つの出願における発明を示すために用いられるもので、限定するものと解釈するべきではない。
ある層が、別の層の「上に（ｏｎ）」又は「覆って（ｏｖｅｒ）」と言うときは、それは、他の要素の直接上に存在するか、又は、中間層が存在してもよいと理解されたい。対照的に、ある層が、別の層の「直接上に（ｄｉｒｅｃｔｌｙ ｏｎ）」又は「直接覆って（ｄｉｒｅｃｔｌｙ ｏｖｅｒ）」と言うときは、中間層は存在しない。また、ある層が、別の層に「接続する」又は「結合する」と言うときは、それは、他の層に直接接続する若しくは結合すること、又は、中間層が存在してもよいと理解されたい。
本開示は、改善されたエレクトロマイグレーション耐性を有する２層金属キャップを有する、新規の改善された相互接続構造体を提供する。１つの実施形態においては、少なくとも１つの配線ラインを含む垂直なサブリソグラフィック構造体が提供されるが、ここで各々のラインは、誘電体材料層上に形成されたビア開口部、ビアを充填する導電材料層、及び導電材料層の上面の上に配置された２層金属キャップを有する。
ここで説明される相互接続構造体は、当業者には既知の後工程（ＢＥＯＬ）処理の従来技術を用いて作成することができる。前工程（ＦＥＯＬ）処理及び中間工程（ＭＯＬ）処理もまた想定される。
図３乃至図９は、本開示の１つの実施形態による、２層金属キャップを有する相互接続構造体を製造するための構造及び方法を示す。最初に図３を参照すると、半導体構造体が示され、一般的に半導体構造体１００と称される。半導体構造体１００は、一般的に、半導体基板（図示せず）上に形成された第１誘電体層１０２、及び、第１誘電体層１０２を覆って形成されたハードマスク層１０４を含む。
半導体基板は、例えば、バルク・シリコン半導体基板、シリコン・オン・インシュレータ（ＳＯＩ）及びシリコン・オン・サファイア（ＳＯＳ）等の、当技術分野では公知の幾つかの半導体材料の何れかを含むことができる。他の非限定的な例には、シリコン、ゲルマニウム、シリコン・ゲルマニウム合金、シリコン・カーバイド、シリコン・ゲルマニウム・カーバイド合金、及び化合物（即ちＩＩＩ―Ｖ族及びＩＩ−ＶＩ族）半導体材料が含まれる。化合物半導体材料の非限定的な例には、ガリウム、ヒ化物、ヒ化インジウム及びリン化インジウムの半導体材料が含まれる。典型的には、半導体基板は、例えば、約０．５ｍｍから約１．５ｍｍまでの範囲の厚さのような、約数百ミクロンの厚さとすることができるが、これに限定はされない。
１つの実施形態においては、第１誘電体層１０２は、約４．０又はそれ以下の誘電率ｋ、及び約２００ｎｍから約４５０ｎｍまでの範囲の厚さを有する誘電体材料を含む。誘電体層１０２は、任意の層間又は層内誘電体を含むことができ、また、多孔質又は非多孔質とすることができる。適切な材料には、窒化シリコン（ＳｉＮ）、二酸化シリコン（ＳｉＯ２）、Ｓｉ３Ｎ４、ＳｉＣＯＨ、ＳｉＬＫ（Ｄｏｗ Ｃｈｅｍｉｃａｌ社から入手できるポリアリーレンエーテル）、ＪＳＲ（ＪＳＲ社から入手できる、スピン・オン・シリコン・カーボン含有ポリマ材料）、シルセスキオキサン、Ｓｉ、Ｃ、Ｏ及び／又はＨ原子を含むＣドープ酸化物（即ち有機シリケート）、熱硬化性ポリアリーレンエーテル等、又は複数のそれらの層が含まれるが、それらに限定はされない。しかしながら、異なる誘電率及び／又は厚さを有する他の材料を用いることができることを理解されたい。
ハードマスク層１０４は、例えば、ＣＶＤ、原子層堆積法（ＡＬＤ）、物理的気相堆積法（ＰＶＤ）、プラズマ助長化学気相堆積法（ＰＥＣＶＤ）等のような従来の堆積法を用いて形成することができる。ハードマスク層１０４は、例えば、窒化シリコン（Ｓｉ３Ｎ４）及び酸窒化シリコン（ＳｉＯｘＮｙ）のような、エッチング停止層として機能することができる任意の材料を含むことができる。１つの実施形態においては、ハードマスク層１０４は、約５ｎｍから約７０ｎｍまでの範囲の厚さを有する。
図４は、複数のライン１０６ａ、１０６ｂ及び１０６ｃが、誘電体層１０２及びハードマスク１０４の内部に形成された後の半導体構造体１００の断面図を示す。ライン１０６ａ、１０６ｂ及び１０６ｃは、任意の従来のリソグラフィ及びエッチング法を用いて形成される。例えば、ライン１０６ａ、１０６ｂ及び１０６ｃは、フォトレジスト層（図示せず）をハードマスク層１０４を覆ってスピン・コートしパターン付けして、例えば深紫外（ＵＶ）光を用いた露光及び現像によりフォトマスクを形成する、フォトリソグラフィ法を用いて形成することができる。フォトマスクは、誘電体層１０２の上のエッチング位置又は部分を画定する役割を果たす。誘電体層１０２は、次に、図に示されるように、ライン１０６ａ、１０６ｂ及び１０６ｃが形成されるまで部分的にエッチング貫通される。反応性イオン・エッチング（ＲＩＥ）等の、任意の適切なエッチング法を用いることができる。ライン１０６ａ、１０６ｂ及び１０６ｃを形成した後に、フォトレジスト層及びあらゆるエッチング残留物は、適切な剥離及び洗浄法により除去される。ハードマスク１０４もまた除去することができる。
図５は、相互接続構造部１０８が形成された後の、半導体構造体１００の断面図を示す。それぞれの相互接続構造部１０８は、導電材料層１１０、及び導電材料層１１０が拡散するのを防ぐための高抵抗性の拡散バリア又はライナ１１２を含む。拡散バリア１１２は、ハードマスク１０４並びにライン１０６ａ、１０６ｂ、及び１０６ｃを覆って堆積させ、その結果バリア１１２の一部分が、ライン１０６ａ、１０６ｂ及び１０６ｃの底部、並びに誘電体層１０２の側壁に形成される。次に、導電材料層１１０をバリア１１２の上に堆積させ、それによりライン１０６ａ、１０６ｂ及び１０６ｃが導電材料層１１０で、好ましくは完全に充填される。次に、誘電体層１０２の上面より上にある、ハードマスク１０４並びに導電材料層１１０及び拡散バリア１１２の一部分は、化学的／機械的研磨（ＣＭＰ）等の任意の適切な平坦化法により除去される。
拡散バリア１１２は、誘電体層１０２と導電材料層１１０の間の接触による悪影響（例えば、ピッティング、スパイキング及び拡散）を防ぐのに適切な任意の材料を含む。典型的には、拡散バリア１１２は、例えば、Ｔａ、ＴａＮ、ＴｉＮ、Ｒｕ、ＲｕＮ、Ｗ、ＷＮ、ＴａＳｉＮ、ＴｉＷ、又は、任意の他の高融点金属、及びそれらの窒化物等の１つ又は複数の金属を含む。更に、拡散バリア１１２は、任意の適切な厚さを有することができる。例えば、１つの実施形態においては、拡散バリアは、約４ｎｍから約４０ｎｍまでの範囲の厚さを有する。拡散バリア１１２は、スパッタ堆積法、原子層堆積法（ＡＬＤ）、又は代りに、化学気相堆積法（ＣＶＤ）、物理的気相堆積法（ＰＶＤ）又はイオン化ＰＶＤ法（ｉＰＶＤ）等による、任意の適切な方法により堆積することができる。
導電材料層１１０は、例えば、Ｃｕ、Ａｌ、Ｗ、Ａｕ、Ａｇ、ＴｉＮ、ＴａＮ、Ｔａ、Ｍｏ又はそれらの合金のような任意の適切な金属を含むことができる。他の適切な導電材料もまた想定される。導電材料層１１０は、ＣＶＤ、ＰＥＣＶＤ、ＰＶＤ、スパッタ堆積法、電気めっき又は無電解めっき等の、任意の適切なメタライゼーション法を用いて堆積することができる。
図６を参照すると、金属キャップ層１１４のブランケット堆積が、例えば、ＡＬＤ、ＣＶＤ及びめっき法等の適切な堆積法を用いて、パターン形成された構造体の上全面に形成される。１つの実施形態においては、金属キャップ層１１４は、約２Ａから約５０Ａまでの範囲の厚さを有する。更に、金属キャップ層１１４は、金属キャップ層１１４がＣｕと反応するのを防ぐため、及び、良好な拡散バリアとして機能するように、貴金属から選択することができる。１つの実施形態においては、金属キャップ層１１４は、例えば、Ｃｏ、Ｉｒ、Ｒｕ、Ｒｈ、Ｐｄ、Ｐｔ、Ｔａ、Ｗ、Ｂ、Ｐ、ＭＯ、Ｒｅ及びそれらの合金等の任意の適切な貴金属を含む。図に示されるように、金属残留物１１６は、金属キャップ層１１４の形成中に、誘電体材料１０２の露出した上部表面の上に生じる。
図７を参照すると、例えば、方向矢印１１８により示される、ＮＨ３／Ｎ２プラズマ灰化／表面処理等の化学的プラズマ・プロセスを構造体１００の上全面に実行し、金属キャップ層１１４を窒素と化合させて金属キャップ層１１４の上面に金属窒化物１２０を形成し、これにより２層金属キャップ層１２１が形成される。更に、誘電体層１０２の表面層１２２は、化学的プラズマ・プロセス１１８により損傷される。化学的プラズマ・プロセスは、必ずしも常にではないが典型的には、誘電体層１０２からＣを涸渇させることに注意されたい。損傷された表面層１２２の深さは、用いられたプラズマ条件により変わり得るが、損傷表面層１２２は、以前に形成された金属残留物１１６を封じ込めるのに適した厚さを有する。即ち、化学的プラズマ・プロセスは誘電体層１０２の表面部分を消費して金属残留物１１６が損傷表面層１２２の内部にあるようにする。１つの実施形態においては、金属窒化物１２０は、約１Ａから約２０Ａまでの範囲の厚さを有することができ、損傷された表面層１２２は、約３Ａから約１００Ａまでの範囲の厚さを有することができる。更に、金属窒化物１２０は、例えば、ＣｏｘＮｙ、ＩｒｘＮｙ、ＲｕｘＮｙ、ＲｈｘＮｙ、ＰｄｘＮｙ、ＰｔｘＮｙ、ＴａｘＮｙ、Ｗ、Ｂ、Ｐ、Ｍｏ、Ｒｅ及びそれらの組合せを含む。
図８は、誘電体層１０２の損傷表面層１２２、及び、あらゆる他の可能性のある金属残留物を除去するための湿式洗浄処理の後の、結果の構造体を示す。例えば、フッ化水素酸（ＨＦ）等の、任意の適切な湿式洗浄処理剤を用いることができる。示されるように、結果の構造体は、「窪んだ」誘電体材料１２３及び延長した２層金属キャップ層１２１を含む。
図９を参照すると、誘電体キャップ層１２４のブランケット堆積が、例えば、ＣＶＤ法により、構造体１００を覆って形成される。図に示されるように、誘電体キャップ層１２４は、誘電体層１０２の上部の露出面、並びに延長した２層金属キャップ層１２１を覆う。即ち、誘電体キャップ層１２４は、２層金属キャップ層１２１の延長した頂部を封じ込める。１つの実施形態においては、誘電体キャップ層１２４は、約５ｎｍから約８０ｎｍまでの範囲の厚さを有する。
図１０乃至図１４を参照すると、２層金属キャップを有する相互接続構造体の第２の実施形態が説明される。この特定の実施形態においては、相互接続構造部は、以下に詳述されるように、誘電体層及びハードマスク層の内部に形成される。
先ず図１０を参照すると、半導体構造体２００は、第１誘電体層２０２と、誘電体層２０２上に形成されたハードマスク２０４と、複数のライン２０６ａ、２０６ｂ及び２０６ｃの上に形成された相互接続構造部２０８とを含む。ハードマスク２０４は、第１実施形態に関して前述されたように平坦化プロセス後に誘電体層２０２から除去されてはいないことに注意されたい。相互接続構造部２０８は、導電材料層２１０、及び、導電材料層２１０が拡散することを防ぐために、ライン２０６ａ、２０６ｂ及び２０６ｃの周囲に形成されたバリア又はライナ２１２を含む。
図１１を参照すると、第１金属キャップ２１４のブランケット堆積は、適切な堆積技術を用いて、パターン形成された構造体の上全面に形成される。金属残留物２１６は、誘電体層２０２の上面の上に見られる。
図１２を参照すると、ＮＨ３／Ｎ２プラズマ灰化／表面処理２１８が構造体の上全面で実行されて、金属キャップ２１４の上面上の金属窒化物２２０、及び誘電体層１０２の頂部の損傷された誘電体層２２２が形成される。金属窒化物２２０は、約１Ａから約２０Ａまでの範囲の厚さを有することができる。更に、損傷誘電体層２２２は、約３Ａから約１００Ａまでの範囲の厚さを有することができる。
図１３は、例えば希釈ＨＦを用いて損傷誘電体層２２２、及びあらゆる他の可能性のある金属残留物を除去する湿式洗浄処理の後の、結果の構造体を示す。結果の構造体は、金属キャップ２１４から延びた２層金属キャップ層２２１を含む。最後に、図１４を参照すると、誘電体キャップ層２２４のブランケット堆積が、例えば、ＣＶＤ法により、構造体２００を覆って形成される。図に示されるように、誘電体キャップ層２２４は、金属キャップ層２２１を覆う。１つの実施形態においては、誘電体キャップ層２２４は、約５ｎｍから約８０ｎｍまでの範囲の厚さを有する。
図１５乃至図２１を参照すると、２層金属キャップを有する相互接続構造体の別の代替的な実施形態が説明される。先ず図１５を参照すると、構造体３００は、第１誘電体層３０２と、誘電体層３０２上に形成されたハードマスク３０４と、誘電体層３０２及びハードマスク３０４の内部に形成された相互接続構造部３０８とを含む。相互接続構造部３０８は、導電材料層３１０、及び導電材料層３１０が拡散するのを防ぐための、導電材料層３１０の周囲のバリア又はライナ３１２を含む。
図１６を参照すると、等方的湿式エッチング法を用いて導電材料３１０を部分的に除去し、導電材料層３１０の一部分の上に開口部３１３を形成する。次に、金属キャップ３１４のブランケット堆積が、パターン形成された構造体の上全面に形成されて開口部３１３を充填する（図１７）。
図１８を参照すると、ＣＭＰを実行して、第１金属キャップ３１４及びハードマスク層３０４を誘電体層３０２から除去する。図１９を参照すると、ＮＨ３／Ｎ２プラズマ灰化／表面処理３１８を構造体の上全面に実行して、金属キャップ３１４の上面上の金属窒化物３２０、及び誘電体層３０２の頂部の損傷された誘電体層３２２を形成する。金属窒化物３２０は、約１Ａから約３０Ａまでの範囲の厚さを有することができる。更に、損傷誘電体層３２２は、約３Ａから約１００Ａまでの範囲の厚さを有することができる。
図２０は、例えば希釈ＨＦを用いて損傷誘電体層３２２、及びあらゆる他の可能性のある金属残留物を除去する湿式洗浄処理の後の、結果の構造体を示す。最後に、図２１を参照すると、第２誘電体層３２４のブランケット堆積が、例えばＣＶＤ法により、構造体３００を覆って形成される。１つの実施形態においては、第２誘電体層３２４は、約５ｎｍから約８０ｎｍまでの範囲の厚さを有する。
本明細書で開示された、半導体デバイスの相互接続構造体を形成するための構造及び方法の実施形態に対して、形状及び細部に多くの修正及び変更を行うことができることを理解されたい。相互接続構造体の多くの他の構成を用いることができ、そして構造体の材料及び方法は、具体的に開示されたもの以外の多くの材料から選択することができると考えられる。従って、上記の説明は、開示された構造体及び方法を限定するものではなく、それらの種々の実施形態の単なる例証であると解釈されたい。当業者ならば、本明細書に添付された特許請求の範囲により規定される本開示の範囲内で、多くの修正を想定するであろう。このように、特許法により要求される細部及び詳細事項に従って、特許請求して保護されることを望むことが、添付の特許請求項において説明される。
従来技術の相互接続構造体の略断面図を示す。 従来技術の相互接続構造体の略断面図を示す。 従来のリソグラフィ・プロセスを用いて形成された半導体構造体の断面図を示す。 従来のリソグラフィ・プロセスを用いて形成された半導体構造体の断面図を示す。 本発明の第１の実施形態による、２層金属キャップを有する相互接続構造体を形成するための一連の方法ステップを示す、略断面図である。 本発明の第１の実施形態による、２層金属キャップを有する相互接続構造体を形成するための一連の方法ステップを示す、略断面図である。 本発明の第１の実施形態による、２層金属キャップを有する相互接続構造体を形成するための一連の方法ステップを示す、略断面図である。 本発明の第１の実施形態による、２層金属キャップを有する相互接続構造体を形成するための一連の方法ステップを示す、略断面図である。 本発明の第１の実施形態による、２層金属キャップを有する相互接続構造体を形成するための一連の方法ステップを示す、略断面図である。 本発明の別の実施形態による、２層金属キャップを有する相互接続構造体を形成するための一連の方法ステップを示す、略断面図である。 本発明の別の実施形態による、２層金属キャップを有する相互接続構造体を形成するための一連の方法ステップを示す、略断面図である。 本発明の別の実施形態による、２層金属キャップを有する相互接続構造体を形成するための一連の方法ステップを示す、略断面図である。 本発明の別の実施形態による、２層金属キャップを有する相互接続構造体を形成するための一連の方法ステップを示す、略断面図である。 本発明の別の実施形態による、２層金属キャップを有する相互接続構造体を形成するための一連の方法ステップを示す、略断面図である。 本発明の更に別の実施形態による、２層金属キャップを有する相互接続構造体を形成するための一連の方法ステップを示す、略断面図である。 本発明の更に別の実施形態による、２層金属キャップを有する相互接続構造体を形成するための一連の方法ステップを示す、略断面図である。 本発明の更に別の実施形態による、２層金属キャップを有する相互接続構造体を形成するための一連の方法ステップを示す、略断面図である。 本発明の更に別の実施形態による、２層金属キャップを有する相互接続構造体を形成するための一連の方法ステップを示す、略断面図である。 本発明の更に別の実施形態による、２層金属キャップを有する相互接続構造体を形成するための一連の方法ステップを示す、略断面図である。 本発明の更に別の実施形態による、２層金属キャップを有する相互接続構造体を形成するための一連の方法ステップを示す、略断面図である。 本発明の更に別の実施形態による、２層金属キャップを有する相互接続構造体を形成するための一連の方法ステップを示す、略断面図である。
符号の説明
１２：誘電体層
１４ａ、１４ｂ、１４ｃ、１０６ａ、１０６ｂ、１０６ｃ、２０６ａ、２０６ｂ、２０６ｃ：ライン（配線）
１６、１１２、２１２、３１２：拡散バリア（ライナ）
１８：金属層
２０：誘電体キャップ層
２２、１１６、２１６：金属残留物
１００、２００、３００：半導体構造体
１０２、２０２、３０２：第１誘電体層
１０４、２０４、３０４：ハードマスク層
１０８、２０８、３０８：相互接続構造部
１１０、２１０、３１０：導電材料層
１１４、２１４、３１４：金属キャップ層
１１８：化学的プラズマ・プロセス
１２０、２２０、３２０：金属窒化物
１２１、２２１、３２１：２層金属キャップ層
１２２、２２２、３２２：損傷表面層（損傷誘電体層）
１２３：窪んだ誘電体材料
１２４、２２４：誘電体キャップ層
２１８、３１８：プラズマ灰化／表面処理
３１３：開口部
３２４：第２誘電体層

Claims (8)

  1. 少なくとも１つの相互接続構造部を誘電体材料層内に形成するステップと、
    ２層金属キャップを、前記少なくとも１つの相互接続構造部の上面の上に形成するステップであって、
    金属キャップ層を、前記少なくとも１つの相互接続構造部の導電面上に形成するステップと、
    化学的プラズマ・プロセスを実施して、金属窒化物を前記金属キャップ層の頂部に形成するステップと、を含むステップと、
    前記化学的プラズマ・プロセスの間に損傷された前記誘電体材料層の表面層を除去するステップと、
    前記除去するステップ後の前記誘電体材料層の露出面と前記２層金属キャップの表面とを覆う誘電体キャップ層からなるブランケット層を堆積するステップと、
    を含む、相互接続構造体を製造する方法。
  2. 前記金属キャップ層は、Ｃｏ、Ｉｒ、Ｒｕ、Ｒｈ、Ｐｄ、Ｐｔ、Ｔａ、Ｗ、Ｂ、Ｐ、Ｍｏ、及びＲｅから成る群から選択される、請求項１に記載の方法。
  3. ハードマスクを前記誘電体材料層の頂部に形成するステップを更に含み、
    前記相互接続構造部は、前記誘電体材料層及び前記ハードマスクの内部に埋め込まれ、かつ前記ハードマスクの上面と同一平面となる導電面を含む、請求項１に記載の方法。
  4. 少なくとも１つの相互接続構造部を前記形成するステップは、
    少なくとも１つのライン及びビア構造部を、前記誘電体材料層内に形成するステップと、
    バリア層を、前記少なくとも１つのライン及びビア内に共形的に堆積するステップと、
    前記バリア層を覆って金属層を堆積するステップと、を含む、請求項１に記載の方法。
  5. 前記金属層は、Ｃｕ、Ｗ、Ａｌ及びＣｕ合金から成る群から選択される、請求項４に記載の方法。
  6. 前記２層金属キャップは、前記少なくとも１つのライン及びビア構造部の内部に形成される、請求項４に記載の方法。
  7. 前記金属層を部分的にエッチングして窪んだ上部導電面を形成するステップを更に含み、前記２層金属キャップは、前記窪んだ上部導電面上に形成される、請求項４に記載の方法。
  8. 前記少なくとも１つの相互接続構造部は、前記誘電体材料層の上面と同一平面となる導電面を含み、更に、前記２層金属キャップは前記導電面上に形成される、請求項１に記載の方法。
JP2008028398A 2007-02-16 2008-02-08 ２層金属キャップを有する相互接続構造体及びその製造方法 Expired - Fee Related JP5255292B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/675705 2007-02-16
US11/675,705 US7745282B2 (en) 2007-02-16 2007-02-16 Interconnect structure with bi-layer metal cap

Publications (2)

Publication Number Publication Date
JP2008205458A JP2008205458A (ja) 2008-09-04
JP5255292B2 true JP5255292B2 (ja) 2013-08-07

Family

ID=39705947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008028398A Expired - Fee Related JP5255292B2 (ja) 2007-02-16 2008-02-08 ２層金属キャップを有する相互接続構造体及びその製造方法

Country Status (4)

Country Link
US (1) US7745282B2 (ja)
JP (1) JP5255292B2 (ja)
CN (1) CN101246847A (ja)
TW (1) TW200849468A (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8138604B2 (en) * 2007-06-21 2012-03-20 International Business Machines Corporation Metal cap with ultra-low k dielectric material for circuit interconnect applications
US7737013B2 (en) * 2007-11-06 2010-06-15 Varian Semiconductor Equipment Associates, Inc. Implantation of multiple species to address copper reliability
US8772933B2 (en) * 2007-12-12 2014-07-08 International Business Machines Corporation Interconnect structure and method of making same
US7687877B2 (en) * 2008-05-06 2010-03-30 International Business Machines Corporation Interconnect structure with a mushroom-shaped oxide capping layer and method for fabricating same
US8354751B2 (en) * 2008-06-16 2013-01-15 International Business Machines Corporation Interconnect structure for electromigration enhancement
US8309407B2 (en) * 2008-07-15 2012-11-13 Sandisk 3D Llc Electronic devices including carbon-based films having sidewall liners, and methods of forming such devices
US8232645B2 (en) 2008-08-14 2012-07-31 International Business Machines Corporation Interconnect structures, design structure and method of manufacture
TWI394239B (zh) * 2008-12-17 2013-04-21 Univ Ishou The integrated circuit with the isolation layer of metal ion migration and its encapsulation structure
JP2010258213A (ja) 2009-04-24 2010-11-11 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2010258215A (ja) * 2009-04-24 2010-11-11 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US8598031B2 (en) 2009-09-28 2013-12-03 Globalfoundries Singapore Pte. Ltd. Reliable interconnect for semiconductor device
US8299365B2 (en) * 2010-01-07 2012-10-30 International Business Machines Corporation Self-aligned composite M-MOx/dielectric cap for Cu interconnect structures
KR101656444B1 (ko) 2010-01-25 2016-09-09 삼성전자주식회사 상보형 ｍｏｓ 트랜지스터, 상기 상보형 ｍｏｓ 트랜지스터를 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 반도체 모듈
JP5544943B2 (ja) * 2010-03-11 2014-07-09 富士通株式会社 半導体装置及びその製造方法
US8304906B2 (en) * 2010-05-28 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Partial air gap formation for providing interconnect isolation in integrated circuits
US8912658B2 (en) * 2010-10-29 2014-12-16 International Business Machines Corporation Interconnect structure with enhanced reliability
US8519516B1 (en) * 2012-03-12 2013-08-27 Micron Technology, Inc. Semiconductor constructions
US9034664B2 (en) * 2012-05-16 2015-05-19 International Business Machines Corporation Method to resolve hollow metal defects in interconnects
US8962479B2 (en) * 2013-05-10 2015-02-24 International Business Machines Corporation Interconnect structures containing nitrided metallic residues
US9059257B2 (en) 2013-09-30 2015-06-16 International Business Machines Corporation Self-aligned vias formed using sacrificial metal caps
US9368448B2 (en) * 2013-12-20 2016-06-14 Applied Materials, Inc. Metal-containing films as dielectric capping barrier for advanced interconnects
US9064801B1 (en) 2014-01-23 2015-06-23 International Business Machines Corporation Bi-layer gate cap for self-aligned contact formation
US9299605B2 (en) * 2014-03-07 2016-03-29 Applied Materials, Inc. Methods for forming passivation protection for an interconnection structure
US9379057B2 (en) 2014-09-02 2016-06-28 International Business Machines Corporation Method and structure to reduce the electric field in semiconductor wiring interconnects
US9559107B2 (en) 2015-05-20 2017-01-31 International Businesss Machines Corporation Structure and method for BEOL nanoscale damascene sidewall-defined non-volatile memory element
CN117577592A (zh) * 2016-03-25 2024-02-20 株式会社力森诺科 有机插入体及有机插入体的制造方法
US9911698B1 (en) * 2016-08-25 2018-03-06 International Business Machines Corporation Metal alloy capping layers for metallic interconnect structures
CN108573942B (zh) * 2017-03-09 2021-09-14 联华电子股份有限公司 内连线结构及其制作方法
US10431494B2 (en) 2018-01-29 2019-10-01 International Business Machines Corporation BEOL self-aligned interconnect structure
US10886465B2 (en) * 2018-02-28 2021-01-05 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
US10734278B2 (en) * 2018-06-15 2020-08-04 Tokyo Electron Limited Method of protecting low-K layers
US10741441B2 (en) 2018-09-28 2020-08-11 International Business Machines Corporation Collar formation for chamfer-less and chamfered vias
US11227792B2 (en) 2019-09-19 2022-01-18 International Business Machines Corporation Interconnect structures including self aligned vias
JP2021136269A (ja) * 2020-02-25 2021-09-13 キオクシア株式会社 半導体装置
US11289375B2 (en) 2020-03-23 2022-03-29 International Business Machines Corporation Fully aligned interconnects with selective area deposition
US20230187350A1 (en) * 2021-12-13 2023-06-15 International Business Machines Corporation Dual-metal ultra thick metal (utm) structure

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5098860A (en) 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
US5933753A (en) 1996-12-16 1999-08-03 International Business Machines Corporation Open-bottomed via liner structure and method for fabricating same
US5930669A (en) 1997-04-03 1999-07-27 International Business Machines Corporation Continuous highly conductive metal wiring structures and method for fabricating the same
US6383920B1 (en) 2001-01-10 2002-05-07 International Business Machines Corporation Process of enclosing via for improved reliability in dual damascene interconnects
US7268074B2 (en) * 2004-06-14 2007-09-11 Enthone, Inc. Capping of metal interconnects in integrated circuit electronic devices
US20060175708A1 (en) * 2005-02-10 2006-08-10 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
JP2006253666A (ja) * 2005-02-10 2006-09-21 Nec Electronics Corp 半導体装置およびその製造方法
US7422983B2 (en) * 2005-02-24 2008-09-09 International Business Machines Corporation Ta-TaN selective removal process for integrated device fabrication
JP4191692B2 (ja) * 2005-03-09 2008-12-03 富士通マイクロエレクトロニクス株式会社 ＳｉＣ系膜の成膜方法及び半導体装置の製造方法
US8987085B2 (en) * 2006-08-01 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for improving uniformity of cap layers
US7666753B2 (en) * 2007-01-11 2010-02-23 International Business Machines Corporation Metal capping process for BEOL interconnect with air gaps
US20080197499A1 (en) * 2007-02-15 2008-08-21 International Business Machines Corporation Structure for metal cap applications

Also Published As

Publication number Publication date
TW200849468A (en) 2008-12-16
CN101246847A (zh) 2008-08-20
JP2008205458A (ja) 2008-09-04
US20080197500A1 (en) 2008-08-21
US7745282B2 (en) 2010-06-29

Similar Documents

Publication Publication Date Title
JP5255292B2 (ja) ２層金属キャップを有する相互接続構造体及びその製造方法
JP5089575B2 (ja) 相互接続構造体及びその製造方法
JP5430946B2 (ja) 相互接続構造体形成方法
JP5419328B2 (ja) 障壁冗長構成要素を有する相互接続構造体および相互接続構造体を形成する方法
US7834457B2 (en) Bilayer metal capping layer for interconnect applications
US8354751B2 (en) Interconnect structure for electromigration enhancement
TWI442512B (zh) 具有介電質氣隙之內連線結構
US8110342B2 (en) Method for forming an opening
US8232196B2 (en) Interconnect structure having a via with a via gouging feature and dielectric liner sidewalls for BEOL integration
US7964966B2 (en) Via gouged interconnect structure and method of fabricating same
US7867895B2 (en) Method of fabricating improved interconnect structure with a via gouging feature absent profile damage to the interconnect dielectric
US20090250429A1 (en) Methods of Forming Dual-Damascene Metal Wiring Patterns for Integrated Circuit Devices and Wiring Patterns Formed Thereby
US7846834B2 (en) Interconnect structure and method for Cu/ultra low k integration
US20070023868A1 (en) Method of forming copper metal line and semiconductor device including the same
US7662711B2 (en) Method of forming dual damascene pattern

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20130218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130419

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees