JP4191692B2 - ＳｉＣ系膜の成膜方法及び半導体装置の製造方法 - Google Patents

ＳｉＣ系膜の成膜方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4191692B2
JP4191692B2 JP2005065432A JP2005065432A JP4191692B2 JP 4191692 B2 JP4191692 B2 JP 4191692B2 JP 2005065432 A JP2005065432 A JP 2005065432A JP 2005065432 A JP2005065432 A JP 2005065432A JP 4191692 B2 JP4191692 B2 JP 4191692B2
Authority
JP
Japan
Prior art keywords
film
sic
forming
chamber
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005065432A
Other languages
English (en)
Other versions
JP2006253290A (ja
Inventor
賢 杉本
嘉之 大倉
宏文 綿谷
保 大和田
健剛 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2005065432A priority Critical patent/JP4191692B2/ja
Priority to US11/220,591 priority patent/US20060205193A1/en
Publication of JP2006253290A publication Critical patent/JP2006253290A/ja
Application granted granted Critical
Publication of JP4191692B2 publication Critical patent/JP4191692B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、ＳｉＣ系膜の成膜方法、及びＳｉＣ系膜をバリア膜として用いた半導体装置の製造方法に関する。
近年、半導体集積回路の集積度の増大及び素子密度の向上に伴い、半導体素子の多層化への要求が高まっている。このような半導体集積回路の高集積化に伴い、半導体素子を接続する配線間の容量が増大し、信号伝播速度が低下するという配線遅延の問題が顕在化してきた。
このような配線遅延の低減には、配線間絶縁膜材料の低誘電率化が有効であり、これまでに、種々の低誘電率絶縁膜材料が開発されている。
半導体装置における配線構造では、一般的に、配線層の銅等の金属が層間絶縁膜中に拡散するのを防止するバリア膜が形成されている。これまで、バリア膜としては、シリコン窒化膜等が用いられている。しかし、シリコン窒化膜の比誘電率は約７．０とシリコン酸化膜の比誘電率よりも高い。このため、シリコン窒化膜等のこれまで用いられているバリア膜に代わる誘電率の低いバリア膜の開発が求められている。
誘電率が低く、かつバリア膜として機能する絶縁膜としては、ＳｉＣ系膜が注目されている。これまで、バリア膜としてのＳｉＣ系膜の特性の向上等を目的とする種々の提案がなされている。例えば、特許文献１には、ＳｉＣ：Ｈ膜の成長、成長停止を繰り返す分割成膜により、比誘電率が約３以下のＳｉＣ：Ｈ膜が形成されることが開示されている。
特開２００３−１２４２０９号公報
しかしながら、従来のＳｉＣ系膜では、これをバリア膜として用いた場合に、半導体装置の歩留まりが低下したり、信頼性が低下したりすることがあった。
本発明の目的は、配線層の金属の層間絶縁膜中への拡散を防止するバリア膜等として優れた特性を有する低誘電率のＳｉＣ系膜を成膜することができるＳｉＣ系膜の成膜方法、及びその成膜方法により成膜されるＳｉＣ系膜をバリア膜として用いた半導体装置の製造方法を提供することにある。
本発明の一観点によれば、チャンバー内において基板表面にＮＨ３プラズマを発生させ、前記基板に対してＮＨ３プラズマ処理を行う工程と、前記チャンバー内に残留する窒素を含む反応生成物を除去する工程と、前記チャンバー内において、前記基板上に、ＰＥＣＶＤ法によりＳｉＣ系膜を成膜する工程とを有するＳｉＣ系膜の成膜方法が提供される。
また、本発明の更に他の観点によれば、素子が形成された半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜に、前記第１の開口部を形成する工程と、前記第１の開口部内に埋め込まれた第１の配線層を形成する工程と、チャンバー内において前記第１の配線層表面にＮＨ３プラズマを発生させ、前記第１の配線層に対してＮＨ３プラズマ処理を行う工程と、前記チャンバー内に残留する窒素を含む反応生成物を除去する工程と、前記チャンバー内において、前記第１の絶縁膜上及び前記第１の配線層上に、ＰＥＣＶＤ法によりＳｉＣ系膜を成膜する工程と、前記ＳｉＣ系膜上に、第２の絶縁膜を形成する工程と、前記第２の絶縁膜及び前記ＳｉＣ系膜に、前記第１の配線層に達する第２の開口部を形成する工程とを有する半導体装置の製造方法が提供される。
本発明によれば、同一チャンバー内において、基板に対してＮＨ３プラズマ処理を行う工程と、ＮＨ３プラズマ処理を行う工程に引き続きＰＥＣＶＤ法により基板上にＳｉＣ系膜を成膜する工程を行う場合において、ＮＨ３プラズマ処理を行う工程とＳｉＣ系膜を成膜する工程との間に、チャンバー内に残留する窒素を含む反応生成物を除去する工程を有するので、低誘電率であり、かつ膜厚分布の小さい均一なＳｉＣ系膜を成膜することができる。したがって、配線層の金属の拡散を防止するバリア膜として優れた特性を有するＳｉＣ系膜を提供することができ、半導体装置の特性及び信頼性を向上することができる。
［第１実施形態］
本発明の第１実施形態によるＳｉＣ系膜の成膜方法について図１乃至図４を用いて説明する。図１は本実施形態によるＳｉＣ系膜の成膜方法に用いられる成膜装置の構造を示す概略図、図２は本実施形態によるＳｉＣ系膜の成膜方法を示す工程断面図、図３及び図４はＳＩＭＳによりＳｉＣ膜の深さ方向の組成を分析した結果を示すグラフである。
本実施形態によるＳｉＣ系膜の成膜方法は、テトラメチルシラン等のメチルシラン１００％の単一ガスを原料ガスとするＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法により、酸素がドープされておらず、比誘電率が４．０よりも小さいＳｉＣ膜を成膜するものである。
まず、本実施形態によるＳｉＣ系膜の成膜方法に用いられる成膜装置であるＰＥＣＶＤ装置について図１を用いて説明する。図１は、成膜装置のチャンバーの上方からみたチャンバー内における成膜用ヘッド及びアンモニア（ＮＨ３）プラズマ処理用ヘッドを示している。
成膜装置のチャンバー１０には、ＳｉＣ膜を成膜すべき半導体ウェーハ等の基板をチャンバー１０内に導入するためのゲートバルブ１２が設けられている。
チャンバー１０内のステージ（図示せず）は、複数枚の基板を搭載することができる。ステージ上には、複数枚の基板が、基板面を水平にして同心円周上に配置される。
チャンバー１０内のステージ上方には、スピンドル１４に吊設された複数のＮＨ３プラズマ処理用ヘッド１６及び複数の成膜用ヘッド１８が基板に対向するように配置されている。複数のＮＨ３プラズマ処理用ヘッド１６と複数の成膜用ヘッド１８とは、同心円周上に交互に配列されている。
ＮＨ３プラズマ処理用ヘッド１６及び成膜用ヘッド１８は、スピンドル１４より、その配列方向に沿って水平面内で回転移動することができる。これにより、チャンバー１０内では、まず、ＮＨ３プラズマ処理用ヘッド１６が基板に対向し、ＮＨ３プラズマ処理用ヘッド１６により、基板に対してＮＨ３プラズマ処理が行われる。続いて、スピンドル１４によりＮＨ３プラズマ処理用ヘッド１６及び成膜用ヘッド１８が回転移動し、ＮＨ３プラズマ処理が行われた基板に成膜用ヘッド１８が対向する。こうしてＮＨ３プラズマ処理が行われた基板に対向した成膜用ヘッド１８により、基板上に、ＰＥＣＶＤ法によりＳｉＣ膜が成膜される。
このように、本実施形態によるＳｉＣ系膜の成膜方法に用いられる成膜装置は、ＰＥＣＶＤ法による成膜の前処理としてのＮＨ３プラズマ処理と、ＰＥＣＶＤ法によるＳｉＣ膜の成膜とを同一チャンバー１０内で連続的に行うことができる構成となっている。
次に、本実施形態によるＳｉＣ系膜の成膜方法について図１乃至図４を用いて説明する。
図２（ａ）は、本実施形態によるＳｉＣ系膜の成膜方法によりＳｉＣ膜を成膜すべき基板２０の表層部分を示したものである。図示するように、基板２０の表層では、層間絶縁膜２２に形成された配線溝２４内に、ＣＭＰ（Chemical Mechanical Polishing）法により、銅（Ｃｕ）を主体とする配線層２６が埋め込まれている。配線層２６は、配線溝２４内に形成された例えばタンタル（Ｔａ）膜からなるバリアメタル層２８と、バリアメタル層２８が形成された配線溝２４内に埋め込まれたＣｕ膜３０とにより構成されている。層間絶縁膜２２は、トランジスタ等の素子が形成された半導体ウェーハ等の基板上に形成されたものである。
まず、ＳｉＣ膜を成膜すべき基板２０を、図１に示す成膜装置のチャンバー１０内にゲートバルブ１２から導入し、チャンバー１０内のステージ上に搭載する。
次いで、チャンバー１０内において、ＮＨ３プラズマ処理用ヘッド１６を基板に対向させ、基板２０表面にＮＨ３プラズマを発生させる。こうして、基板２０に対してＮＨ３プラズマ処理を行う（図２（ｂ）参照）。ＮＨ３プラズマ処理の条件は、例えば、チャンバー１０内の圧力を４Ｔｏｒｒ、上部電極投入パワーを１２００Ｗ、下部電極投入パワーを５００Ｗ、ＮＨ３流量を３０００ｓｃｃｍとする。
ＮＨ３プラズマにより、ＣＭＰ法による平坦化後に配線層２６の表面に形成されていたＣｕの酸化物層が還元される。さらに、ＮＨ３プラズマにより配線層２６の表面が窒化され、配線層２６の表面には、Ｃｕの窒化物層３２が形成される。
ＮＨ３プラズマ処理後、例えばモノシラン（ＳｉＨ４）／一酸化二窒素（Ｎ２Ｏ）系のプラズマを用いてチャンバー１０内をドライクリーニングする（図２（ｃ）参照）。このドライクリーニングにより、ＮＨ３プラズマ処理によりチャンバー１０内に生じた窒素を含む反応生成物をチャンバー１０内から除去する。除去すべき反応生成物は、ＮＨ３、ＮＨ２、ＮＨ等である。ドライクリーニングの条件は、例えば、ＳｉＨ４を３００ｓｃｃｍ、Ｎ２Ｏを９０００ｓｃｃｍ、窒素（Ｎ２）を１５００ｓｃｃｍでチャンバー１０に導入し、成長圧力２．４Ｔｏｒｒにて、上部電極投入パワーを１０００Ｗとしたドライクリーン条件とする。
チャンバー１０内をドライクリーニングした後、引き続きチャンバー１０内において、ＮＨ３プラズマ処理が行われた基板２０に成膜用ヘッド１８を対向させ、ＰＥＣＶＤ法により、層間絶縁膜２２上及び配線層２６上に、例えば平均膜厚３０ｎｍ以下のＳｉＣ膜３４を成膜する（図２（ｄ）参照）。原料ガスとしては、例えばテトラメチルシラン等のメチルシラン１００％の単一ガスを用いる。成膜条件は、例えば、チャンバー１０内の圧力を５．５Ｔｏｒｒ、基板温度を４００℃、上部電極投入パワーを２５００Ｗ、下部電極投入パワーを３００Ｗとする。
こうして、層間絶縁膜２２上及び配線層２６上に、比誘電率が４．０よりも小さいＳｉＣ膜３４が成膜される。具体的には、例えば比誘電率が３．７のＳｉＣ膜３４が成膜される。ＳｉＣ膜３４は、配線層のＣｕの拡散を防止するバリア膜として機能する。
このように、本実施形態によるＳｉＣ系膜の成膜方法は、チャンバー１０内においてＳｉＣ膜を成膜すべき基板２０に対してＮＨ３プラズマ処理を行う工程と、ＮＨ３プラズマ処理を行う工程に引き続き同一チャンバー１０内で、メチルシラン１００％の単一ガスを原料ガスとして用いたＰＥＣＶＤ法により基板２０上にＳｉＣ膜３４を成膜する工程との間に、プラズマを用いたドライクリーニングにより、チャンバー１０内に残留する窒素を含む反応生成物を除去する工程を有することに主たる特徴がある。
半導体装置において配線材料の金属の拡散を防止するバリア膜として用いられるＳｉＣ膜は、更なる低誘電率化が求められている。
絶縁膜の低誘電率化には、絶縁膜材料自体の低誘電率化を図るアプローチのほか、絶縁膜の膜密度を減少するアプローチがある。ＳｉＣ膜の膜密度を減少する方法としては、ＳｉＣ膜中のメチル基の濃度を増加する方法が知られている。これまで、本願発明者等は、ＳｉＣ膜中のメチル基の濃度を増加することにより、比誘電率が４．５程度のＳｉＣ膜を成膜することができることを確認している。
さらに、本願発明者等は、比誘電率が４．０以下のＳｉＣ膜を開発するべく、ＳｉＣ膜中のメチル基の濃度を更に増加することを試みた。具体的には、ＰＥＣＶＤ法によるＳｉＣ膜の成膜の原料ガスとして、これまではメチルシランと二酸化炭素（ＣＯ２）との混合ガスを用いていたのに対し、メチルシラン１００％の単一ガスを用いることによりメチル基の濃度の増加することを試みた。この結果、比誘電率が３．７のＳｉＣ膜を成膜することができた。
このように、ＰＥＣＶＤ法による成膜の原料ガスとして、メチルシラン１００％の単一ガスを用いることにより、比誘電率が４．０よりも小さい低誘電率のＳｉＣ膜を成膜することができる。したがって、このようなＳｉＣ膜により、バリア膜の低誘電率化を図ることができる。しかしながら、単にメチルシラン１００％の単一ガスを原料ガスとして用いたＰＥＣＶＤ法により成膜されるＳｉＣ膜を、そのままＣｕを主体とする配線層のバリア膜として用いると、以下に述べるような不都合が生じた。
Ｃｕを主体とする配線層を形成した後、バリア膜を形成する前には、配線層の表面に形成されているＣｕの酸化物層を除去するために、配線層の表面を還元する処理が行われている。この還元処理には、水素（Ｈ２）プラズマ処理、ＮＨ３プラズマ処理等が用いられている。これらプラズマ処理は、通常、バリア膜の成膜に先立って、バリア膜を成膜するチャンバー内で行われている。また、ＮＨ３プラズマ処理を行った場合には、配線層の表面に形成されている酸化物層が還元除去されるのみならず、ＮＨ３プラズマによりＣｕを主体とする配線層の表面が窒化され、半導体装置の信頼性が向上することが報告されている。
しかし、ＮＨ３プラズマ処理を行った後に、単にメチルシラン１００％の単一ガスを原料ガスとしてＰＥＣＶＤ法によりＳｉＣ膜を形成すると、ＳｉＣ膜の膜厚分布が大幅に悪化してしまった。また、ＳｉＣ膜の屈折率も大きく変化した。本願発明者等の実験によれば、平均膜厚３０ｎｍのＳｉＣ膜を形成する場合において、ＮＨ３プラズマ処理を行わない場合のＳｉＣ膜の膜厚分布が３％であったのに対し、ＮＨ３プラズマ処理を行った場合のＳｉＣ膜の膜厚分布は１８％となった。また、ＮＨ３プラズマ処理を行わない場合のＳｉＣ膜の屈折率が１．８２であったのに対し、ＮＨ３プラズマ処理を行った場合のＳｉＣ膜の屈折率は１．６７となった。
特に、バリア膜としてのＳｉＣ膜の膜厚分布の増大は、製品歩留まりに大きな影響を与えることとなる。バリア膜としてＳｉＣ膜を成膜した後は、ＳｉＣ膜上に層間絶縁膜を形成し、エッチングによりコンタクトホールを形成してＳｉＣ膜下の配線層に接続するプラグを形成する。このとき、膜厚分布が大きく不均一なＳｉＣ膜が形成されていると、膜厚が厚い部分ではエッチングが十分に進行せず、ＳｉＣ膜が残存する。他方、膜厚が薄い部分ではエッチングが過剰に進行し、配線層がダメージを受けてしまう。いずれの場合も、配線層とプラグとの間のコンタクト不良を引き起こす原因となる。
ＮＨ３プラズマ処理後にメチルシラン１００％の単一ガスを原料ガスとしてＰＥＣＶＤ法によりＳｉＣ膜を形成する場合において、上述のような膜厚分布の増大等が生じる要因として、本願発明者等は、ＳｉＣ膜中に存在する不純物濃度に着目した。
図３は、ＳＩＭＳ（Secondary Ion Mass Spectrometry）により、ＳｉＣ膜の深さ方向の組成を分析した結果を示すグラフである。グラフの横軸は試料の深さに対応する一次イオンの照射時間を示し、縦軸は二次イオン強度を示している。試料としては、シリコン基板上に形成された膜厚６０ｎｍのＣｕ膜上に、Ｈ２プラズマ処理を行ってからＳｉＣ膜を形成したものと、ＮＨ３プラズマ処理を行ってからＳｉＣ膜を形成したものとを用いた。いずれの試料についても、ＳｉＣ膜は、テトラメチルシラン１００％の単一ガスを原料ガスとするＰＥＣＶＤ法により３０ｎｍの平均膜厚で形成した。ＳＩＭＳによる分析条件は次の通りである。照射する一次イオンについては、イオン種をＣｓ＋、加速エネルギーを５０ｋｅＶ、試料の法線方向を０度として入射角度を６０度、一次イオンクラスターの範囲を３５０μｍ×３５０μｍの正方形の範囲とした。試料の分析領域は６５μｍ×６５μｍの正方形の領域とした。検出する二次イオンはＣｓＳｉ＋、ＣｓＯ＋、ＣｓＣ＋、ＣｓＮ＋、Ｃｓ２Ｈ＋とした。帯電補正は電子線照射により行った。グラフ中破線は、Ｈ２プラズマ処理を行った試料の分析結果を示している。グラフ中実線は、ＮＨ３プラズマ処理を行った試料の分析結果を示している。各破線及び各実線が示す原子種は、それぞれの近傍に引き出し線を介して示している。
図３に示すグラフから、ＮＨ３プラズマ処理を行った試料は、Ｈ２プラズマ処理を行った試料と比較して、ＳｉＣ膜中の窒素濃度が約１０倍になっていることが分かる。
また、ＮＨ３プラズマ処理を行った試料は、Ｈ２プラズマ処理を行った試料と比較して、ＳｉＣ膜下のＣｕ膜中のＣｕがＳｉＣ膜中に大きく拡散していることが分かる。ＮＨ３プラズマ処理を行った試料は、ＳｉＣ膜中へのＣｕの拡散距離がＨ２プラズマ処理を行った試料の場合の約２倍となっている。
ＮＨ３プラズマ処理を行った場合、ＮＨ３プラズマによる反応生成物がチャンバー内に微量に残留していると考えられる。ＮＨ３プラズマによる反応生成物としては、ＮＨ３、ＮＨ２、ＮＨ等のＮＨｘ（ｘ＝１〜３）で示される物質である。このような窒素を含有する反応生成物が、ＮＨ３プラズマ処理に続いて同一チャンバー内で行われるＳｉＣ膜の成膜の際に原料ガスに混入し、ＳｉＣ膜中に不純物として窒素が取り込まれると考えられる。
メチルシラン１００％の単一ガスを原料ガスとしてＳｉＣ膜を成膜する場合、微量の不純物であっても、成膜に与える影響は大きいと考えられる。そこで、本願発明者等は、ＮＨ３プラズマによる窒素を含む反応生成物が膜厚分布の増大の原因となっていると考えた。このことを確認するため、ＮＨ３プラズマ処理後にチャンバー内に残留する窒素を含む反応生成物の除去の有無によるＳｉＣ膜への影響を実験的に確認した。
実験では、試料として、シリコン基板上に形成された膜厚６０ｎｍのＣｕ膜上に、ＮＨ３プラズマ処理を行った後チャンバー内に残留する反応生成物を除去せずにＳｉＣ膜を形成したものと、ＮＨ３プラズマ処理を行った後チャンバー内に残留する反応生成物を除去してからＳｉＣ膜を形成したものとを用意した。反応生成物の除去には、ＳｉＨ４／Ｎ２Ｏ系のプラズマによるドライクリーニングを用いた。いずれの試料についても、ＳｉＣ膜は、テトラメチルシラン１００％の単一ガスを原料ガスとするＰＥＣＶＤ法により３０ｎｍの平均膜厚で形成した。これらの試料について、ＳＩＭＳによるＳｉＣ膜の深さ方向の組成の分析、ＳｉＣ膜の膜厚分布の測定等を行った。
図４は、ＳＩＭＳにより、ＳｉＣ膜の深さ方向の組成を分析した結果を示すグラフである。グラフの横軸は試料の深さに対応する一次イオンの照射時間を示し、縦軸は二次イオン強度を示している。グラフ中破線は、ＮＨ３プラズマ処理後の反応生成物の除去を行っていない試料の分析結果を示している。グラフ中実線は、ＮＨ３プラズマ処理後の反応生成物の除去を行った試料の分析結果を示している。各破線及び各実線が示す原子種は、それぞれの近傍に引き出し線を介して示している。なお、ＳＩＭＳによる分析条件は、図３の場合と同様に設定した。
図４に示すグラフから、ＮＨ３プラズマ処理後にドライクリーニングによる反応生成物の除去を行った試料は、反応生成物の除去を行っていない試料と比較して、ＳｉＣ膜中の窒素濃度が十分に低減されていることが分かる。反応生成物の除去を行った試料は、ＳｉＣ膜中の窒素濃度が、反応生成物の除去を行っていない試料の場合の約１／１０となっている。すなわち、反応生成物の除去を行った試料は、ＳｉＣ膜中の窒素濃度が、図３に示すＨ２プラズマ処理を行った試料の場合と同程度に低減されている。
また、ＮＨ３プラズマ処理後にドライクリーニングによる反応生成物の除去を行った試料は、反応生成物の除去を行っていない試料と比較して、Ｃｕ膜中のＣｕのＳｉＣ膜中への拡散が十分に抑制されていることが分かる。反応生成物の除去を行った試料は、ＳｉＣ膜中へのＣｕの拡散距離が、反応生成物の除去を行っていない試料の場合の約１／２となっている。すなわち、反応生成物の除去を行った試料は、ＳｉＣ膜中へのＣｕの拡散距離が、図３に示すＨ２プラズマ処理を行った試料の場合と同程度に短くなっている。
一方、ＳｉＣ膜の膜厚分布の測定結果は、次の通りとなった。反応生成物の除去を行わなかった試料のＳｉＣ膜の膜厚分布が１８％であったのに対して、反応生成物の除去を行った試料のＳｉＣ膜の膜厚分布は５％にまで低減された。この結果から、ＮＨ３プラズマ処理後にドライクリーニングによる反応生成物の除去を行うことにより、反応生成物を除しない場合と比較して、より膜厚分布の小さい均一なＳｉＣ膜を成膜することができるといえる。
なお、ＳｉＣ膜の屈折率については、反応生成物の除去を行わなかった試料が１．６７であったのに対し、反応生成物の除去を行った試料は１．８１となった。
以上の結果から、メチルシラン１００％の単一ガスを原料ガスとして用いたＰＥＣＶＤ法により比誘電率４．０以下の低誘電率のＳｉＣ膜を成膜する場合において、基板に対するＮＨ３プラズマ処理後にチャンバー内に残留する窒素を含む反応生成物をドライクリーニングにより除去することで、膜厚分布の小さい均一なＳｉＣ膜を成膜することができることが確認された。
本実施形態によるＳｉＣ系膜の成膜方法は、上記知見に基づくものであり、同一チャンバー１０内において、基板２０に対してＮＨ３プラズマ処理を行う工程と、ＮＨ３プラズマ処理を行う工程に引き続きメチルシラン１００％の単一ガスを原料ガスとして用いたＰＥＣＶＤ法により基板２０上にＳｉＣ膜３４を成膜する工程を行う場合において、ＮＨ３プラズマ処理を行う工程とＳｉＣ膜３４を成膜する工程との間に、プラズマを用いたドライクリーニングにより、チャンバー１０内に残留する窒素を含む反応生成物を除去する工程を有している。したがって、比誘電率が４．０以下と小さく、かつ膜厚分布の小さい均一なＳｉＣ膜３４を成膜することができる。例えば平均膜厚３０ｎｍ以下と比較的薄いＳｉＣ膜３４を形成する場合においても、膜厚分布の小さい均一なＳｉＣ膜３４を成膜することができる。これにより、配線層２６の金属の拡散を防止するバリア膜として優れた特性を有するＳｉＣ膜３４を提供することができる。
さらに、基板２０上に形成されたＣｕを主体とする配線層２６の表面は、ＮＨ３プラズマ処理により窒化され、配線層２６の表面にはＣｕの窒化物層３４が形成されている。このため、配線層２６のエレクトロマイグレーション（Electromigration）耐性を向上することができ、半導体装置の特性及び信頼性を向上することができる。
なお、本実施形態によるＳｉＣ系膜の成膜方法により成膜されるＳｉＣ膜３４は、その膜中の窒素濃度が、十分に低減されたものとなっている。具体的には、ＳｉＣ膜３４中の窒素濃度は、ＳＩＭＳにより分析した際の二次イオン強度で表して１０３カウント／秒以下となっている。但し、この二次イオン強度の値は、ＳＩＭＳによる分析条件として、照射する一次イオンに関して、イオン種をＣｓ＋、加速エネルギーを５０ｋｅＶ、試料の法線方向を０度として入射角度を６０度、一次イオンクラスターの範囲を３５０μｍ×３５０μｍの正方形の範囲とし、試料の分析領域を６５μｍ×６５μｍの正方形の領域とし、検出する二次イオンをＣｓＳｉ＋、ＣｓＯ＋、ＣｓＣ＋、ＣｓＮ＋、Ｃｓ２Ｈ＋としたものを用いた場合の値である。
［第２実施形態］
本発明の第２実施形態による半導体装置の製造方法について図５乃至図９を用いて説明する。図５乃至図９は本実施形態による半導体装置の製造方法を示す工程断面図である。なお、図１及び図２に示す第１実施形態によるＳｉＣ系膜の成膜方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態による半導体装置の製造方法は、第１実施形態によるＳｉＣ系膜の成膜方法により成膜されるＳｉＣ膜を、配線層の金属の拡散を防止するバリア膜として用いた半導体装置を製造するものである。
まず、通常の半導体装置の製造プロセスにより、半導体ウェーハ等の半導体基板上に、トランジスタ等の素子を形成する。次いで、素子が形成された半導体基板上に、層間絶縁膜２１を形成する。
層間絶縁膜２１上に、例えばＣＶＤ法により、例えば膜厚５００ｎｍのＳｉＯＣ膜２２ａを堆積する。次いで、ＳｉＯＣ膜２２ａ上に、例えばＣＶＤ法により、例えば膜厚１００ｎｍのシリコン酸化膜２２ｂを堆積する。こうして、層間絶縁膜２１上に、ＳｉＯＣ膜２２ａと、シリコン酸化膜２２ｂとが順次積層されてなる層間絶縁膜２２が形成される（図５（ａ）参照）。
次いで、フォトリソグラフィー及びドライエッチングにより、層間絶縁膜２２に、配線溝２４を形成する（図５（ｂ）参照）。
次いで、全面に、例えばスパッタ法により、例えば膜厚１０ｎｍのＴａ膜よりなるバリアメタル層２８と、例えば膜厚４０ｎｍのＣｕ膜とを連続して堆積する。
次いで、バリアメタル層２８上に形成されたＣｕ膜をシードとして、電解めっきにより更にＣｕ膜を堆積し、例えばトータル膜厚１μｍのＣｕ膜３０を形成する（図５（ｃ）参照）。
次いで、ＣＭＰ法によりＣｕ膜３０及びＴａ膜よりなるバリアメタル層２８を研磨し、Ｃｕ膜３０及びバリアメタル層２８を平坦に除去する。こうして、配線溝２４内に埋め込まれ、Ｔａ膜よりなりＣｕの拡散を防止するバリアメタル層２８と配線層の主要部をなすＣｕ膜３０とを有する配線層２６が形成される（図５（ｄ）参照）。
次いで、以下に述べるように、配線層２６が埋め込まれた層間絶縁膜２２上に、第１実施形態によるＳｉＣ系膜の成膜方法を用いてＳｉＣ膜を形成する。
まず、配線層２６までが形成された半導体基板を、図１に示す成膜装置のチャンバー１０内にゲートバルブ１２から導入し、チャンバー１０内のステージ上に搭載する。
次いで、チャンバー１０内において、ＮＨ３プラズマ処理用ヘッド１６を基板に対向させ、基板２０表面にＮＨ３プラズマを発生させてＮＨ３プラズマ処理を行う（図６（ａ）参照）。
ＮＨ３プラズマにより、ＣＭＰ法による平坦化後に配線層２６の表面に形成されていたＣｕの酸化物層が還元される。さらに、ＮＨ３プラズマにより配線層２６の表面が窒化され、配線層２６の表面には、Ｃｕの窒化物層３２が形成される。
ＮＨ３プラズマ処理後、例えばＳｉＨ４／Ｎ２Ｏ系のプラズマを用いてチャンバー１０内をドライクリーニングする（図６（ｂ）参照）。このドライクリーニングにより、ＮＨ３プラズマ処理によりチャンバー１０内に生じた窒素を含む反応生成物をチャンバー１０内から除去する。除去すべき反応生成物は、ＮＨ３、ＮＨ２、ＮＨ等である。
チャンバー１０内をドライクリーニングした後、引き続きチャンバー１０内において、ＮＨ３プラズマ処理が行われた半導体基板に成膜用ヘッド１８を対向させ、ＰＥＣＶＤ法により、層間絶縁膜２２上及び配線層２６上に、例えば平均膜厚３０ｎｍ以下のＳｉＣ膜３４を成膜する（図６（ｃ）参照）。原料ガスとしては、例えばテトラメチルシラン等のメチルシラン１００％の単一ガスを用いる。成膜されるＳｉＣ膜３４の比誘電率は、４．０以下、具体的には例えば３．７である。
こうして、第１実施形態によるＳｉＣ系膜の成膜方法を用いて、層間絶縁膜２２上及び配線層２６上に、配線層２６のＣｕの拡散を防止するバリア膜としてＳｉＣ膜３４を形成する。
次いで、ＳｉＣ膜３４上に、例えばＣＶＤ法により、例えば膜厚３００ｎｍのＳｉＯＣ膜３６を堆積する。
次いで、ＳｉＯＣ膜３６上に、例えばＣＶＤ法により、例えば膜厚５０ｎｍのＳｉＣ膜３８を堆積する。
次いで、ＳｉＣ膜３８上に、例えばＣＶＤ法により、例えば膜厚２００ｎｍのＳｉＯＣ膜４０を堆積する。
次いで、ＳｉＯＣ膜４０上に、例えばＣＶＤ法により、例えば膜厚１００ｎｍのシリコン酸化膜４２を堆積する（図７（ａ）参照）。
次いで、フォトリソグラフィー及びドライエッチングを用いて、配線層２６上に位置するシリコン酸化膜４２、ＳｉＯＣ膜４０、ＳｉＣ膜３８、ＳｉＯＣ膜３６に、ビアホール４４を形成する（図７（ｂ）参照）。
次いで、フォトリソグラフィー及びドライエッチングにより、シリコン酸化膜４２、ＳｉＯＣ膜４０、及びＳｉＣ膜３８のビアホール４４を含む領域に、配線溝４６を形成する（図８（ａ）参照）。
次いで、ドライエッチングにより、ビアホール４４の底部に露出している配線層２６上のＳｉＣ膜３４を除去する（図８（ｂ）参照）。これにより、ビアホール４４が配線層２６に達する。
このとき、ＳｉＣ膜３４は、第１実施形態によるＳｉＣ系膜の成膜方法を用いて形成されているため、膜厚分布が小さく均一に形成されている。したがって、エッチングが均一に進行するため、部分的にＳｉＣ膜３４が残存したり、部分的にエッチングが過剰に進行して配線層２６がダメージを受けたりするのを抑制することができる。これにより、コンタクト不良の発生を抑制することができ、半導体装置の信頼性を向上することができる。
次いで、全面に、例えばスパッタ法により、例えば膜厚１０ｎｍのＴａ膜よりなるバリアメタル層４８と、例えば膜厚４０ｎｍのＣｕ膜とを連続して堆積する。
次いで、バリアメタル層４８上に形成されたＣｕ膜をシードとして、電解めっきにより更にＣｕ膜を堆積し、例えばトータル膜厚１μｍのＣｕ膜５０を形成する（図９（ａ）を参照）。
次いで、ＣＭＰ法によりＣｕ膜５０及びＴａ膜よりなるバリアメタル層４８を研磨し、Ｃｕ膜５０及びバリアメタル層４８を平坦に除去する。こうして、配線溝４８内及びビアホール４４内に埋め込まれ、Ｔａ膜よりなりＣｕの拡散を防止するバリアメタル層４８と配線層の主要部をなすＣｕ膜５０とを有する配線層５２が形成される（図９（ｂ）参照）。上述のように、ビアホール４４底部のＳｉＣ膜３４は均一に除去されているので、配線層２６と配線層５２との間のコンタクト不良の発生を抑制することができる。
以後、製造すべき半導体装置の構造に応じて上記と同様の工程を繰り返すことにより、多層配線を形成する。配線層が埋め込まれた層間絶縁膜上に形成するバリア膜として、第１実施形態によるＳｉＣ系膜の成膜方法によりＳｉＣ膜を適宜形成することができる。
このように、本実施形態によれば、同一チャンバー１０内において、ＮＨ３プラズマ処理により配線層２６の表面を還元し更に窒化する工程と、ＮＨ３プラズマ処理を行う工程に引き続きメチルシラン１００％の単一ガスを原料ガスとして用いたＰＥＣＶＤ法により層間絶縁膜２２及び配線層２６上にＳｉＣ膜３４を成膜する工程を行う場合において、ＮＨ３プラズマ処理を行う工程とＳｉＣ膜３４を成膜する工程との間に、プラズマを用いたドライクリーニングにより、チャンバー１０内に残留する窒素を含む反応生成物を除去するので、比誘電率が４．０以下と小さく、かつ膜厚分布の小さい均一なＳｉＣ膜３４を成膜することができる。したがって、半導体装置の特性及び信頼性を向上することができる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、ＳｉＨ４／Ｎ２Ｏ系のプラズマを用いたドライクリーニングにより、ＮＨ３プラズマ処理によりチャンバー１０内に生じた窒素を含む反応生成物をチャンバー１０内から除去する場合を例に説明したが、ドライクリーニングに用いるプラズマは、ＳｉＨ４／Ｎ２Ｏ系のプラズマに限定されるものではない。ドライクリーニングには、例えば、ヘキサフルオロエタン（Ｃ２Ｆ６）／酸素（Ｏ２）系、オクタフルオロプロパン（Ｃ３Ｆ８）／Ｏ２系、ＳｉＨ４／Ｏ２系、ＳｉＨ４／ＣＯ２系、ＳｉＨ４／ＮＨ３系等のプラズマを用いることもできる。
また、上記実施形態では、ドライクリーニングにより、ＮＨ３プラズマ処理によりチャンバー１０内に生じた窒素を含む反応生成物をチャンバー１０内から除去する場合を例に説明したが、反応生成物の除去は、ドライクリーニングによるものに限定されるものではない。
例えば、ＮＨ３プラズマ処理後に、チャンバー１０内の圧力を、ＮＨ３プラズマ処理後の圧力から更に減圧する真空引きを行うことにより反応生成物を除去してもよい。例えば、ＮＨ３プラズマ処理後に４Ｔｏｒｒ程度のチャンバー１０内の圧力を、０．５Ｔｏｒｒ程度にまで減圧する。
また、ＮＨ３プラズマ処理後に、チャンバー１０内を不活性ガスでパージすることにより反応生成物を除去してもよい。不活性ガスとしては、例えばＡｒガス、窒素ガス等を用いることができる。パージを行う時間は例えば５分程度とし、パージに用いる不活性ガスの量は例えば３０００ｃｃとする。
また、上記の反応生成物の除去方法を適宜組み合わせて行うことにより、反応生成物を除去してもよい。
また、上記実施形態では、ＳｉＣ膜３４の成膜の原料ガスとしてテトラメチルシランを用いる場合を例に説明したが、原料ガスはこれに限定されるものではない。原料ガスとしては、トリメチルシラン、ジメチルシラン、モノメチルシラン等のメチルシランを用いることもできる。
また、上記実施形態では、メチルシラン１００％の単一ガスを原料ガスとして用いたＰＥＣＶＤ法によりＳｉＣ膜３４を形成する場合を例に説明したが、本発明は、メチルシラン１００％の単一ガスを原料ガスとしてＳｉＣ膜を形成する場合のみならず、酸素がドープされたＳｉＣ膜等のＳｉＣ系の膜を形成する場合に広く適用することができる。例えば、テトラメチルシラン等のメチルシランとＣＯ２との混合ガスを原料ガスとして用いたＰＥＣＶＤ法により、酸素がドープされたＳｉＣ膜を成膜する場合にも本発明を適用することができる。
また、上記実施形態では、複数枚のＮＨ３プラズマ処理用ヘッド１６及び複数枚の成膜用ヘッド１８をチャンバー１０内に備えた図１に示す成膜装置を用いる場合を例に説明したが、成膜装置の構成は図１に示す構成に限定されるものではない。本発明によるＳｉＣ系膜の成膜方法に用いる成膜装置は、ＮＨ３プラズマ処理と、ＰＥＣＶＤ法による成膜とを同一チャンバー内で連続して行うことが可能なものであればよい。
以上詳述したように、本発明の特徴をまとめると以下のようになる。
（付記１）
チャンバー内において基板表面にＮＨ３プラズマを発生させ、前記基板に対してＮＨ３プラズマ処理を行う工程と、
前記チャンバー内に残留する窒素を含む反応生成物を除去する工程と、
前記チャンバー内において、前記基板上に、ＰＥＣＶＤ法によりＳｉＣ系膜を成膜する工程と
を有することを特徴とするＳｉＣ系膜の成膜方法。
（付記２）
付記１記載のＳｉＣ系膜の成膜方法において、
前記ＳｉＣ系膜を成膜する工程では、メチルシランのガスを含んだ原料ガスを用いたＰＥＣＶＤ法により、前記ＳｉＣ系膜を成膜する
ことを特徴とするＳｉＣ系膜の成膜方法。
（付記３）
付記１記載のＳｉＣ系膜の成膜方法において、
前記ＳｉＣ系膜を成膜する工程では、メチルシランとＣＯ２との混合ガスを原料ガスとして用いたＰＥＣＶＤ法により、前記ＳｉＣ系膜を成膜する
ことを特徴とするＳｉＣ系膜の成膜方法。
（付記４）
付記２又は３記載のＳｉＣ系膜の成膜方法において、
前記メチルシランは、テトラメチルシランである
ことを特徴とするＳｉＣ系膜の成膜方法。
（付記５）
付記１乃至４のいずれかに記載のＳｉＣ系膜の成膜方法において、
前記反応生成物を除去する工程では、プラズマを用いたドライクリーニングにより前記反応生成物を除去する
ことを特徴とするＳｉＣ系膜の成膜方法。
（付記６）
付記１乃至４のいずれかに記載のＳｉＣ系膜の成膜方法において、
前記反応生成物を除去する工程では、前記チャンバー内の圧力を、前記基板に対してＮＨ３プラズマ処理を行う工程後の圧力から更に減圧することにより前記反応生成物を除去する
ことを特徴とするＳｉＣ系膜の成膜方法。
（付記７）
付記１乃至４のいずれかに記載のＳｉＣ系膜の成膜方法において、
前記反応生成物を除去する工程では、前記チャンバー内を不活性ガスでパージすることにより前記反応生成物を除去する
ことを特徴とするＳｉＣ系膜の成膜方法。
（付記８）
付記１乃至７のいずれかに記載のＳｉＣ系膜の成膜方法において、
前記基板の表面には、配線層が形成されており、
前記基板に対してＮＨ３プラズマ処理を行う工程では、ＮＨ３プラズマにより前記配線層の表面を還元する
ことを特徴とするＳｉＣ系膜の成膜方法。
（付記９）
付記８記載のＳｉＣ系膜の成膜方法において、
前記基板に対してＮＨ３プラズマ処理を行う工程では、ＮＨ３プラズマにより前記配線層の表面に窒化物層を形成する
ことを特徴とするＳｉＣ系膜の成膜方法。
（付記１０）
比誘電率が４．０よりも小さく、膜中の窒素濃度が、ＳＩＭＳにより分析した際の二次イオン強度で表して１０３カウント／秒以下となっているＳｉＣ系膜を有する
ことを特徴とする半導体装置。
（付記１１）
素子が形成された半導体基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜に、前記第１の開口部を形成する工程と、
前記第１の開口部内に埋め込まれた第１の配線層を形成する工程と、
チャンバー内において前記第１の配線層表面にＮＨ３プラズマを発生させ、前記第１の配線層に対してＮＨ３プラズマ処理を行う工程と、
前記チャンバー内に残留する窒素を含む反応生成物を除去する工程と、
前記チャンバー内において、前記第１の絶縁膜上及び前記第１の配線層上に、ＰＥＣＶＤ法によりＳｉＣ系膜を成膜する工程と、
前記ＳｉＣ系膜上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜及び前記ＳｉＣ系膜に、前記第１の配線層に達する第２の開口部を形成する工程と
を有することを特徴とする半導体装置の製造方法。
（付記１２）
付記１１記載の半導体装置の製造方法において、
前記第２の開口部を形成する工程の後に、前記第２の開口部内に埋め込まれた第２の配線層を形成する工程を更に有する
ことを特徴とする半導体装置の製造方法。
本発明の第１実施形態によるＳｉＣ系膜の成膜方法に用いられる成膜装置を示す概略図である。 本発明の第１実施形態によるＳｉＣ系膜の成膜方法を示す工程断面図である。 ＳＩＭＳによりＳｉＣ膜の深さ方向の組成を分析した結果を示すグラフ（その１）である。 ＳＩＭＳによりＳｉＣ膜の深さ方向の組成を分析した結果を示すグラフ（その２）である。 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その５）である。
符号の説明
１０…チャンバー
１２…ゲートバルブ
１４…スピンドル
１６…ＮＨ３プラズマ処理用ヘッド
１８…成膜用ヘッド
２０…基板
２１…層間絶縁膜
２２…層間絶縁膜
２２ａ…ＳｉＯＣ膜
２２ｂ…シリコン酸化膜
２４…配線溝
２６…配線層
２８…バリアメタル層
３０…Ｃｕ膜
３２…Ｃｕの窒化物層
３４…ＳｉＣ膜
３６…ＳｉＯＣ膜
３８…ＳｉＣ膜
４０…ＳｉＯＣ膜
４２…シリコン酸化膜
４４…ビアホール
４６…配線溝
４８…バリアメタル層
５０…Ｃｕ膜
５２…配線層

Claims (9)

  1. チャンバー内において基板表面にＮＨ３プラズマを発生させ、前記基板に対してＮＨ３プラズマ処理を行う工程と、
    前記チャンバー内に残留する窒素を含む反応生成物を除去する工程と、
    前記チャンバー内において、前記基板上に、ＰＥＣＶＤ法によりＳｉＣ系膜を成膜する工程と
    を有することを特徴とするＳｉＣ系膜の成膜方法。
  2. 請求項１記載のＳｉＣ系膜の成膜方法において、
    前記ＳｉＣ系膜を成膜する工程では、メチルシランのガスを含んだ原料ガスを用いたＰＥＣＶＤ法により、前記ＳｉＣ系膜を成膜する
    ことを特徴とするＳｉＣ系膜の成膜方法。
  3. 請求項１記載のＳｉＣ系膜の成膜方法において、
    前記ＳｉＣ系膜を成膜する工程では、メチルシランとＣＯ２との混合ガスを原料ガスとして用いたＰＥＣＶＤ法により、前記ＳｉＣ系膜を成膜する
    ことを特徴とするＳｉＣ系膜の成膜方法。
  4. 請求項１乃至３のいずれか１項に記載のＳｉＣ系膜の成膜方法において、
    前記反応生成物を除去する工程では、プラズマを用いたドライクリーニングにより前記反応生成物を除去する
    ことを特徴とするＳｉＣ系膜の成膜方法。
  5. 請求項１乃至３のいずれか１項に記載のＳｉＣ系膜の成膜方法において、
    前記反応生成物を除去する工程では、前記チャンバー内の圧力を、前記基板に対してＮＨ３プラズマ処理を行う工程後の圧力から更に減圧することにより前記反応生成物を除去する
    ことを特徴とするＳｉＣ系膜の成膜方法。
  6. 請求項１乃至３のいずれか１項に記載のＳｉＣ系膜の成膜方法において、
    前記反応生成物を除去する工程では、前記チャンバー内を不活性ガスでパージすることにより前記反応生成物を除去する
    ことを特徴とするＳｉＣ系膜の成膜方法。
  7. 請求項１乃至６のいずれか１項に記載のＳｉＣ系膜の成膜方法において、
    前記基板の表面には、配線層が形成されており、
    前記基板に対してＮＨ３プラズマ処理を行う工程では、ＮＨ３プラズマにより前記配線層の表面を還元する
    ことを特徴とするＳｉＣ系膜の成膜方法。
  8. 請求項７記載のＳｉＣ系膜の成膜方法において、
    前記基板に対してＮＨ３プラズマ処理を行う工程では、ＮＨ３プラズマにより前記配線層の表面に窒化物層を形成する
    ことを特徴とするＳｉＣ系膜の成膜方法。
  9. 素子が形成された半導体基板上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜に、前記第１の開口部を形成する工程と、
    前記第１の開口部内に埋め込まれた第１の配線層を形成する工程と、
    チャンバー内において前記第１の配線層表面にＮＨ３プラズマを発生させ、前記第１の配線層に対してＮＨ３プラズマ処理を行う工程と、
    前記チャンバー内に残留する窒素を含む反応生成物を除去する工程と、
    前記チャンバー内において、前記第１の絶縁膜上及び前記第１の配線層上に、ＰＥＣＶＤ法によりＳｉＣ系膜を成膜する工程と、
    前記ＳｉＣ系膜上に、第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜及び前記ＳｉＣ系膜に、前記第１の配線層に達する第２の開口部を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
JP2005065432A 2005-03-09 2005-03-09 ＳｉＣ系膜の成膜方法及び半導体装置の製造方法 Expired - Fee Related JP4191692B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005065432A JP4191692B2 (ja) 2005-03-09 2005-03-09 ＳｉＣ系膜の成膜方法及び半導体装置の製造方法
US11/220,591 US20060205193A1 (en) 2005-03-09 2005-09-08 Method for forming SiC-based film and method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005065432A JP4191692B2 (ja) 2005-03-09 2005-03-09 ＳｉＣ系膜の成膜方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006253290A JP2006253290A (ja) 2006-09-21
JP4191692B2 true JP4191692B2 (ja) 2008-12-03

Family

ID=36971575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005065432A Expired - Fee Related JP4191692B2 (ja) 2005-03-09 2005-03-09 ＳｉＣ系膜の成膜方法及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20060205193A1 (ja)
JP (1) JP4191692B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100025852A1 (en) * 2006-12-22 2010-02-04 Makoto Ueki Semiconductor device and method for manufacturing the same
US7745282B2 (en) * 2007-02-16 2010-06-29 International Business Machines Corporation Interconnect structure with bi-layer metal cap
JP5015705B2 (ja) 2007-09-18 2012-08-29 ルネサスエレクトロニクス株式会社 層間絶縁膜形成方法、層間絶縁膜、半導体デバイス、および半導体製造装置
US8372489B2 (en) * 2007-09-28 2013-02-12 Tel Epion Inc. Method for directional deposition using a gas cluster ion beam
US20090200668A1 (en) * 2008-02-07 2009-08-13 International Business Machines Corporation Interconnect structure with high leakage resistance
US20090233004A1 (en) * 2008-03-17 2009-09-17 Tel Epion Inc. Method and system for depositing silicon carbide film using a gas cluster ion beam
US8202435B2 (en) * 2008-08-01 2012-06-19 Tel Epion Inc. Method for selectively etching areas of a substrate using a gas cluster ion beam
US8912658B2 (en) * 2010-10-29 2014-12-16 International Business Machines Corporation Interconnect structure with enhanced reliability

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461970B1 (en) * 1998-06-10 2002-10-08 Micron Technology, Inc. Method of reducing defects in anti-reflective coatings and semiconductor structures fabricated thereby
US7056826B2 (en) * 2003-01-07 2006-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming copper interconnects
US7094705B2 (en) * 2004-01-20 2006-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-step plasma treatment method to improve CU interconnect electrical performance
US7193325B2 (en) * 2004-04-30 2007-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Reliability improvement of SiOC etch with trimethylsilane gas passivation in Cu damascene interconnects
US7282438B1 (en) * 2004-06-15 2007-10-16 Novellus Systems, Inc. Low-k SiC copper diffusion barrier films

Also Published As

Publication number Publication date
JP2006253290A (ja) 2006-09-21
US20060205193A1 (en) 2006-09-14

Similar Documents

Publication Publication Date Title
JP4191692B2 (ja) ＳｉＣ系膜の成膜方法及び半導体装置の製造方法
US8278763B2 (en) Semiconductor device
TWI402887B (zh) 用以整合具有改良可靠度之超低ｋ介電質之結構與方法
KR101225642B1 (ko) Ｈ2 원격 플라즈마 처리를 이용한 반도체 소자의 콘택플러그 형성방법
US20030155657A1 (en) Manufacturing method of semiconductor device
CN1458689A (zh) 半导体器件
US20140127902A1 (en) Method of providing stable and adhesive interface between fluorine based low k material and metal barrier layer
US7977791B2 (en) Selective formation of boron-containing metal cap pre-layer
US20060281299A1 (en) Method of fabricating silicon carbide-capped copper damascene interconnect
US8114741B2 (en) Oxygen-rich layers underlying BPSG
US7202160B2 (en) Method of forming an insulating structure having an insulating interlayer and a capping layer and method of forming a metal wiring structure using the same
JP4567587B2 (ja) 半導体装置の製造方法
US20080290515A1 (en) Properties of metallic copper diffusion barriers through silicon surface treatments
JP4684866B2 (ja) 半導体装置の製造方法
US20120276301A1 (en) Adhesion improvement of dielectric barrier to copper by the addition of thin interface layer
US7737037B2 (en) Semiconductor device and method of manufacturing the same
US20070128553A1 (en) Method for forming feature definitions
US7332422B2 (en) Method for CuO reduction by using two step nitrogen oxygen and reducing plasma treatment
JP2013143392A (ja) 多孔質膜の製造方法及び半導体装置の製造方法
US20210151372A1 (en) Semiconductor device and method of manufacturing the same
US20110081503A1 (en) Method of depositing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
US20060040490A1 (en) Method of fabricating silicon carbide-capped copper damascene interconnect
US20080105983A1 (en) Method of forming metal line of semiconductor device, and semiconductor device
CN113380758B (zh) 半导体装置及其制造方法
TW202348825A (zh) 用於選擇性金屬沉積的選擇性抑制

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080918

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4191692

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130926

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees